JP2010212325A - 配線基板の接続方法 - Google Patents

配線基板の接続方法 Download PDF

Info

Publication number
JP2010212325A
JP2010212325A JP2009054588A JP2009054588A JP2010212325A JP 2010212325 A JP2010212325 A JP 2010212325A JP 2009054588 A JP2009054588 A JP 2009054588A JP 2009054588 A JP2009054588 A JP 2009054588A JP 2010212325 A JP2010212325 A JP 2010212325A
Authority
JP
Japan
Prior art keywords
substrate
adhesive
wiring
anisotropic conductive
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009054588A
Other languages
English (en)
Other versions
JP5262854B2 (ja
Inventor
Koichi Uematsu
弘一 植松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2009054588A priority Critical patent/JP5262854B2/ja
Publication of JP2010212325A publication Critical patent/JP2010212325A/ja
Application granted granted Critical
Publication of JP5262854B2 publication Critical patent/JP5262854B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】端子間の短絡を防ぎ、信頼性の高い接続を実現する配線基板の接続方法を提供する。
【解決手段】基板の面上に複数並ぶ接続端子102を有する素子基板10と、基板の面上に複数並ぶ配線端子202を有するFPC基板200とを互いに対向させ、接続端子102と配線端子202とをACF210を介して接続する配線基板の接続方法であって、素子基板10は、導電性を有する基板本体を形成材料とすると共に、接続端子102の周縁に基板本体が露出する端部10eを有し、ACF210は、絶縁性の硬化性樹脂と該硬化性樹脂中に分散する導電性粒子とを有し、素子基板10とFPC基板200とが平面的に重なる領域であって、ACF210と端部10eとの間に、導電性を有さない接着剤220を配置し、素子基板10とFPC基板200とを加熱圧着する。
【選択図】図4

Description

本発明は、配線基板の接続方法に関するものである。
電子機器の実装工程においては、回路構成を備えた基板等、互いに導電接続される必要がある基板が種々存在する。例えば、液晶装置、有機EL装置等の電気光学装置を構成する基板上の端子群と、駆動回路であるICチップの端子群と、を導電接続する場合や、電気光学装置の基板上の端子群と可撓性プリント回路(Flexible Printed Circuit:FPC)基板上の端子群とを導電接続する場合等が考えられる。
これらの導電接続には、例えば、FPC上に配置された導電性粒子を介して、基板の端子部分と圧着する方法が取られている(例えば、特許文献1参照)。あるいは、基板同士を導電接続するための接続材である異方性導電膜(Anisotropic Conductive Film:ACF)を介して、基板の端子部分と圧着する方法が取られている(例えば、特許文献2参照)。
ACFは、接着力を有する硬化性樹脂に導電性粒子を分散させフィルム状に形成した接続材である。図6に示すように、導電接続の際には、基板500,600が有する端子502,602の間にACF700を挿入して加熱圧着することで、基板間がACF内の樹脂によって接着され、また、端子同士がACF内の導電性粒子によって電気的に接続される。ACFを用いると、基板間の接着と端子間の導電接続とを同時に行うことができるため、製造工程においては良好に用いられている。
特開2000−66241号公報 特開平10−111483号公報
ところで、ACFを用いて導電接続を行う場合には、基板間を強固に接着するために、導通を確保するために必要な量よりも多くのACFを用いることが多い。基板の端子は、基板の周縁や端部に設けられることが多いが、そのような場合、余剰分のACFは基板の周縁からはみ出す。
しかし、図7(a)に示すように、接続する配線基板として、シリコン基板のように導電性を有する基板本体を用いたものでは、はみ出したACF700に含まれる導電性粒子701が基板に接して導通し、基板を介して端子502,602の間で短絡するおそれが生じる(図中両矢印で示す部分)。
一方で、図7(b)に示すように、ACF700の使用量を減らし基板端部からの流出を無くすと、上述の短絡は抑制することができるが、基板間の接着を担う硬化性樹脂702が不足し剥離強度が低下する。すると、導通部分が剥離しやすくなり信頼性が低下するおそれがある。
本発明はこのような事情に鑑みてなされたものであって、端子間の短絡を防ぎ、信頼性の高い接続を実現する配線基板の接続方法を提供することを目的とする。
上記の課題を解決するため、本発明の配線基板の接続方法は、基板の面上に複数並ぶ第1の電極端子を有する第1の配線基板と、基板の面上に複数並ぶ第2の電極端子を有する第2の配線基板とを互いに対向させ、前記第1の電極端子と前記第2の電極端子とを異方性導電材を介して接続する配線基板の接続方法であって、前記第1の配線基板は、導電性を有する基板本体を形成材料とすると共に、前記第1の電極端子の周縁に前記基板本体が露出する露出領域を有し、前記異方性導電材は、絶縁性の硬化性樹脂と該硬化性樹脂中に分散する導電性粒子とを有し、前記第1の配線基板と前記第2の配線基板とが平面的に重なる領域であって、前記異方性導電材と前記露出領域との間に、導電性を有さない接着剤を配置し、前記第1の配線基板と前記第2の配線基板とを加熱圧着することを特徴とする。
この構成によれば、異方性導電材の使用量を減らしたとしても、接着剤と異方性導電材の樹脂成分とが協働して配線基板間の接着を行うため、基板間の剥離を防止することができる。また、加熱時に異方性導電材の樹脂材料が塗れ広がるとしても、導電性のない接着剤が異方性導電材をせき止めるために、露出領域に異方性導電材が接することなく、基板本体を介した端子間の短絡を防ぐことができる。したがって、短絡を防ぎ信頼性の高い接続を実現することができる。
本発明においては、前記接着剤は、前記異方性導電材が有する前記硬化性樹脂よりも、硬化速度が速い硬化性樹脂であることが望ましい。
この構成によれば、接着の際に異方性導電材の樹脂成分よりも早く硬化して異方性導電材をせき止めることができるため、より確実に短絡を防止することが可能となる。
本発明においては、前記第1の配線基板は、該第1の配線基板が複数設けられた母基板を分断して形成され、前記接着剤は、前記異方性導電材の配置位置よりも前記第1の配線基板の周縁側に配置されることが望ましい。
所謂多面取りで設けられた第1の配線基板の端部では、切断面に基板本体が露出している。このような配線基板を用いる場合には、接着剤を異方性導電材よりも周縁側に配置することで切断面における導通を防ぎ、良好に短絡を防止することができる。
本発明においては、前記平面的に重なる領域であって、前記異方性導電材と前記露出領域との間に、帯状に連続する前記接着剤を配置することが望ましい。
この構成によれば、帯状に配置された接着剤が異方性導電材に対して土手の役割を果たし、異方性導電材の流出を好適に防ぐことが出来るため、短絡をより確実に防止することができる。
本発明においては、前記帯状の接着剤が、前記異方性導電材と前記平面的に重なる領域の周縁部との間において、前記異方性導電材の周囲を囲んで配置されることが望ましい。
この構成によれば、異方性導電材の流出をより確実に防ぐことができる。
本発明においては、前記帯状の接着剤が環状に閉じ、前記異方性導電材が、前記接着剤により形成される環の内側に配置されることが望ましい。
この構成によれば、接着剤に囲まれた領域に異方性導電材を封じ込めることができるため、確実に短絡を防止することができる。
本発明が適用される液晶装置に係る説明図である。 本発明が適用される液晶装置に係る説明図である。 本発明に係る液晶装置とFPCとの接続部分を示す分解斜視図である。 本発明に係る液晶装置とFPCとの導電接続を形成する工程図である。 本発明の接着剤の配置に係る変形例を示す説明図である。 従来例を示す説明図である。 従来例を示す説明図である。
[第1実施形態]
以下、図1〜図5を参照しながら、本実施形態に係る配線基板の接続方法について説明する。なお、以下の全ての図面においては、図面を見やすくするため、各構成要素の膜厚や寸法の比率などは適宜異ならせてある。
ここでは、まず図1,2を用いて、本発明が適用される液晶装置について説明した後に、図3から5を用いて発明部分について説明を行う。
図1に示す液晶装置100は、反射型のアクティブマトリクス型液晶装置であり、シリコン基板を基材とするLCOS(Liquid Crystal On Silicon)と呼ばれる液晶装置である。図1(a)は、液晶装置を示す平面図、図1(b)は、図1(a)の線分H−H’における矢視断面図を示す。
液晶装置100は、図に示すように、素子基板(第1の配線基板)10と、素子基板10に対向配置された対向基板20と、素子基板10及び対向基板20に挟持された液晶層50とを備えている。また、液晶装置100は、素子基板10及び対向基板20をシール材52によって貼り合わせており、液晶層50をシール材52で区画された領域内に封止している。また、シール材52の内周に沿って周辺見切り53が形成されており、周辺見切り53に囲まれた平面視(対向基板20側から素子基板10を見た状態)で矩形状の領域を画像表示領域10aとしている。
更に、液晶装置100は、シール材52の外側領域に設けられたデータ線駆動回路101及び走査線駆動回路104と、データ線駆動回路101及び走査線駆動回路104と導通する接続端子(第1の電極端子)102と、走査線駆動回路104同士を接続する配線105とを備えている。
図2は、本実施形態に係る液晶装置の画素部分の説明図であり、図2(a)は、素子基板10を液晶層側から見た平面配線構造を示す説明図、図2(b)は図2(a)の線分X−X線における矢視断面図である。図2(a)においては、素子基板10上の配線のみを示し、各絶縁膜を省略している。
図2(a)において、素子基板10上には、複数のデータ線6aと複数の走査線3aとが設けられており、各々の交差箇所に対応して複数の光反射性の画素電極9がマトリクス状に形成されている。画素電極9が配置された箇所は、液晶装置の画素として用いられる。また、隣り合う走査線3aの間には、走査線3aと並列して容量線3bが形成されている。
図2(b)に示す素子基板10では、その基材として、単結晶シリコンのようなP型の半導体基板(基板本体)1が用いられている。半導体基板1の表面には、半導体基板1より不純物濃度の高いP型のウェル領域1xが形成されている。ウェル領域1xは、複数の画素の各々に形成されている構成を採用できるが、本実施形態では、全ての画素に対して共通のウェル領域として形成されている。なお、図1に示す画素領域10bと平面的に重なるウェル領域と、データ線駆動回路101や走査線駆動回路104などと平面的に重なる領域のウェル領域とは必要に応じて分離して形成することとしても良い。
半導体基板1の表面には、選択熱酸化により、厚さが500〜700nmのLOCOS(Local Oxidation of Silicon)膜からなるフィールド酸化膜1gが形成されており、フィールド酸化膜1gには一画素につき2つの開口部1t、1uが形成されている。
一方の開口部1tにはゲート絶縁膜2aが形成されており、ゲート絶縁膜2aの上にはポリシリコンあるいはメタルシリサイド等からなる走査線3aがゲート電極として通っている。ゲート絶縁膜2aは、熱酸化によって形成された二酸化シリコン膜であり、厚さは40〜80nmである。走査線3aは、ポリシリコン膜により形成する場合には100〜200nmの厚さに形成され、高融点金属のシリサイド膜により形成する場合には100〜300nmの厚さに形成される。
半導体基板1の表面において、走査線3aと平面的に重なる領域の両側には、ウェル領域1xよりも不純物濃度が高いN型ドープ領域からなるソース領域1fおよびドレイン領域1eが形成され、NPN型の電界効果型トランジスタ30が構成されている。ソース領域1fおよびドレイン領域1eは、走査線3aをマスクとしてN型不純物をイオン打ち込みすることにより自己整合的に形成されている。
他方の開口部1uの基板表面にはP型ドープ領域1hが形成されているとともに、このP型ドープ領域1hの表面には、熱酸化によりゲート絶縁膜2aと同時形成された二酸化シリコン膜からなる誘電体膜2bが形成されている。誘電体膜2bの上には、ポリシリコンあるいはメタルシリサイド等からなる容量線3bが通っており、かかる容量線3bは、走査線3aと同時形成されてなる。このようにして、容量線3b、誘電体膜2bおよびP型ドープ領域1hによって蓄積容量60が構成されている。
走査線3a、容量線3bおよびフィールド酸化膜1gの上には第1層間絶縁膜71が形成されており、第1層間絶縁膜71上には、例えばアルミニウムを主体とする金属膜からなるデータ線6aおよびドレイン電極6bが形成されている。
データ線6aおよびドレイン電極6bは、第1層間絶縁膜71およびゲート絶縁膜2aに形成されたビアホール71a、71bを介して、ソース領域1fおよびドレイン領域1eに電気的に接続されている。また、ドレイン電極6bは、第1層間絶縁膜71およびゲート絶縁膜2aに形成したビアホール71cを介して蓄積容量60を構成するP型ドープ領域1hにも電気的に接続されている。
データ線6aおよびドレイン電極6bの上には第2層間絶縁膜72が形成されている。第2層間絶縁膜72は、例えばLTO(Low Temperature Oxide)からなる二酸化シリコン膜などの絶縁膜を形成後、SOG(Spin On Glass)からなる平坦化膜を塗布、エッチバックなどの平坦化処理後、再びLTO等の絶縁膜を形成することにより構成される。
第2層間絶縁膜72の上には、第2導電層として、アルミニウムなどの層からなる遮光膜8a、および中継電極8bが形成されている。中継電極8bは、第2層間絶縁膜72に形成したビアホール72aを介してドレイン電極6bに電気的に接続されている。遮光膜8aは、対向基板20の側から入射した光が電界効果型トランジスタ30に入射するのを防止する。中継電極8bは、ドレイン電極6bと重なる領域に島状に形成されている一方、遮光膜8aは、中継電極8bとの間に隙間8nを介して中継電極8bの周りを囲むように形成されている。
遮光膜8aおよび中継電極8bの上方には、耐湿性絶縁膜としての窒化シリコン膜73が100〜500nmの厚さで形成され、その上にはLTOからなる二酸化シリコン膜74が形成されている。窒化シリコン膜73および二酸化シリコン膜74は各々、減圧CVD法などにより形成される。絶縁膜70の厚さは800〜1200nmであり、絶縁膜70の表面は、CMP(化学的機械研磨)法などにより平坦化されている。なお、耐湿性絶縁膜としては、窒化シリコン膜73に代えて、酸窒化シリコン膜を用いることもできる。
絶縁膜70の上には、アルミニウム膜などからなる光反射性の画素電極9が形成されており、絶縁膜70において、画素電極9と中継電極8bとの重なり部分にはビアホール70aが形成されている。ビアホール70aの内部には、CVD法などにより形成された導電膜が接続プラグ4aとして埋め込まれており、画素電極9は、接続プラグ4a、中継電極8b、ドレイン電極6bを介して、電界効果型トランジスタ30のドレイン領域1eに電気的に接続されている。
(接続部分)
このような構成の液晶装置100は、次のようにして外部機器と接続している。図3は、液晶装置100の接続部分を示す分解斜視図である。
図に示すように、液晶装置100の接続端子102は、素子基板10の一端側の、素子基板10と対向基板20との重なり部分から張り出した部分(基板張出部10x)に設けられている。
また、通常液晶装置100の素子基板10は、表面に複数の配線パターンを形成した母基板から所謂多面取りにて複数切り出すことで設けられる。そのため、基板張出部10xにおける端部(露出領域)10eでは、素子基板10の基板本体が露出している。図2に示したように、本実施形態において素子基板10の基板本体は、導電性を有する半導体基板である。
基板張出部10xでは、異方性導電膜(ACF)210を介して、接続端子102と、FPC(Flexible Printed Circuit)基板(第2の配線基板)200の配線端子(第2の電極端子)202と、が導電接続しており、液晶装置100は、FPC基板200を介して外部電源や種々の外部機器と接続している。
ACF210の外側(素子基板10の周縁側)には、導電性を有さない接着剤220が配置されており、ACF210に含まれる樹脂および接着剤220が協働して、素子基板10とFPC基板200とを接着している。
接着の際には、接続端子102の配列方向両端に設けられたアライメントマーク155に対して、配線端子202の配列方向両端に設けられたアライメントマーク255が一定の位置関係に合致するように、素子基板10とFPC基板200との間の相対位置関係を調整しながら両者を加熱圧着する。
ここで、本発明の接着剤220について「導電性を有さない」とは、ACFのように樹脂中に導電性を有する添加物を積極的に混合し、意識的に導電性を持たせるものではないことを指している。そのため、接着剤220の製造過程においてイオン性の夾雑物が残留することに起因する、接着剤220の微弱な導電性すら無いことまでも求めるものではない。もちろん、そのような導電性すら無いことのほうが好ましいことは言うまでもない。
接着剤220には、ACF210の樹脂成分と同じ硬化性樹脂や、その他のエポキシ樹脂、アクリル系硬化性樹脂などを好適に用いることができる。本実施形態では、ACF210の樹脂成分と同じ硬化性樹脂を材料とする接着剤220を用いる。
接着剤220が、ACF210と素子基板10の端部10eとの間に配置されることで、加熱圧着時に溶融し流動するACF210に対して、導電性を有さない接着剤220が土手の役割を果たし、ACF210をせき止める。そのため、導電性を有するACF210が、素子基板10の端部10eへ接触することを防ぎ、導電性を有する素子基板10の基板本体(半導体基板)を介して端子間が短絡することを抑制することができる。
接着剤220として、硬化速度がACF210の樹脂成分よりも速い硬化性樹脂を用いると、接着の際にACF210の樹脂成分よりも早く硬化してACF210の流出を防止することができるため、より確実に短絡を防止することが可能となる。
図4は、本実施形態の液晶装置100とFPC基板200との導電接続の工程を示す工程図である。図4(a)に示すように、まず、液晶装置100の接続端子102の配列方向に固形帯状のACF210を配置する。
次に、図4(b)に示すように、ACF210と素子基板10の端部10eとの間の領域に、固形帯状の接着剤220を配置する。
次に、図4(c)に示すように、液晶装置100とFPC200との相対位置を決定する。例えば、2台のアライメントカメラ300を用いて素子基板10の接続端子102を形成した面側から、接続端子102の配列方向両端および配線端子202の配列方向両端に設けられた不図示のアライメントマークを撮影しながら、液晶装置100とFPC基板200との位置合わせを行う。
次に、図4(d)に示すように、熱圧着ヘッド400を用い、FPC基板200を介してACF210と接着剤220とを加熱し、ACF210に含まれる樹脂成分および接着剤220を溶融及び熱硬化させて、液晶装置100とFPC基板200とを接着する。
以上のような工程により、図4(e)に示すように、液晶装置100とFPC基板200とを導電接続することができる。
以上のような構成の配線基板の接続方法によれば、端子間の短絡を防止するためにACF210の使用量を減らしたとしても、配置する接着剤220とACF210の樹脂成分とが協働して基板間の接着を行うため、基板間の剥離を防止することができる。また、導電性のない接着剤220がACF210をせき止めるために、端子間の短絡を防ぎ、信頼性の高い接続を実現することができる。
なお、本実施形態においては、接着剤220は固形帯状の形状であることとしたが、これに限らない。例えば、硬化前は流動性の液状を呈する接着剤を用い、ディスペンサー等の塗布手段を用いて配置することとしても構わない。このような接着剤を用いる場合には、塗布した際に必要以上に塗れ広がらない程度に粘度が高いものを用いると良い。
また、本実施形態においては、ACF210を配置した後に接着剤220を配置することとしたが、順序は逆になっても構わない。また、ACF210および接着剤220を液晶装置100側に配置することとしたが、もちろんFPC200側に配置することとしても良く、更には、液晶装置100にACF210および接着剤220の一方を配置し、FPC200に残る他方を配置することとしても構わない。
また、本実施形態においては、図5(a)に示すように、接着剤220がACF210と並列して配置することとしたが、これに限らない。
例えば、図5(b)に示すように、液晶装置100の内側方向のみを開口して、ACF210の周囲三方を囲んで帯状の接着剤220を配置する事としても良い。このような配置の場合には、ACF210が流動する方向が、液晶装置100の面内内側の方向に限定されるため、ACF210が素子基板10の端部に接しにくくなり、短絡が抑制される。
また、図5(c)に示すように、ACF210の周囲四方を囲むように、帯状の接着剤220を環状につなげて配置しても良い。この場合には、接着剤220に囲まれた領域にACF210を止めることができるため、確実に短絡を防止することができる。
以上、添付図面を参照しながら本発明に係る好適な実施の形態例について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。
例えば、本実施形態では液晶装置100にFPC200を導電接続する場合を想定して示したが、他の配線基板間を導電接続する際にも適用することが可能である。
1…半導体基板(基板本体)、10…素子基板(第1の配線基板)、10e…端部(露出領域)、102…接続端子(第1の電極端子)、200…FPC基板(第2の配線基板)、202…配線端子(第2の電極端子)、210…ACF(異方性導電材)、220…接着剤、

Claims (6)

  1. 基板の面上に複数並ぶ第1の電極端子を有する第1の配線基板と、基板の面上に複数並ぶ第2の電極端子を有する第2の配線基板とを互いに対向させ、前記第1の電極端子と前記第2の電極端子とを異方性導電材を介して接続する配線基板の接続方法であって、
    前記第1の配線基板は、導電性を有する基板本体を形成材料とすると共に、前記第1の電極端子の周縁に前記基板本体が露出する露出領域を有し、
    前記異方性導電材は、絶縁性の硬化性樹脂と該硬化性樹脂中に分散する導電性粒子とを有し、
    前記第1の配線基板と前記第2の配線基板とが平面的に重なる領域であって、前記異方性導電材と前記露出領域との間に、導電性を有さない接着剤を配置し、前記第1の配線基板と前記第2の配線基板とを加熱圧着することを特徴とする配線基板の接続方法。
  2. 前記接着剤は、前記異方性導電材が有する前記硬化性樹脂よりも、硬化速度が速い硬化性樹脂であることを特徴とする請求項1に記載の配線基板の接続方法。
  3. 前記第1の配線基板は、該第1の配線基板が複数設けられた母基板を分断して形成され、
    前記接着剤は、前記異方性導電材の配置位置よりも前記第1の配線基板の周縁側に配置されることを特徴とする請求項1または2に記載の配線基板の接続方法。
  4. 前記平面的に重なる領域であって、前記異方性導電材と前記露出領域との間に、帯状に連続する前記接着剤を配置することを特徴とする請求項1から3のいずれか1項に記載の配線基板の接続方法。
  5. 前記帯状の接着剤が、前記異方性導電材と前記平面的に重なる領域の周縁部と、の間に、前記異方性導電材の周囲を囲んで配置されることを特徴とする請求項4に記載の配線基板の接続方法。
  6. 前記帯状の接着剤が環状に閉じ、
    前記異方性導電材が、前記接着剤により形成される環の内側に配置されることを特徴とする請求項5に記載の配線基板の接続方法。
JP2009054588A 2009-03-09 2009-03-09 配線基板の接続方法 Expired - Fee Related JP5262854B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009054588A JP5262854B2 (ja) 2009-03-09 2009-03-09 配線基板の接続方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009054588A JP5262854B2 (ja) 2009-03-09 2009-03-09 配線基板の接続方法

Publications (2)

Publication Number Publication Date
JP2010212325A true JP2010212325A (ja) 2010-09-24
JP5262854B2 JP5262854B2 (ja) 2013-08-14

Family

ID=42972224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009054588A Expired - Fee Related JP5262854B2 (ja) 2009-03-09 2009-03-09 配線基板の接続方法

Country Status (1)

Country Link
JP (1) JP5262854B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011244963A (ja) * 2010-05-25 2011-12-08 Daiichi Shokai Co Ltd 遊技機
JP2014026449A (ja) * 2012-07-26 2014-02-06 Kyocera Corp 圧電装置、入力装置、表示装置、および電子機器
CN113409994A (zh) * 2021-08-20 2021-09-17 江苏软讯科技有限公司 一种导电膜、触控结构及触控结构的制作方法
CN116249279A (zh) * 2023-03-09 2023-06-09 东莞晶帆光电技术有限公司 Lcos芯片产品的制作方法及lcos芯片产品

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181430A (ja) * 1994-12-26 1996-07-12 Nippondenso Co Ltd 基板の接着方法および電子回路
JP2000066241A (ja) * 1998-06-11 2000-03-03 Seiko Epson Corp 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法
JP2001166701A (ja) * 1999-12-08 2001-06-22 Seiko Epson Corp 電気光学装置の製造方法並びに半導体基板及び電気光学装置
JP2003297516A (ja) * 2002-03-29 2003-10-17 Optrex Corp フレキシブル基板の接続方法
JP2006286790A (ja) * 2005-03-31 2006-10-19 Canon Inc 配線基板の接合方法、配線基板の接合部の構造、及び配線基板の接合部を備えた電気回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181430A (ja) * 1994-12-26 1996-07-12 Nippondenso Co Ltd 基板の接着方法および電子回路
JP2000066241A (ja) * 1998-06-11 2000-03-03 Seiko Epson Corp 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法
JP2001166701A (ja) * 1999-12-08 2001-06-22 Seiko Epson Corp 電気光学装置の製造方法並びに半導体基板及び電気光学装置
JP2003297516A (ja) * 2002-03-29 2003-10-17 Optrex Corp フレキシブル基板の接続方法
JP2006286790A (ja) * 2005-03-31 2006-10-19 Canon Inc 配線基板の接合方法、配線基板の接合部の構造、及び配線基板の接合部を備えた電気回路装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011244963A (ja) * 2010-05-25 2011-12-08 Daiichi Shokai Co Ltd 遊技機
JP2014026449A (ja) * 2012-07-26 2014-02-06 Kyocera Corp 圧電装置、入力装置、表示装置、および電子機器
CN113409994A (zh) * 2021-08-20 2021-09-17 江苏软讯科技有限公司 一种导电膜、触控结构及触控结构的制作方法
CN116249279A (zh) * 2023-03-09 2023-06-09 东莞晶帆光电技术有限公司 Lcos芯片产品的制作方法及lcos芯片产品

Also Published As

Publication number Publication date
JP5262854B2 (ja) 2013-08-14

Similar Documents

Publication Publication Date Title
JP4662350B2 (ja) 液晶表示装置及びその製造方法
CN107492565B (zh) 显示装置
TWI747914B (zh) 顯示設備
TW200814244A (en) IC chip package, and image display apparatus using same
CN111952331A (zh) 微发光二极管显示基板及其制作方法
TWI565380B (zh) 顯示裝置及其製造方法
JP6427360B2 (ja) 表示装置
JP5262854B2 (ja) 配線基板の接続方法
TW201407741A (zh) 具有對準標記的半導體器件以及顯示裝置
US7476899B2 (en) Active matrix substrate and method of manufacturing the same
JP4439004B2 (ja) アクティブマトリクス基板およびその製造方法
JP2009049155A (ja) 電子デバイス及び電子機器
JP2009049285A (ja) 実装構造体及び実装構造体の製造方法
JP2006509252A (ja) 薄膜トランジスタ基板、これの製造方法、これを有する液晶表示装置及びこれの製造方法
CN108831892A (zh) 显示背板及其制造方法、显示面板和显示装置
US11864455B2 (en) Display module, display device, and method of manufacturing the display module
JP2009003020A (ja) 表示素子およびその製造方法
WO2013080734A1 (ja) 液晶表示装置
JP2005070723A (ja) 電気光学装置用基板、電気光学装置および電子機器
JP2008116795A (ja) 表示装置
JP3816717B2 (ja) 液晶装置及びその製造方法
JP2009049226A (ja) 電子部品の実装構造体及び電子部品の実装構造体の製造方法
JP2008282978A (ja) 半導体素子の実装方法及び液晶表示パネルの製造方法
JP2016085376A (ja) 表示装置
JP2010169803A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130415

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees