JP4662350B2 - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法 Download PDF

Info

Publication number
JP4662350B2
JP4662350B2 JP2005211407A JP2005211407A JP4662350B2 JP 4662350 B2 JP4662350 B2 JP 4662350B2 JP 2005211407 A JP2005211407 A JP 2005211407A JP 2005211407 A JP2005211407 A JP 2005211407A JP 4662350 B2 JP4662350 B2 JP 4662350B2
Authority
JP
Japan
Prior art keywords
layer
liquid crystal
conductive layer
region
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005211407A
Other languages
English (en)
Other versions
JP2007025562A (ja
Inventor
洋史 松田
秀樹 川田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2005211407A priority Critical patent/JP4662350B2/ja
Priority to TW095123508A priority patent/TWI303488B/zh
Priority to US11/488,144 priority patent/US7446845B2/en
Priority to CNB200610101589XA priority patent/CN100520507C/zh
Priority to KR1020060067826A priority patent/KR100829276B1/ko
Priority to CNA2008101495307A priority patent/CN101373778A/zh
Publication of JP2007025562A publication Critical patent/JP2007025562A/ja
Priority to US12/238,051 priority patent/US8363197B2/en
Application granted granted Critical
Publication of JP4662350B2 publication Critical patent/JP4662350B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer

Description

本発明は、液晶表示装置に関し、特に、画素領域と、外部回路とを接続する外部接続領域とを備えた液晶表示装置及びその製造方法に関する。
近年、携帯電話やデジタルカメラ等の携帯型電子機器の普及に伴い、液晶表示装置の需要が益々高まっている。液晶表示装置の1つとして、それを構成するガラス基板上に外部回路が実装されるCOG(Chip on Glass)実装が知られている。次に、外部回路がCOG実装される場合の、従来例に係る液晶表示装置の概略について、図面を参照して説明する。図10は、この液晶表示装置の概略構成を示す上面図である。
図10に示すように、液晶表示装置、即ち、ガラス基板からなる液晶表示パネル100に、画素選択用薄膜トランジスタ(TFT;Thin Film Transistor)を備えた複数の表示画素からなる画素領域100Pが形成されている。
この画素領域100Pでは、行方向に延びた走査線101と列方向に延びたデータ線102の交差点の付近に、例えばNチャネル型の画素選択用TFT103が配置されている。この画素選択用TFT103のゲートは、走査線101に接続されており、そのソースは、データ線102に接続されている。走査線101には垂直駆動回路201から出力される画素選択信号Gが印加され、それに応じて画素選択用TFT103のオンまたはオフが制御される。データ線102には水平駆動回路202から表示信号Dが出力される。
画素選択用TFT103のドレインは、液晶層LCを挟む不図示の画素電極及び共通電極のうち、画素電極に接続されている。なお、この液晶層LCは誘電体として機能するためキャパシタとして表されている。また、画素選択用TFT103のドレインには、上記画素電極に印加される表示信号Dを一水平期間保持するための不図示の保持容量が接続されている。なお、上記構成では、画素選択用TFT103のソースにデータ線102が接続され、そのドレインに画素電極が接続されているが、ソースに画素電極が接続され、ドレインにデータ線102が接続されてもよい。
一方、画素領域100Pの外側、即ち液晶表示パネル100の額縁では、垂直駆動回路201や水平駆動回路202等と、後付される不図示の外部回路(基準クロック等の信号や電源などを供給する駆動回路)とを接続する外部接続領域107が配置されている。この外部接続領域107には、垂直駆動回路201や水平駆動回路202等から引き出された配線層及び端子108が形成されている。この外部接続領域107の端子108には、均一サイズの複数の導電性樹脂ボール140と絶縁性粘着剤からなる異方性導電フィルム(ACF;Anisotropic Conductive Film)141を介して、不図示の外部回路の端子である金属バンプ150が接続される。
次に、液晶表示装置の外部接続領域107の端子108の構造について図面を参照して説明する。図11は、図10の外部接続領域107の端子108のX−X沿った断面図である。図11に示すように、外部接続領域107では、基板110上に、例えば画素選択用TFT103のゲート電極と同一の材料からなるゲートメタル層111が形成されている。また、基板110上には、ゲートメタル層111の一部を露出する開口部120を有すようにして、ゲート絶縁膜112及び平坦化膜113が形成されている。
開口部120で露出するゲートメタル層111上には、表示画素に形成された不図示の画素電極と同一の材料、例えばITO(Indium Tin Oxide)からなる層(以降、「ITO層114」と略称する)が形成されている。そして、この開口部120内を含むITO層114上に、複数の導電性樹脂ボール140を含む異方性導電フィルム141が配置されている。そして、外部接続領域107の端子108の最上層電極であるITO層114上に、外部回路の端子である金属バンプ150が位置するように載置され、熱圧着されて接続される。
次に、上記液晶表示装置の動作について説明する。不図示の外部接続回路や垂直駆動回路201からのハイレベルの画素選択信号Gが、1水平期間にわたって走査線101に印加されると、画素選択用TFT103がオンする。すると、不図示の外部回路や水平駆動回路202からデータ線102に出力された表示信号Dが画素選択用TFT103を通して不図示の保持容量によって保持されると共に、上記画素電極に印加される。そして、表示信号Dに応じて、1水平期間にわたって液晶層LCの電界が制御され、その電界に応じて液晶分子の配向が制御される。これにより、黒表示もしくは白表示の液晶表示が行われる。この動作を1フィールド期間にわたって、全ての行の表示画素に対して行うことにより、表示領域の全体に所望の画像を表示することができる。
なお、本願に関連する技術文献としては、以下の特許文献が挙げられる。
特開2002−229058号公報
しかしながら、図11に示すように、外部接続領域107の開口部120内部では、不図示の外部回路の端子である金属バンプ150の表面とITO層114の表面との距離が、開口部120の外部における距離に比して大きくなる。そのため、異方性導電フィルム中の導電性樹脂ボール140が、不図示の外部回路の金属バンプ150、ITO層114のいずれにも接触しない状態で存在する。即ち、金属バンプ150と、外部接続領域107の端子108との間に、電気的な接続不良が発生する。結果として、外部回路が接続される液晶表示装置の歩留まりが劣化するという問題が生じていた。
そこで本発明は、外部回路が接続される液晶表示装置及びその製造方法において、外部回路と液晶表示装置との接続不良の発生の抑止を図る。
本発明の液晶表示装置は、上記課題に鑑みて為されたものであり、液晶層を介して貼り合わされた第1及び第2の基板からなり、画素選択用トランジスタを備えた複数の表示画素を含む画素領域と、その領域の外側で異方性導電フィルムを介して外部回路の端子が接続される外部接続領域とを備えた液晶表示装置であって、以下の特徴を有する。
即ち、本発明の液晶表示装置の上記画素領域では、第1の基板に配置された能動層と、能動層を含む第1の基板の全面を覆う第1の絶縁膜と、第1の絶縁膜上のうち能動層上の領域に配置されたゲート電極と、ゲート電極を覆う第2の絶縁膜と、を備えると共に、外部接続領域では、第1の絶縁膜上に配置された金属層と、金属層を覆う第2の絶縁膜と、第2の絶縁膜上のうち金属層上の領域を覆うようにして配置された第1の導電層と、第1の導電層上のうち金属層を覆う領域を露出する開口部を有するようにして第1の導電層上に配置されたパッシベーション膜と、を備える。さらに、本発明の液晶表示装置の外部接続領域では、上記開口部で露出する第1の導電層上を覆うようにして、第2の導電層が配置されていてもよい。
また、本発明の液晶表示装置の製造方法は、画素選択用トランジスタを備えた複数の表示画素を含む画素領域と、その領域の外側で異方性導電フィルムを介して外部回路の端子が接続される外部接領域と、を備えた液晶表示装置の製造方法であって、画素領域外部接続領域が画定された第1の基板を準備し、画素領域の第1の基板上に能動層を形成する工程と、能動層を含む第1の基板の全面上に第1の絶縁膜を形成する工程と、画素領域の第1の絶縁膜上にゲート電極を形成すると共に、外部接続領域の第1の絶縁膜上に、金属層を形成する工程と、ゲート電極及び金属層を覆う第2の絶縁膜を形成する工程と、外部接続領域の第2の絶縁膜上のうち金属層上の領域を覆うようにして、導電層を形成する工程と、導電層上のうち金属層を覆う領域を露出する開口部を設けるようにして、導電層上にパッシベーション膜を形成する工程と、第1の基板に第2の基板を貼り合わせ、それらの間に液晶を封入し、第1の及び第2の基板を切断して複数の液晶表示装置に分離する工程と、を含むことを特徴とする。
本発明の液晶表示装置及びその製造方法によれば、液晶表示装置の外部接続領域に、異方性導電フィルムを介して外部回路の端子を接続する際、従来例にみられたような接続不良の発生を抑止することができる。そのため、液晶表示装置の歩留まりの向上を図ることができる。
次に、本発明の実施形態に係る液晶表示装置の製造方法について図面を参照して説明する。図1乃至図9は、本実施形態に係る液晶表示装置の製造方法を説明する図である。図1乃至図9では、図10及び図11に示したものと同様の構成要素については同一の符号を付して説明を行う。なお、図1(A)は、図10の画素領域素100Pの複数の表示画素のうち、1つの表示画素の画素選択用TFT103近傍の断面を示している。
また、図1(B)は、図10で示した外部接続領域107の端子108のX−X線に沿った断面を示している。なお、後述する図2乃至図7においても、図1と同様に、上記2つの領域の断面を示すものとする。また、図8は、図10の画素領域素100Pの1つの表示画素の画素選択用TFT103近傍の断面を示しており、図9は、図10で示した外部接続領域107の端子108のX−X線に沿った断面を示している。
最初に、図1(A)及び図1(B)に示すように、例えばガラスからなる第1の基板10を準備する。この第1の基板10は、図10の画素領域100P、及び外部接続領域107に対応する領域が画定されている。
次に、図1(A)の画素領域100Pの第1の基板上に、図10に示した画素選択用TFT103の能動層として、ポリシリコン層11を形成する。そして、ポリシリコン層11を覆うようにして、第1の絶縁膜として、例えばシリコン酸化膜やシリコン窒化膜からなるゲート絶縁膜12を、第1の基板10上に形成する。このとき、図1(B)の外部接続領域107では、その第1の基板上に、ゲート絶縁膜12のみが形成される。
次に、図2(A)及び図2(B)に示すように、ゲート絶縁膜12の全面に、ゲート電極となりうる金属層、例えばクロム(Cr)層を、例えば約0.25μmの厚さを以って形成する。そして、不図示のマスクを用いて上記クロム層が所定のパターンにエッチングされる。このとき、図2(A)の画素領域100Pでは、同一の金属からなる層として、ゲート電極13が形成されると共に、所定の位置に延びる配線層13Lが形成される。また、図2(B)の外部接続領域107では、ゲート絶縁膜12上に、ゲート電極13と同一の金属からなる層として、不図示の垂直駆動回路201や水平駆動回路202等に接続して所定の位置に延びる配線層14が形成される。それと共に、外部接続領域107の端子108に対応する位置のゲート絶縁膜12上に、その端子108の平面的なサイズに応じた面積を有して、ゲート電極13と同一の金属からなる層として、ゲートメタル層15が形成される。
次に、図3(A)及び図3(B)に示すように、ゲート絶縁膜12上に、ゲート電極13、配線層13L,14、及びゲートメタル層15を覆うように、第2の絶縁膜として、例えばシリコン酸化膜やシリコン窒化膜からなる層間絶縁膜16が、例えば約0.5μmの厚さを以って形成される。さらに、図3(A)の画素領域100Pでは、ゲート絶縁膜12及び層間絶縁膜16の一部を貫通し、ポリシリコン層11のソース領域及びドレイン領域を露出する第1及び第2のコンタクトホールC1,C2が形成される。一方、図3(B)の外部接続領域107では、配線層14の一部を露出する第3のコンタクトホールC3を形成する。
次に、図4(A)及び図4(B)に示すように、第1、第2、及び第3のコンタクトホールC1,C2,C3内を含む層間絶縁膜16の全面に、例えば画素選択用TFT103のソース電極及びドレイン電極となりうる金属層、例えばアルミニウム層(Al)が、例えば約0.4μmの厚さを以って形成される。
そして、不図示のマスクを用いて上記アルミニウム層が所定のパターンにエッチングされる。このとき、図4(A)の画素領域100Pでは、同一の金属からなる層として、ソース電極17及びドレイン電極18が形成される。一方、図4(B)の外部接続領域107では、層間絶縁膜16上のうち、ゲートメタル層15上の領域を覆うように、ソース電極17及びドレイン電極18と同一の金属からなる層として、第1の導電層19が形成される。この第1の導電層19は、配線層14の形成位置に至るまで延び、第3のコンタクトホールを通して配線層14と接続される。
次に、図5(A)及び図5(B)に示すように、ソース領域17及びドレイン領域18を覆うようにして、層間絶縁膜16上に、例えばシリコン酸化膜やシリコン窒化膜等からなるパッシベーション膜20が、例えば0.3μmの厚さを以って形成される。
そして、不図示のマスクを用いて上記パッシベーション膜20が所定のパターンにエッチングされる。このとき、図5(A)の画素領域100Pでは、ドレイン電極18の一部を露出する第1の開口部21が形成される。一方、図5(B)の外部接続領域107では、第1の導電層19のうちゲートメタル層15を覆う領域を露出するようにして第2の開口部22が形成される。このとき、第2の開口部22は、その開口径がゲートメタル層20の平面的なサイズよりも大きくなるようにして形成される。
次に、図6(A)及び図6(B)に示すように、第1及び第2の開口部21,22内を含むパッシベーション膜20の全面上に、例えば塗布酸化膜等の平坦化膜23が形成される。
そして、不図示のマスクを用いて平坦化膜23をエッチングすることにより、図6(A)の画素領域100Pでは、後述する画素電極の形成領域に、所定の深さを有した複数の凹部23Cが形成される。なお、この凹部23Cの形成は省略されてもよい。次に、先のエッチングに用いたものとは異なる不図示のマスクを用いて平坦化膜23をエッチングすることにより、図6(A)の画素領域100Pでは、第1の開口部21に対応する位置に、ドレイン電極18の位置を露出する第4のコンタクトホールC4が形成される。一方、図6(B)の外部接続領域107では、平坦化膜23は除去される。
次に、図7(A)に示すように、画素領域では、凹部23C内を含む平坦化膜23の一部上に、例えばアルミニウム(Al)からなる反射金属層24が形成される。次に、図7(A)及び図7(B)に示すように、画素領域100P及び外部接続領域107の両領域において、第4のコンタクトホールC4内、パッシベーション膜20、平坦化膜23、及び反射金属層24、及び第2の開口部22で露出する第1の導電層19を覆うようにして、液晶表示装置の画素電極となりうる金属層、例えばITO層が、例えば0.1μmの厚さを以って形成される。
そして、不図示のマスクを用いてITO層が所定のパターンにエッチングされる。このとき、図7(A)の画素領域100Pでは、第4のコンタクトホールC4を通してドレイン電極18と接続し、平坦化膜23上に延びて反射金属層24を覆う画素電極25が形成されている。一方、図7(B)の外部接続領域107では、第2の開口部22で露出する第1の導電層19を覆うようにして、画素電極25と同一の金属からなる層として、第2の導電層26が形成される。この第2の導電層26が、外部接続領域107の端子108の最上層電極となる。
ここで、この第2の導電層26の表面は、その周囲に存在するパッシベーション膜20の表面に比して、それよりも高いか、もしくは同じ程度の高さとなっている。なお、同等の作用効果を奏する範囲であれば、第2の導電層26の表面が、その周辺に存在するパッシベーション膜20の表面に比して、それよりも低くてもよい。この場合は、例えば、第2の導電層26の表面と、第2の導電層26のうちパッシべーション膜20に乗り上げた部分の表面の高さとの差を、後述する導電性樹脂ボールが良好な導通を示すために必要な「潰し量」が確保できる程度にすればよい。
この高さの関係を満たす限り、上記工程において形成された外部接続領域107のゲートメタル層15、層間絶縁膜16、第1の導電層19、及び第2の導電層26の各層の所定の厚さは、特に限定されずに、任意の厚さであってよい。
次に、図8に示すように、画素領域100Pでは、画素電極25を覆う第1の配向膜27を形成する。そして、例えばガラスからなり、例えばITO層からなる共通電極28、及び第2の配向膜29が形成された第2の基板30が、スペーサー31を介して、第1の基板10側に貼り合わされる。その後、所定の液晶を第1及び第2の配向膜27,29の間に封入して液晶層32が形成される。さらに、第2の基板30の外側の面には、位相差板33及び偏光板34が積層される。こうして、画素領域100Pにおいて、液晶表示装置の表示画素が形成される。
そして、図9に示すように、外部接続領域107には、例えば基準クロック等の信号や電源などを供給する駆動回路である後付けの外部回路が接続される。図9では、外部回路のうち、その端子である金属バンプ50のみを示している。この金属バンプ50を外部接続領域107に接続する際には、第2の導電層26を覆うようにして、均一サイズの複数の導電性樹脂ボール40と絶縁性粘着剤からなる異方性導電フィルム41が貼り合わされる。次に、金属バンプ50が、異方性導電フィルム41を介して、外部接続領域の端子108の最上層電極、即ち第2の導電層26上に載置され、所定の温度の熱処理が施されながら、外部接続領域107の端子108に圧着される。
この圧着時には、異方性導電フィルム41に含まれ複数の導電性樹脂ボール40のうち、第2の導電層26上に存在する導電性樹脂ボール40は、金属バンプ50と第2の導電層26とに挟まれて、それらの表面に対して所定の接触面積を有するようにして潰される。即ち、導電性樹脂ボール40を介して、金属バンプ50と外部接続領域107の端子108とが電気的に接続される。
こうして、金属バンプ50と第2の導電層26とを異方性導電フィルム41を介して接続する際、従来例にみられたような接続不良を回避することができる。結果として、外部回路が接続された液晶表示装置の歩留まりの向上を図ることができる。
なお、上記実施形態では、外部接続領域107の端子108の最上層電極を第2の導電層26としたが、本発明はこれに限定されない。即ち、第2の導電層26の形成を省き、第1の導電層19を、外部接続領域107の端子108の最上層電極としてもよい。
ただし、この場合、外部回路の金属バンプ50と第1の導電層19とを接続する際に、導電性樹脂ボール40が金属バンプ50と第1の導電層19とに挟まれ、それらの表面に対して所定の接触面積を有するようにして潰される必要がある。そのために、第1の導電層19は、その表面がパッシベーション膜20の表面と同じ高さか、もしくはそれより高くなるように形成される必要がある。例えば、上記高さの関係を満たすように、十分な厚さを有したゲートメタル層15が形成されてもよい。
なお、同等の作用効果を奏する範囲であれば、第2の導電層26の表面が、その周辺に存在するパッシベーション膜20の表面に比して、それよりも低くてもよい。この場合は、例えば、第2の導電層26の表面と、第2の導電層26がパッシべーション膜20に乗り上げた部分の表面の高さとの差を、導電性樹脂ボール40が良好な導通を示すために必要な「潰し量」が確保できる程度にすればよい。このようにすることで、第2の導電層26のうちパッシべーション膜20に乗り上げた部分が壁となって、導電性樹脂ボール40が第2の導電層26上から逃げることを防止する効果が期待できる。
また、上記実施形態では、外部接続領域107のゲートメタル層15は、ゲート電極13と同一の金属からなる層としたが、本発明はこれに限定されず、その他の金属を用いて、ゲート電極の形成工程とは別の工程により形成されるもであってもよい。
本発明の実施形態に係る液晶表示装置の製造方法を示す断面図である。 本発明の実施形態に係る液晶表示装置の製造方法を示す断面図である。 本発明の実施形態に係る液晶表示装置の製造方法を示す断面図である。 本発明の実施形態に係る液晶表示装置の製造方法を示す断面図である。 本発明の実施形態に係る液晶表示装置の製造方法を示す断面図である。 本発明の実施形態に係る液晶表示装置の製造方法を示す断面図である。 本発明の実施形態に係る液晶表示装置の製造方法を示す断面図である。 本発明の実施形態に係る液晶表示装置及びその製造方法を示す断面図である。 本発明の実施形態に係る液晶表示装置及びその製造方法を示す断面図である。 従来例に係る液晶表示装置を示す概略平面図である。 従来例に係る液晶表示装置を示す断面図である。

Claims (8)

  1. 液晶層を介して貼り合わされた第1及び第2の基板からなり、画素選択用トランジスタを備えた複数の表示画素を含む画素領域と、その領域の外側で異方性導電フィルムを介して外部回路の端子が接続される外部接続領域とを備えた液晶表示装置であって、
    前記画素領域では、前記第1の基板に配置された能動層と、前記能動層を含む前記第1の基板を覆う第1の絶縁膜と、前記第1の絶縁膜上のうち前記能動層上に配置されたゲート電極と、前記ゲート電極を覆う第2の絶縁膜と、を備えると共に、
    前記外部接続領域では、前記第1の絶縁膜上であって前記外部接続領域の一部に配置された金属層と、前記金属層を覆う前記第2の絶縁膜と、前記金属層を覆って前記第2の絶縁膜上に配置された第1の導電層と、前記第1の導電層上のうち前記金属層を覆う領域を露出する開口部を有するようにして前記第1の導電層上に配置されたパッシベーション膜と、を備え、前記第1の導電層上に、前記異方性導電フィルムを介して前記外部回路の端子が接続されており、前記金属層上の前記第1の導電層の表面は、前記パッシベーション膜の表面より高いか、もしくは同じ高さになっていることを特徴とする液晶表示装置。
  2. 液晶層を介して貼り合わされた第1及び第2の基板からなり、画素選択用トランジスタを備えた複数の表示画素を含む画素領域と、その領域の外側で異方性導電フィルムを介して外部回路の端子が接続される外部接続領域とを備えた液晶表示装置であって、
    前記画素領域では、前記第1の基板に配置された能動層と、前記能動層を含む前記第1の基板を覆う第1の絶縁膜と、前記第1の絶縁膜上のうち前記能動層上に配置されたゲート電極と、前記ゲート電極を覆う第2の絶縁膜と、を備えると共に、
    前記外部接続領域では、前記第1の絶縁膜上であって前記外部接続領域の一部に配置された金属層と、前記金属層を覆う前記第2の絶縁膜と、前記金属層を覆って前記第2の絶縁膜上に配置された第1の導電層と、前記第1の導電層上のうち前記金属層を覆う領域を露出する開口部を有するようにして前記第1の導電層上に配置されたパッシベーション膜と、前記開口部で露出する前記第1の導電層上を覆うようにして配置された第2の導電層とを備え、前記第2の導電層上に、前記異方性導電フィルムを介して前記外部回路の端子が接続されており、前記金属層上の前記第2の導電層の表面は、前記パッシベーション膜の表面より高いか、もしくは同じ程度の高さになっていることを特徴とする液晶表示装置。
  3. 前記ゲート電極及び前記金属層は、同一の材料からなることを特徴とする請求項1又は2に記載の液晶表示装置。
  4. 前記能動層に接続されたソース電極及びドレイン電極を備え、前記ソース電極、前記ドレイン電極、及び前記第1の導電層は、同一の材料からなることを特徴とする請求項1、2、3のいずれかに記載の液晶表示装置。
  5. 前記画素領域では、前記第1の基板と前記第2の基板との間に、平坦化膜と、反射金属層と、画素電極と、第1及び第2の配向膜と、共通電極とが配置されており、前記第2の基板の外側の主面に、位相差板及び偏光板が積層されていることを特徴とする請求項1、2、3、4のいずれかに記載の液晶表示装置。
  6. 前記第2の導電層と前記画素電極は、同一の材料からなることを特徴とする請求項5に記載の液晶表示装置。
  7. 前記パッシベーション膜は、シリコン酸化膜またはシリコン窒化膜からなることを特徴とする請求項1乃至6のいずれかに記載の液晶表示装置。
  8. 画素選択用トランジスタを備えた複数の表示画素を含む画素領域と、その領域の外側で異方性導電フィルムを介して外部回路の端子が接続される外部接領域と、を備えた液晶表示装置の製造方法であって、
    前記画素領域及び前記外部接続領域が画定された第1の基板を準備し、
    前記画素領域の前記第1の基板上に能動層を形成する工程と、
    前記能動層を含む前記第1の基板上に第1の絶縁膜を形成する工程と、
    前記画素領域の前記第1の絶縁膜上にゲート電極を形成すると共に、前記第1の絶縁膜上であって前記外部接続領域の一部に金属層を形成する工程と、
    前記ゲート電極及び前記金属層を覆う第2の絶縁膜を形成する工程と、
    前記外部接続領域の前記第2の絶縁膜上に前記金属層を覆う導電層を形成する工程と、
    前記導電層上のうち前記金属層を覆う領域を露出する開口部を設けるようにして、前記導電層上にパッシベーション膜を形成する工程と、
    前記第1の基板に第2の基板を貼り合わせ、前記第1の基板と前記第2の基板の間に液晶を封入する工程と、
    前記導電層上に前記異方性導電フィルムを介して前記外部回路の端子を接続する工程と、を含み、前記金属層上の前記導電層の表面を前記パッシベーション膜の表面より高いか、もしくは同じ高さにすることを特徴とする液晶表示装置の製造方法。
JP2005211407A 2005-07-21 2005-07-21 液晶表示装置及びその製造方法 Active JP4662350B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005211407A JP4662350B2 (ja) 2005-07-21 2005-07-21 液晶表示装置及びその製造方法
TW095123508A TWI303488B (en) 2005-07-21 2006-06-29 Liquid crystal display device and its manufacturing method
US11/488,144 US7446845B2 (en) 2005-07-21 2006-07-18 Liquid crystal display device and its manufacturing method
KR1020060067826A KR100829276B1 (ko) 2005-07-21 2006-07-20 액정 표시 장치 및 그 제조 방법
CNB200610101589XA CN100520507C (zh) 2005-07-21 2006-07-20 液晶显示装置及其制造方法
CNA2008101495307A CN101373778A (zh) 2005-07-21 2006-07-20 显示装置
US12/238,051 US8363197B2 (en) 2005-07-21 2008-09-25 Liquid crystal display device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005211407A JP4662350B2 (ja) 2005-07-21 2005-07-21 液晶表示装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007025562A JP2007025562A (ja) 2007-02-01
JP4662350B2 true JP4662350B2 (ja) 2011-03-30

Family

ID=37656698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005211407A Active JP4662350B2 (ja) 2005-07-21 2005-07-21 液晶表示装置及びその製造方法

Country Status (5)

Country Link
US (2) US7446845B2 (ja)
JP (1) JP4662350B2 (ja)
KR (1) KR100829276B1 (ja)
CN (2) CN101373778A (ja)
TW (1) TWI303488B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4662350B2 (ja) * 2005-07-21 2011-03-30 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
JP4622917B2 (ja) * 2006-03-30 2011-02-02 エプソンイメージングデバイス株式会社 液晶パネル用アレイ基板および液晶パネル
KR20110067970A (ko) * 2009-12-15 2011-06-22 삼성전자주식회사 표시 기판 및 이의 제조 방법
CA2818413C (en) * 2010-11-16 2020-06-02 Rhodia Operations Sulfur tolerant alumina catalyst support
US8704232B2 (en) 2012-06-12 2014-04-22 Apple Inc. Thin film transistor with increased doping regions
US9065077B2 (en) 2012-06-15 2015-06-23 Apple, Inc. Back channel etch metal-oxide thin film transistor and process
US9685557B2 (en) 2012-08-31 2017-06-20 Apple Inc. Different lightly doped drain length control for self-align light drain doping process
US8987027B2 (en) 2012-08-31 2015-03-24 Apple Inc. Two doping regions in lightly doped drain for thin film transistors and associated doping processes
US8748320B2 (en) 2012-09-27 2014-06-10 Apple Inc. Connection to first metal layer in thin film transistor process
US8999771B2 (en) 2012-09-28 2015-04-07 Apple Inc. Protection layer for halftone process of third metal
US9201276B2 (en) 2012-10-17 2015-12-01 Apple Inc. Process architecture for color filter array in active matrix liquid crystal display
US9001297B2 (en) 2013-01-29 2015-04-07 Apple Inc. Third metal layer for thin film transistor with reduced defects in liquid crystal display
US9088003B2 (en) 2013-03-06 2015-07-21 Apple Inc. Reducing sheet resistance for common electrode in top emission organic light emitting diode display
TWI518917B (zh) 2013-04-12 2016-01-21 元太科技工業股份有限公司 畫素結構
CN107706136A (zh) * 2017-10-16 2018-02-16 上海御渡半导体科技有限公司 一种半导体芯片的封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000206568A (ja) * 1999-01-11 2000-07-28 Seiko Epson Corp 電気光学装置及びその製造方法
JP2004158826A (ja) * 2002-09-12 2004-06-03 Seiko Epson Corp 配線構造の製造方法、電気光学装置の製造方法、電気光学装置および電子機器
JP2005070723A (ja) * 2003-08-04 2005-03-17 Seiko Epson Corp 電気光学装置用基板、電気光学装置および電子機器
JP2005099311A (ja) * 2003-09-24 2005-04-14 Seiko Epson Corp 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置および電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2814024B2 (ja) * 1990-06-07 1998-10-22 キヤノン株式会社 液晶素子
JPH10133216A (ja) * 1996-11-01 1998-05-22 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP2000221524A (ja) * 1999-01-29 2000-08-11 Sanyo Electric Co Ltd カラー液晶表示装置
US6724443B1 (en) * 1999-03-18 2004-04-20 Sanyo Electric Co., Ltd. Active matrix type display device
KR100715943B1 (ko) 2001-01-29 2007-05-08 삼성전자주식회사 액정표시장치 및 그 제조방법
KR100737896B1 (ko) 2001-02-07 2007-07-10 삼성전자주식회사 어레이 기판과, 액정표시장치 및 그 제조방법
KR100813019B1 (ko) 2001-10-19 2008-03-13 삼성전자주식회사 표시기판 및 이를 갖는 액정표시장치
JP4179138B2 (ja) * 2003-02-20 2008-11-12 松下電器産業株式会社 プラズマディスプレイパネル
WO2005067352A1 (en) * 2004-01-08 2005-07-21 Samsung Electronics Co., Ltd. Display device, and method of manufacturing the display device
JP2006309028A (ja) * 2005-04-28 2006-11-09 Sanyo Epson Imaging Devices Corp 表示装置および表示装置の製造方法
JP4662350B2 (ja) * 2005-07-21 2011-03-30 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
US7466371B2 (en) * 2005-09-30 2008-12-16 Epson Imaging Devices Corporation Liquid crystal display device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000206568A (ja) * 1999-01-11 2000-07-28 Seiko Epson Corp 電気光学装置及びその製造方法
JP2004158826A (ja) * 2002-09-12 2004-06-03 Seiko Epson Corp 配線構造の製造方法、電気光学装置の製造方法、電気光学装置および電子機器
JP2005070723A (ja) * 2003-08-04 2005-03-17 Seiko Epson Corp 電気光学装置用基板、電気光学装置および電子機器
JP2005099311A (ja) * 2003-09-24 2005-04-14 Seiko Epson Corp 電気光学装置用基板の製造方法、電気光学装置用基板、電気光学装置および電子機器

Also Published As

Publication number Publication date
TWI303488B (en) 2008-11-21
US20070019121A1 (en) 2007-01-25
US7446845B2 (en) 2008-11-04
TW200705678A (en) 2007-02-01
CN101373778A (zh) 2009-02-25
KR20070012225A (ko) 2007-01-25
US8363197B2 (en) 2013-01-29
KR100829276B1 (ko) 2008-05-13
JP2007025562A (ja) 2007-02-01
CN100520507C (zh) 2009-07-29
US20090026455A1 (en) 2009-01-29
CN1900776A (zh) 2007-01-24

Similar Documents

Publication Publication Date Title
JP4662350B2 (ja) 液晶表示装置及びその製造方法
JP4952425B2 (ja) 液晶装置および電子機器
TWI671572B (zh) 顯示面板及其製造方法
JP4315172B2 (ja) 電気光学装置用基板の製造方法
JP5040222B2 (ja) 表示装置
US20110242476A1 (en) Liquid crystal display panel and liquid crystal display
JP2008040234A (ja) 薄膜トランジスタ基板、薄膜トランジスタの製造方法、及び表示装置
TWI747914B (zh) 顯示設備
JPH05243333A (ja) 薄膜電界効果型トランジスタ基板
JP5437895B2 (ja) 表示装置及びその製造方法
KR101119184B1 (ko) 어레이 기판, 이를 갖는 표시장치 및 이의 제조방법
JP2007121687A (ja) 液晶表示装置
JP2007108453A (ja) 液晶表示装置
JP2008256825A (ja) 表示装置
JP2007065150A (ja) 液晶表示装置
JP2016046215A (ja) 有機エレクトロルミネッセンス表示装置
JP5262854B2 (ja) 配線基板の接続方法
JP2009258241A (ja) 液晶表示装置
JP2007057847A (ja) 電気光学装置及びその製造方法、並びに電子機器及び接続構造
JP2005070723A (ja) 電気光学装置用基板、電気光学装置および電子機器
JP2010281905A (ja) 電気光学装置
JP4788100B2 (ja) 電気光学装置用基板、電気光学装置および電子機器
JP2011221158A (ja) 液晶装置の製造方法
JP2009031393A (ja) 電子装置及び光共振器
US20220093897A1 (en) Display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070320

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101227

R150 Certificate of patent or registration of utility model

Ref document number: 4662350

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20120828

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250