JP5535490B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5535490B2
JP5535490B2 JP2009020255A JP2009020255A JP5535490B2 JP 5535490 B2 JP5535490 B2 JP 5535490B2 JP 2009020255 A JP2009020255 A JP 2009020255A JP 2009020255 A JP2009020255 A JP 2009020255A JP 5535490 B2 JP5535490 B2 JP 5535490B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
guard ring
electrode pad
outer periphery
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009020255A
Other languages
English (en)
Other versions
JP2010177550A5 (ja
JP2010177550A (ja
Inventor
武司 菱田
勉 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2009020255A priority Critical patent/JP5535490B2/ja
Priority to US12/690,973 priority patent/US8461667B2/en
Publication of JP2010177550A publication Critical patent/JP2010177550A/ja
Publication of JP2010177550A5 publication Critical patent/JP2010177550A5/ja
Application granted granted Critical
Publication of JP5535490B2 publication Critical patent/JP5535490B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は半導体装置に関し、特に、ガードリングを有する半導体装置に関する。
半導体チップ内への水分の侵入は、信頼性の低下・特性の劣化等を引き起こす要因となる。このため、半導体チップ内への水分の侵入を抑制する方法が種々提案されている。
例えば、半導体チップの回路形成領域を取り囲むように導体の耐湿リングを形成することで、半導体チップ内に水分が侵入することを抑制する半導体装置が提案されている（例えば、特許文献１）。
特開２００６−２６１６１３号公報
しかしながら、半導体チップの周囲を完全に耐湿リング（ガードリング）で取り囲む方法では、半導体チップ内に水分の侵入を許してしまった場合に、耐湿リング（ガードリング）の存在により、半導体チップ上の１つの電極と他の１つの電極とが短絡し、半導体チップの動作不良を引き起こす場合がある。
そこで、本発明は、上記課題に鑑みなされたものであり、ガードリングを越えて半導体チップ内に水分が浸入した場合でも、半導体チップ上の１つの電極と他の１つの電極との短絡を抑制することが可能な半導体装置を提供することを目的とする。
本発明は、半導体チップと、前記半導体チップの外周辺に沿って設けられた第１電極と、前記第１電極に対向する前記半導体チップの外周辺に沿って設けられ、前記半導体チップの裏面電位との電位差が前記第１電極よりも大きい第２電極と、前記半導体チップの外周辺と前記第１電極との間、および前記半導体チップの外周辺と前記第２電極との間を通り前記半導体チップの外周全体に沿って設けられてなる導電性のガードリングと、前記ガードリングの一部領域を排することで、前記ガードリングを互いに絶縁された複数の単位領域に分割するための、複数のガードリング絶縁部と、を有し、前記第１電極側及び前記第２電極側のいずれか一方に設けられた前記ガードリングの前記単位領域の端部は、前記第１電極側及び前記第２電極側の他方に設けられた前記ガードリングの前記単位領域の端部より前記半導体チップの外周辺側に配置されてなることを特徴とする半導体装置である。本発明によれば、ガードリングを越えて半導体チップ内に水分が浸入した場合でも、半導体チップ上の第１電極と第２電極との短絡を抑制することができる。これにより、半導体チップの動作不良の発生を低減できる。
上記構成において、前記ガードリング絶縁部の少なくとも１つは、前記第１および第２電極とは別に設けられた前記半導体チップの裏面電位と実質的に同電位の電極と、前記半導体チップの外周との間に設けられてなる構成とすることができる。この構成によれば、ガードリング絶縁部から水分が浸入した場合でも、イオンマイグレーションの発生を抑制することができる。
上記構成において、前記半導体チップの外周を除く領域は絶縁膜によって被覆されてなり、前記ガードリングは、前記半導体チップの外周における前記絶縁膜によって被覆されない領域、および前記絶縁膜上の両方に連続して設けられてなる構成とすることができる。この構成によれば、絶縁膜と半導体との境界から水分が浸入することを抑制できる。
上記構成において、前記ガードリングは、Ｔｉ、ＴａおよびＰｔの何れかからなる構成とすることができる。この構成によれば、Ｔｉ、ＴａおよびＰｔは水分に対する耐性が高いため、半導体チップ内への水分の浸入を抑制できる。
上記構成において、前記ガードリング絶縁部が３以上設けられてなる構成とすることができる。この構成によれば、１つの電極と他の１つの電極との短絡をより抑制することができる。
本発明は、半導体チップと、前記半導体チップの外周辺に沿って設けられた第１電極と、前記第１電極に対向する前記半導体チップの外周辺に沿って設けられ、前記半導体チップの裏面電位との電位差が前記第１電極よりも大きい第２電極と、前記半導体チップの外周辺と前記第２電極との間を通り、前記半導体チップ上であって、前記第１電極側の外周辺を除く前記半導体チップの外周辺に沿って設けられた導電性のガードリングと、を有し、前記ガードリングの両端部は、前記ガードリング以外で互いに接続されていないことを特徴とする半導体装置である。本発明によれば、ガードリングを越えて半導体チップ内に水分が浸入した場合でも、半導体チップ上の第１電極と第２電極との短絡を抑制することができる。これにより、半導体チップの動作不良の発生を低減できる。
本発明によれば、ガードリングを越えて半導体チップ内に水分が浸入した場合でも、半導体チップ上の１つの電極と他の１つの電極との短絡を抑制することができる。
図１は比較例に係る半導体装置の上面模式図である。 図２は比較例及び実施例１、２に係る半導体装置の断面模式図である。 図３は実施例１に係る半導体装置の上面模式図である。 図４は実施例１の変形例１に係る半導体装置の上面模式図である。 図５は実施例１の変形例２に係る半導体装置の上面模式図である。 図６は実施例２に係る半導体装置の上面模式図である。
まず初めに、本発明の説明の前に、比較例とその課題について説明する。図１は比較例に係る半導体装置の上面模式図である。図１によれば、半導体装置１００は、半導体チップ１０内の活性領域１２と、半導体チップ１０上に設けられた出力電極パッドであるドレイン電極パッド１４及び入力電極パッドであるゲート電極パッド１６と、半導体チップ１０の周囲に設けられた導電体のガードリング１８と、を少なくとも備えている。ドレイン電極パッド１４及びゲート電極パッド１６は、例えば、Ａｕで形成されていて、活性領域１２内のドレイン電極及びゲート電極に電気的に接続している。ガードリング１８は、ドレイン電極パッド１４と半導体チップ１０の外周の間から、ゲート電極パッド１６と半導体チップ１０の外周の間に延在するように配置されている。つまり、ガードリング１８は、全ての電極パッドより半導体チップ１０の外周側に配置され、半導体チップ１０の全外周に沿って設けられている。
次に、図２を用い、ガードリング１８を越えて水分が浸入した場合に起こる、半導体チップ１０の動作不良のメカニズムについて説明する。図２（ａ）及び図２（ｂ）は、図１のＡ−Ａ間の断面模式図であり、図２（ｃ）は、図１のＢ−Ｂ間の断面模式図である。
図２（ａ）のように、半導体チップ１０上にはドレイン電極パッド１４が設けられていて、ドレイン電極パッド１４の一部を覆うように、半導体チップ１０上からドレイン電極パッド１４上にかけて絶縁膜２０が設けられている。つまり、絶縁膜２０の一端である第１端部２２はドレイン電極パッド１４上に位置し、他端である第２端部２４は半導体チップ１０上に位置している。これにより、ドレイン電極パッド１４上が開口され、ワイヤボンディングを行うことが可能となる。絶縁膜２０は、保護膜としての機能を有し、例えば、シリコン酸化膜、シリコン窒化膜等を用いることができる。また、図２（ｃ）で図示しているが、ゲート電極パッド１６側にも同様の絶縁膜２０が設けられている。
ガードリング１８は、半導体チップ１０上から絶縁膜２０の第２端部２４上にかけて連続的に設けられている。このガードリング１８により、絶縁膜２０と半導体チップ１０との境界領域は覆われている。即ち、絶縁膜２０と半導体チップ１０を構成する半導体層との境界領域が覆われている。
半導体チップ１０の裏面に、Ａｕメッキにより形成された導電体２６が設けられている。導電体２６は、ヒートシンクとしての機能と、活性領域１２のソース電極に電気的に接続するソース電極パッドとしての機能と、を具えている。このため、半導体チップ１０上に設けられた電極パッドの中で、半導体チップ１０の裏面電位（導電体２６の電位）との電位差は、ドレイン電極パッド１４が最も大きくなる。導電体２６は、半導体チップ１０の裏面から側面にまで回りこんでいる。つまり、導電体２６は、半導体チップ１０の裏面から側面にまで延在して形成されている。
ガードリング１８が設けられていることで、絶縁膜２０と半導体チップ１０との境界領域から水分が浸入することは抑制されている。しかしながら、時間が経過するにつれ僅かづつではあるが、ガードリング１８を越えて、絶縁膜２０と半導体チップ１０との境界領域に水分が浸入してくる。また、絶縁膜２０とドレイン電極パッド１４の境界にも水分が侵入してくる。図２（ａ）において、水分が浸入した領域を２５で表している。
半導体チップ１０を動作させるには、ドレイン電極とソース電極との間に高電界（例えば、３０Ｖ）を印加する。前述したように、導電体２６はソース電極パッドとしての機能を有しているため、ドレイン電極パッド１４と導電体２６との間に高電界が生じることになる。
導電体２６は、半導体チップ１０の側面にまで延在し、絶縁膜２０と半導体チップ１０との境界には、水分が侵入した領域２５が形成されている。このため、ドレイン電極パッド１４と導電体２６との間の高電界によるイオンマイグレーションが発生しやすく、図２（ｂ）の矢印のように、ドレイン電極パッド１４から導電体２６に向かってＡｕが進行することがある。Ａｕの進行が進むと、最終的には、ドレイン電極パッド１４からガードリング１８にかけてＡｕが析出された領域２８ができ、その結果、ドレイン電極パッド１４とガードリング１８とが接触し、短絡することになる。この場合、ドレイン電極パッド１４とガードリング１８とは同電位となってしまう。
なお、ゲート電極パッド１６側においては、ゲート電極パッド１６と導電体２６との間に生じる電界の大きさが、ドレイン電極パッド１４と導電体２６との間に発生する電界よりも小さい。このため、ドレイン電極パッド１４とガードリング１８との短絡に比べて、ゲート電極パッド１６とガードリング１８との短絡は起こり難い。
また、図１のように、ガードリング１８は、ドレイン電極パッド１４と半導体チップ１０の外周との間からゲート電極パッド１６と半導体チップ１０の外周との間にまで延在している。このため、ゲート電極パッド１６とこれに隣接するガードリング１８との間に、ドレイン電極パッド１４とゲート電極パッド１６との電位差がかかることになる。つまり、ゲート電極パッド１６とガードリング１８との間に高電界が発生する。
ゲート電極パッド１６側においても、絶縁膜２０と半導体チップ１０との境界には水分が侵入しており、ガードリング１８とゲート電極パッド１６との間の高電界によるイオンマイグレーションが発生しやすくなる。これにより、図２（ｃ）の矢印のように、ガードリング１８からゲート電極パッド１６に向かってＡｕが進行して行き、最終的には、ガードリング１８からゲート電極パッド１６にかけてＡｕが析出された領域２８ができ、その結果、ガードリング１８とゲート電極パッド１６とが接触し、短絡することになる。つまり、ドレイン電極パッド１４とゲート電極パッド１６とが短絡することになるため、半導体チップ１０に動作不良が生じることとなる。この動作不良を回避するために、ゲート電極パッド１６とガードリング１８との間隔を広くする手法も考えられるが、この場合、半導体チップ１０の収率が低減することから、上記課題は顕著である。
また、ガードリング１８とゲート電極パッド１６とが短絡していない場合でも、ガードリング１８とゲート電極パッド１６との間隔が狭い場合や、高電界がかかりやすい構造の場合等は、ゲート電極−ドレイン電極間よりも先に、ガードリング１８とゲート電極パッド１６との間でブレークダウンが起こる。このことは、半導体チップ１０の耐圧を低下させる要因になる。
そこで、以下に、上記課題を解決することができ、ガードリング１８を越えて半導体チップ１０内に水分が浸入した場合でも、半導体チップ１０上のドレイン電極パッド１４とゲート電極パッド１６との短絡を抑制することが可能な半導体装置の実施例について説明する。
実施例１に係る半導体装置は、電界効果トランジスタ（Field Effect Transistor）の場合の例であり、図３は、実施例１に係る半導体装置の上面模式図である。図３によれば、半導体装置１００は、半導体チップ１０と、半導体チップ１０上に形成されたドレイン電極パッド１４、ゲート電極パッド１６、及びソース電極パッド３０と、全ての電極パッドよりも半導体チップ１０の外周側に設けられた導電性のガードリング１８と、を少なくとも備えている。
半導体チップ１０は、例えば、ＧａＡｓ基板上にｎ−ＧａＡｓ層が形成され、ｎ−ＧａＡｓ層上にドレイン電極３２、ソース電極３４、及びゲート電極３６が形成されている。ドレイン電極３２、ソース電極３４、及びゲート電極３６は、フィンガー状の電極形状をして、半導体チップ１０には、複数のチャネルが形成されている。複数のソース電極３４は、バスバー電極４０により互いに電気的に接続されている。ドレイン電極３２、ソース電極３４、及びゲート電極３６が形成されている領域が活性領域１２である。
ドレイン電極パッド１４、ゲート電極パッド１６、及びソース電極パッド３０は、例えば、Ａｕ等の金属で形成されている。ドレイン電極パッド１４は、ドレイン電極３２に電気的に接続されている。ソース電極パッド３０には、半導体チップ１０の裏面に形成された導電体２６に電気的に接続する貫通電極３８が形成されている。また、ソース電極パッド３０は、バスバー電極４０に接続することで、ソース電極３４に電気的に接続されている。ゲート電極パッド１６は、バスバー電極４０の下を交差して形成された配線４１を介してゲート電極３６に電気的に接続されている。バスバー電極４０と配線４１とは、電気的に絶縁している。なお、ドレイン電極パッド１４とゲート電極パッド１６とは、半導体チップ１０の対向する辺に夫々設けられている。
半導体チップ１０の裏面には、図２で説明したような、半導体チップ１０の側面にまで延在する、例えば、Ａｕメッキで形成された導電体２６が設けられている。導電体２６は、ヒートシンクとしての機能と、貫通電極３８によりソース電極パッド３０に電気的に接続したソース電極パッドとしての機能とを具える。よって、ドレイン電極パッド１４は、ゲート電極パッド１６よりも半導体チップ１０の裏面電位との電位差が大きい電極パッドである。なお、導電体２６は、例えば、半導体チップ１０の側面にまで延在せずに、半導体チップ１０の裏面に設けられている場合でもよい。
ガードリング１８は、例えば、Ｔｉで形成されている。ガードリング１８の一部領域は除去されていて、ドレイン電極パッド１４と半導体チップ１０の外周との間に配置された第１のガードリング１８ａと、ゲート電極パッド１６と半導体チップ１０の外周との間に配置された第２のガードリング１８ｂとの２つの単位領域に分割されている。したがって、第１のガードリング１８ａと第２のガードリング１８ｂとは、電気的に絶縁している。ここで、第１のガードリング１８ａと第２のガードリング１８ｂとが分割により互いに絶縁される領域をガードリング絶縁部６０とする。
図３の断面については、図２（ａ）及び図２（ｃ）で示した断面模式図と同じであるため、ここでは説明を省略する。
ここで、図３の実施例１に係る半導体装置において、ガードリング１８を越えて水分が浸入した場合を想定する。この場合、図２（ａ）及び図２（ｂ）で説明したメカニズムにより、ドレイン電極パッド１４と第１のガードリング１８ａとは短絡し、同電位となることがある。しかしながら、第１のガードリング１８ａと第２のガードリング１８ｂとは、電気的に絶縁しているため、第２のガードリング１８ｂがドレイン電極パッド１４と同電位になることはない。
このように、実施例１に係る半導体装置によれば、ガードリング１８の一部領域を排して、ドレイン電極パッド１４と半導体チップ１０の外周との間に設けられた第１のガードリング１８ａと、ゲート電極パッド１６と半導体チップ１０の外周との間に設けられた第２のガードリング１８ｂとの単位領域に分割している。そして、第１のガードリング１８ａと第２のガードリング１８ｂとをガードリング絶縁部６０により互いに電気的に絶縁させた構成としている。これにより、ガードリング１８を越えて半導体チップ１０内に水分が浸入した場合でも、第２のガードリング１８ｂはドレイン電極パッド１４と同電位にはならないため、図２（ｃ）で説明したメカニズムによるゲート電極パッド１６とドレイン電極パッド１４との短絡を抑制することができる。このため、半導体チップ１０の動作不良の発生を低減できる。
また、第２のガードリング１８ｂはドレイン電極パッド１４と同電位にならないため、第２のガードリング１８ｂとゲート電極パッド１６との間に高電界がかからず、図２（ｃ）で説明したような、イオンマイグレーションに起因した第２のガードリング１８ｂとゲート電極パッド１６との短絡を抑制することもできる。
また、第２のガードリング１８ｂとゲート電極パッド１６との間に高電界が発生しないため、ゲート電極３６−ドレイン電極３２間よりも先に、第２のガードリング１８ｂとゲート電極パッド１６との間で短絡が起こることも抑制される。これにより、半導体チップ１０の耐圧低下の抑制が図れる。
電気的に絶縁した第１のガードリング１８ａと第２のガードリング１８ｂとを形成するガードリング絶縁部６０は、図３のように、ドレイン電極パッド１４及びゲート電極パッド１６が配置されている側の半導体チップ１０の辺以外の辺に設けられることが好ましい。
例えば、ガードリング絶縁部６０が、ドレイン電極パッド１４と半導体チップ１０の外周との間に設けられている場合、ガードリング絶縁部６０から水分が浸入すると、半導体チップ１０の裏面電位とドレイン電極パッド１４との電位差により、イオンマイグレーションが促進される。これにより、ドレイン電極パッド１４と第１のガードリング１８ａとの間及びドレイン電極パッド１４と第２のガードリング１８ｂとの間が短絡してしまう場合が考えられる。これを回避するためには、図３に示すように、半導体チップ１０の裏面電位と実質的に同電位であるソース電極３４と半導体チップ１０の外周との間にガードリング絶縁部６０を設けることが好ましい。この構成によれば、ガードリング絶縁部６０から水分が浸入したとしても、半導体チップ１０の裏面とソース電極３４とは実質的に同電位であるため、イオンマイグレーションの促進を抑えることができる。
また、図２（ａ）から図２（ｃ）のように、ガードリング１８は、半導体チップ１０上から絶縁膜２０上にかけて連続的に設けられていることが好ましい。つまり、ガードリング１８は、絶縁膜２０と半導体チップ１０を構成する半導体層との境界領域を覆うように設けられている場合が好ましい。これによれば、絶縁膜２０と半導体チップ１０の境界領域から水分が浸入することを抑制でき、ドレイン電極パッド１４やゲート電極パッド１６に水分が達することを抑制できる。ガードリング１８をこのような構成とすることで、図２（ａ）から図２（ｃ）で説明した、イオンマイグレーションの促進を抑制できると共に、水分による電極パッドの腐食も抑制できる。
また、ドレイン電極パッド１４と半導体チップ１０の外周との間に第１のガードリング１８ａを設けている。図２（ａ）から図２（ｃ）で説明したように、ドレイン電極パッド１４と導電体２６との間には高電界がかかるため、イオンマイグレーションが発生しやすい。このイオンマイグレーションは水分があるとより発生しやすくなる。したがって、ドレイン電極パッド１４と半導体チップ１０の外周との間に第１のガードリング１８ａを設けることで、ドレイン電極パッド１４近傍に水分が侵入することを抑制でき、ドレイン電極パッド１４からイオンマイグレーションが発生することを抑制できる。
また、ドレイン電極パッド１４とゲート電極パッド１６とは、半導体チップ１０の対向する辺に夫々設けられている。この場合は、比較例で説明したような、ドレイン電極パッド１４とゲート電極パッド１６との短絡が起こりやすい構造である。しかしながら、このような構造であっても、実施例１の構成とすることで、ドレイン電極パッド１４とゲート電極パッド１６との短絡を抑制することができる。
図４は、実施例１の変形例１に係る半導体装置の上面模式図である。図４によれば、第１のガードリング１８ａと第２のガードリング１８ｂとが、互い違いに配置されている。即ち、第１のガードリング１８ａの端部４２が、第２のガードリング１８ｂの端部４４よりも、半導体チップ１０の外周側に配置されるように、第１のガードリング１８ａと第２のガードリング１８ｂとが設けられている。その他の構成については、実施例１と同じであり、図３で説明しているため、ここでは説明を省略する。なお、第２のガードリング１８ｂの端部４４が、第１のガードリング１８ａの端部４２よりも、半導体チップ１０の外周側に配置されている場合でもよい。
実施例１の変形例１に係る半導体装置によれば、第１のガードリング１８ａと第２のガードリング１８ｂとは互い違いに配置されていて、ガードリング絶縁部６０により互いに電気的に絶縁されている。これによっても、実施例１と同様に、ゲート電極パッド１６とドレイン電極パッド１４との短絡を抑制することができる。また、互い違いに配置することで、第１のガードリング１８ａと第２のガードリング１８ｂとにより、半導体チップ１０の全外周に沿ってガードリング１８を形成することができる。これにより、半導体チップ１０内への水分の浸入をより抑制することができる。
図５は、実施例１の変形例２に係る半導体装置の上面模式図である。図５によれば、ガードリング１８は、ドレイン電極パッド１４と半導体チップ１０の外周との間に設けられた部分を残し、他の部分は除去されている。その他の構成については、実施例１と同じであり、図３で説明しているため、ここでは説明を省略する。
実施例１の変形例２に係る半導体装置によれば、ガードリング１８は、ゲート電極パッド１６が配置された半導体チップ１０の外周辺を除き、ドレイン電極パッド１４が配置された半導体チップ１０の外周辺に沿って設けられている。つまり、ガードリング１８は、ドレイン電極パッド１４と半導体チップ１０の外周との間に設けられている。これによっても、実施例１と同様に、ゲート電極パッド１６とドレイン電極パッド１４との短絡を抑制することができる。また、前述したように、ゲート電極パッド１６と導電体２６との間には高電界が発生しない。したがって、ゲート電極パッド１６と半導体チップ１０の外周との間にガードリングを設けない場合でも、ゲート電極パッド１６でイオンマイグレーションは起こり難い。
実施例１、実施例１の変形例１、実施例１の変形例２で説明した構成とすることで、ゲート電極パッド１６とドレイン電極パッド１４とが短絡することを抑制でき、半導体チップ１０の動作不良の低減を図ることができる。
実施例１において、ガードリング１８は、Ｔｉで形成されている場合を示したが、これに限られる訳ではない。水分に対する耐性が強い材料であればよく、例えば、Ｐｔ（白金）やＴａ（タンタル）を用いることもできる。
また、半導体チップ１０は、ＧａＡｓ半導体の場合を示したが、これに限られる訳ではない。ＩｎＧａＡｓやＡｌＧａＡｓ等の、ＧａとＡｓとを含むＧａＡｓ系半導体の場合でもよい。その他に、ＩｎとＰとを含むＩｎＰ系半導体やＧａとＮとを含むＧａＮ系半導体、さらにＳｉを含むＳｉ系半導体の場合でもよい。なお、ＩｎＰ系半導体の例として、ＩｎＰ、ＩｎＧａＡｓＰ、ＩｎＡｌＧａＰ、及びＩｎＡｌＧａＡｓＰ等が挙げられ、ＧａＮ系半導体の例として、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、及びＩｎＡｌＧａＮ等が挙げられる。
実施例２に係る半導体装置は、ＭＭＩＣ（monolithic microwave intergrated circuit）の場合の例である。図６は、実施例２に係る半導体装置の上面模式図である。図６によれば、半導体装置１００は、半導体チップ１０と、半導体チップ１０上に設けられた複数の電極５０と、全ての電極５０より半導体チップ１０の外周側に設けられたガードリング１８と、を少なくとも備えている。
半導体チップ１０には、複数の電界効果トランジスタ４６が形成されていて、電界効果トランジスタ４６のドレイン電極、ゲート電極、及びソース電極は夫々、対応する電極５０に電気的に接続している。電界効果トランジスタ４６には、例えば、図３で説明したような、活性領域１２が設けられている。なお、電界効果トランジスタ４６と電極５０とを接続する配線については図示を省略している。また、図示されていないが、実施例１と同様に、半導体チップ１０の裏面には、ヒートシンクと電極としての機能を具える導電体２６が、半導体チップ１０の側面に延在して設けられている。
複数の電極５０のうち、例えば、半導体チップ１０の裏面電位との電位差が最も大きい電極５０ａと半導体チップ１０の外周との間に設けられたガードリング１８は、他の電極５０と半導体チップ１０の外周との間に設けられたガードリング１８と、ガードリング絶縁部６０により電気的に絶縁している。
実施例２に係る半導体装置においても、実施例１と同様に、半導体チップ１０内に水分が浸入し、電極５０ａとガードリング１８とが短絡した場合でも、電極５０ａと他の電極５０との短絡を抑制することができる。よって、半導体チップ１０の動作不良の発生を低減できる。
また、実施例２では、図６のように、ガードリング絶縁部６０が３箇所以上設けられている。ガードリング絶縁部６０が３箇所以上設けられることにより、ガードリング１８は、３以上の単位領域に分割されて、夫々電気的に絶縁されている。このように、ガードリング１８を多数の単位領域に細分化することにより、１つの電極がガードリング１８と短絡したとしても、他の電位の電極と短絡する可能性を低減することができる。このことは、ＭＭＩＣのような、半導体チップ１０上に多数の電位の電極を持つタイプの半導体において好適である。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 半導体チップ
１２ 活性領域
１４ ドレイン電極パッド
１６ ゲート電極パッド
１８ ガードリング
１８ａ 第１のガードリング
１８ｂ 第２のガードリング
２０ 絶縁膜
２２ 第１端部
２４ 第２端部
２５ 水分侵入領域
２６ 導電体
２８ Ａｕ析出領域
３０ ソース電極パッド
３２ ドレイン電極
３４ ソース電極
３６ ゲート電極
３８ 貫通電極
４０ バスバー電極
４１ 配線
４２ 第１のガードリングの端部
４４ 第２のガードリングの端部
４６ 電界効果トランジスタ
５０ 電極
６０ ガードリング絶縁部
１００ 半導体装置

Claims (5)

  1. 半導体チップと、
    前記半導体チップの外周辺に沿って設けられた第１電極と、
    前記第１電極に対向する前記半導体チップの外周辺に沿って設けられ、前記半導体チップの裏面電位との電位差が前記第１電極よりも大きい第２電極と、
    前記半導体チップの外周辺と前記第１電極との間、および前記半導体チップの外周辺と前記第２電極との間を通り前記半導体チップの外周全体に沿って設けられてなる導電性のガードリングと、
    前記ガードリングの一部領域を排することで、前記ガードリングを互いに絶縁された複数の単位領域に分割するための、複数のガードリング絶縁部と、を有し、
    前記第１電極側及び前記第２電極側のいずれか一方に設けられた前記ガードリングの前記単位領域の端部は、前記第１電極側及び前記第２電極側の他方に設けられた前記ガードリングの前記単位領域の端部より前記半導体チップの外周辺側に配置されてなることを特徴とする半導体装置。
  2. 半導体チップと、
    前記半導体チップの外周辺に沿って設けられた第１電極と、
    前記第１電極に対向する前記半導体チップの外周辺に沿って設けられ、前記半導体チップの裏面電位との電位差が前記第１電極よりも大きい第２電極と、
    前記半導体チップの外周辺と前記第２電極との間を通り、前記半導体チップ上であって、前記第１電極側の外周辺を除く前記半導体チップの外周辺に沿って設けられた導電性のガードリングと、を有し、
    前記ガードリングの両端部は、前記ガードリング以外で互いに電気的に接続されていないことを特徴とする半導体装置。
  3. 前記ガードリング絶縁部の少なくとも１つは、前記第１および第２電極とは別に設けられた前記半導体チップの裏面電位と実質的に同電位の電極と、前記半導体チップの外周との間に設けられてなることを特徴とする請求項１記載の半導体装置。
  4. 前記半導体チップの外周を除く領域は絶縁膜によって被覆されてなり、前記ガードリングは、前記半導体チップの外周における前記絶縁膜によって被覆されない領域、および前記絶縁膜上の両方に連続して設けられてなることを特徴とする請求項１から３のいずれか一項記載の半導体装置。
  5. 前記ガードリングは、Ｔｉ、Ｔａ、およびＰｔの何れかからなることを特徴とする請求項１から４のいずれか一項記載の半導体装置。
JP2009020255A 2009-01-30 2009-01-30 半導体装置 Active JP5535490B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009020255A JP5535490B2 (ja) 2009-01-30 2009-01-30 半導体装置
US12/690,973 US8461667B2 (en) 2009-01-30 2010-01-21 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009020255A JP5535490B2 (ja) 2009-01-30 2009-01-30 半導体装置

Publications (3)

Publication Number Publication Date
JP2010177550A JP2010177550A (ja) 2010-08-12
JP2010177550A5 JP2010177550A5 (ja) 2012-03-15
JP5535490B2 true JP5535490B2 (ja) 2014-07-02

Family

ID=42396991

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009020255A Active JP5535490B2 (ja) 2009-01-30 2009-01-30 半導体装置

Country Status (2)

Country Link
US (1) US8461667B2 (ja)
JP (1) JP5535490B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5535490B2 (ja) * 2009-01-30 2014-07-02 住友電工デバイス・イノベーション株式会社 半導体装置
IT1397222B1 (it) 2009-12-30 2013-01-04 St Microelectronics Srl Metodo per controllare il corretto posizionamento di sonde di test su terminazioni di dispositivi elettronici integrati su semiconduttore e relativo dispositivo elettronico.
JP5607096B2 (ja) * 2012-03-23 2014-10-15 株式会社東芝 窒化物半導体装置
CN102832178A (zh) * 2012-09-18 2012-12-19 上海工程技术大学 一种用于集成电路芯片的密封环结构
CN103633046B (zh) * 2013-12-13 2017-03-15 苏州能讯高能半导体有限公司 半导体器件及其制造方法
JP6478395B2 (ja) * 2015-03-06 2019-03-06 住友電工デバイス・イノベーション株式会社 半導体装置
JP7380310B2 (ja) 2019-02-28 2023-11-15 住友電工デバイス・イノベーション株式会社 電界効果トランジスタ及び半導体装置
WO2022143786A1 (zh) * 2020-12-31 2022-07-07 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5045913A (en) * 1990-01-29 1991-09-03 International Business Machines Corp. Bit stack compatible input/output circuits
US5538924A (en) * 1995-09-05 1996-07-23 Vanguard International Semiconductor Co. Method of forming a moisture guard ring for integrated circuit applications
JP3159237B2 (ja) * 1996-06-03 2001-04-23 日本電気株式会社 半導体装置およびその製造方法
US5804869A (en) * 1997-03-31 1998-09-08 Motorola, Inc. Clamp disposed at edge of a dielectric structure in a semiconductor device and method of forming same
US5926697A (en) * 1997-10-09 1999-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a moisture guard ring for integrated circuit applications
JP3788093B2 (ja) * 1998-06-11 2006-06-21 セイコーエプソン株式会社 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法
GB2341272B (en) * 1998-09-03 2003-08-20 Ericsson Telefon Ab L M High voltage shield
US6509617B2 (en) * 2000-08-23 2003-01-21 Rohm Co., Ltd. Semiconductor device and fabrication method thereof
US6492716B1 (en) * 2001-04-30 2002-12-10 Zeevo, Inc. Seal ring structure for IC containing integrated digital/RF/analog circuits and functions
US20020167071A1 (en) * 2001-05-10 2002-11-14 Mu-Chun Wang Guard ring for protecting integrated circuits
KR100535062B1 (ko) * 2001-06-04 2005-12-07 마츠시타 덴끼 산교 가부시키가이샤 고내압 반도체장치
JP3538170B2 (ja) * 2001-09-11 2004-06-14 松下電器産業株式会社 半導体装置及びその製造方法
US6683329B2 (en) * 2002-02-28 2004-01-27 Oki Electric Industry Co., Ltd. Semiconductor device with slot above guard ring
JP4776861B2 (ja) * 2002-09-26 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
JP4489345B2 (ja) * 2002-12-13 2010-06-23 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4303547B2 (ja) * 2003-01-30 2009-07-29 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP4502173B2 (ja) * 2003-02-03 2010-07-14 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP4519411B2 (ja) * 2003-04-01 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置
US6940131B2 (en) * 2003-06-30 2005-09-06 Texas Instruments Incorporated MOS ESD CDM clamp with integral substrate injection guardring and method for fabrication
US20050063431A1 (en) * 2003-09-19 2005-03-24 Gallup Kendra J. Integrated optics and electronics
TWI221655B (en) * 2003-11-25 2004-10-01 Airoha Tech Corp Integrated circuit chip
TWI227936B (en) * 2004-01-14 2005-02-11 Taiwan Semiconductor Mfg Sealed ring for IC protection
JP4564362B2 (ja) * 2004-01-23 2010-10-20 株式会社東芝 半導体装置
JP4757449B2 (ja) * 2004-01-29 2011-08-24 三菱電機株式会社 半導体装置
US7777338B2 (en) * 2004-09-13 2010-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure for integrated circuit chips
US7098521B2 (en) * 2004-10-01 2006-08-29 International Business Machines Corporation Reduced guard ring in schottky barrier diode structure
JP4366328B2 (ja) 2005-03-18 2009-11-18 富士通株式会社 半導体装置およびその製造方法
JP4375280B2 (ja) * 2005-05-16 2009-12-02 ヤマハ株式会社 半導体装置の製造方法及び半導体装置
JP4675159B2 (ja) * 2005-05-26 2011-04-20 パナソニック株式会社 半導体装置
US7408206B2 (en) * 2005-11-21 2008-08-05 International Business Machines Corporation Method and structure for charge dissipation in integrated circuits
JP5048273B2 (ja) * 2006-05-10 2012-10-17 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型半導体装置
JP5090696B2 (ja) * 2006-09-12 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置
US7772682B1 (en) * 2006-10-10 2010-08-10 Rf Micro Devices, Inc. Moisture protection metal enclosure
JP2008227116A (ja) * 2007-03-13 2008-09-25 Renesas Technology Corp 半導体装置およびその製造方法
US8259293B2 (en) * 2007-03-15 2012-09-04 Johns Hopkins University Deep submicron and nano CMOS single photon photodetector pixel with event based circuits for readout data-rate reduction communication system
JP2008251923A (ja) * 2007-03-30 2008-10-16 Sanyo Electric Co Ltd 半導体装置
US7893459B2 (en) * 2007-04-10 2011-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structures with reduced moisture-induced reliability degradation
US8253523B2 (en) * 2007-10-12 2012-08-28 Via Technologies, Inc. Spiral inductor device
US8242586B2 (en) * 2008-09-09 2012-08-14 Mediatek Inc. Integrated circuit chip with seal ring structure
US7667302B1 (en) * 2008-09-09 2010-02-23 Mediatek Inc. Integrated circuit chip with seal ring structure
US7825487B2 (en) * 2008-09-30 2010-11-02 Northrop Grumman Systems Corporation Guard ring structures and method of fabricating thereof
US7898056B1 (en) * 2008-12-09 2011-03-01 Alvand Technology, Inc. Seal ring for reducing noise coupling within a system-on-a-chip (SoC)
JP5535490B2 (ja) * 2009-01-30 2014-07-02 住友電工デバイス・イノベーション株式会社 半導体装置
JP4945594B2 (ja) * 2009-03-16 2012-06-06 株式会社東芝 電力用半導体装置

Also Published As

Publication number Publication date
US20100193894A1 (en) 2010-08-05
JP2010177550A (ja) 2010-08-12
US8461667B2 (en) 2013-06-11

Similar Documents

Publication Publication Date Title
JP5535490B2 (ja) 半導体装置
US10468516B2 (en) Heterojunction semiconductor device for reducing parasitic capacitance
JP5649347B2 (ja) 半導体装置
JP7185011B2 (ja) 無線周波数トランジスタ増幅器及び絶縁構造を有する他のマルチセルトランジスタ
JP5300238B2 (ja) 窒化物半導体装置
US10403727B2 (en) Semiconductor device
US9245845B2 (en) Semiconductor device
US20170200818A1 (en) Semiconductor device
CN107799503B (zh) 具有mim电容器的半导体器件
JP2011060912A (ja) 半導体装置
JP5607096B2 (ja) 窒化物半導体装置
JP2013058640A (ja) 半導体装置
US20170352753A1 (en) Field-effect transistor
US9324819B1 (en) Semiconductor device
US10672876B2 (en) Field-effect transistor having a bypass electrode connected to the gate electrode connection section
EP2551911A2 (en) Power semiconductor device
JP5192163B2 (ja) 半導体装置
US8866231B2 (en) Nitride semiconductor device
JP5601072B2 (ja) 半導体装置
JP5550224B2 (ja) 半導体装置
TWI584467B (zh) 半導體裝置
JP2015082605A (ja) 窒化物半導体装置
WO2023157452A1 (ja) 窒化物半導体装置
JP6776501B2 (ja) 半導体装置の製造方法
US10978586B2 (en) Switching device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120130

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140423

R150 Certificate of patent or registration of utility model

Ref document number: 5535490

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250