JP4303547B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4303547B2
JP4303547B2 JP2003324210A JP2003324210A JP4303547B2 JP 4303547 B2 JP4303547 B2 JP 4303547B2 JP 2003324210 A JP2003324210 A JP 2003324210A JP 2003324210 A JP2003324210 A JP 2003324210A JP 4303547 B2 JP4303547 B2 JP 4303547B2
Authority
JP
Japan
Prior art keywords
chip
seal ring
semiconductor device
corner portion
seal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003324210A
Other languages
English (en)
Other versions
JP2004253773A (ja
Inventor
明 松本
学 井口
雅宏 小室
匡 深瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2003324210A priority Critical patent/JP4303547B2/ja
Priority to US10/753,326 priority patent/US6876064B2/en
Priority to CNB200410003544XA priority patent/CN1290177C/zh
Publication of JP2004253773A publication Critical patent/JP2004253773A/ja
Application granted granted Critical
Publication of JP4303547B2 publication Critical patent/JP4303547B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は半導体装置の構造に関し、特に半導体基板上に設けられた複数の層間絶縁膜のそれぞれを貫通し、一体となってチップ内部を取り囲むようにチップ周辺に設けられる壁（これを、以後シールリングと記す。）の構造に関する。
半導体装置では、ウエハー状態での工程後、組み立てのためチップサイズにダイシングするが、この際、ダイシングされたチップ断面から大気中やダイシング中に水分がチップ内部に浸透し、内部のデバイスの性能の劣化するのを防ぐことが重要な課題の一つとなっている。 この目的のために、通常シールリングと呼ばれる金属パターンでチップ表面の周辺領域を覆うという手法が採用されている。
この金属層は通常内部の配線パターンと同時に形成する。シールリングは図５に示すように、従来単純な矩形となっており、コーナー部ではチップ外側に向かった鉤型形状になっている（例えば、特許文献１参照。）。チップが熱サイクルにさらされると、応力が大きいチップのコーナー部でクラックが発生し易い。このとき、さきに述べたような単純な矩形形状では、コーナー部でのクラックの発生領域がシールリングより内側に入り込む可能性が高く、その場合シールリングとしての機能が十分果たせなくなる。この点を改善するために、図６に示すようにコーナーでのシールリング形状を斜め４５度配置とし、矩形にした場合より内側にシールリングが存在するようにする例もある。この方法により矩形に比べれば内側でシールされることにより、チップのコーナー部でのクラックに対して耐性が向上するという一応の効果を奏している。また、シールリングの本数についても多重化することで同様にクラック耐性を向上させる効果がある。
特開２０００−１５０４２９号公報（第３−５頁、図３）
しかしチップの有効領域を広げるためにはできるだけシールリングを外側に配置する必要がある。前記したようなシールリング構造では、コーナー部でのクラックに干渉しないためには、コーナー部以外でのシールリングもチップ内側に入り込ませる必要がある。さらにシールリングの本数も、コーナー部でのクラックの発生頻度、侵入深さを考慮すると不十分である。特に近年の高集積回路に採用されている低誘電率層間絶縁膜を用いた半導体装置においては、絶縁膜自身の吸湿性の高さや、機械的強度の低さ、及び配線金属との密着性の低さにより、さらに強固なシールリングが必要となる。
本発明の主な目的の一つはチップのコーナー部でのクラック耐性が向上したシールリング構造を提供することにある。
本発明の主な他の目的は、低誘電率絶縁膜を用いた高集積回路における対吸湿性の向上したシールリング構造を提供することにある。
本発明による半導体装置は、従来チップの周辺領域を囲う形の単純な矩形であったシールリングを、チップのコーナー部に内側にも突き出した小矩形形状を加えて、チップコーナー部ではチップの外側と内側とに角をもつ矩形形状を有する特徴を有し、またこれに加えて本発明のシールリングは、さらにチップコーナー部を除くチップ周辺領域においてはｎ重（nは１以上の整数）に形成され、チップコーナー部は（ｎ＋１）重以上に形成されていることを特徴とする手段を有する。
以上説明したように、本発明によれば、熱サイクル時の応力によるチップコーナー部におけるクラックが従来予想されていたより内側に入りこんでもシーリングが完全に破壊されることはない。
さらに本発明によれば、層間絶縁膜に吸湿性が高く機械的強度の低い低誘電率膜を用いても、特に欠陥が集中しやすいコーナー部のシールリング本数は、コーナー部以外の部分より1本以上多いので、シールリングの効果が損なわれる確率が大幅に低減できる。
なお、本発明は上記各実施例に限定されず、本発明の技術思想の範囲内において、各実施例は適宜変更され得ることは明らかである。
本発明の上記および他の目的、特徴および利点を明確にすべく、添付した図面を参照しながら、本発明の実施の形態を以下に詳述する。
図１を参照すると、本発明の一実施例としての半導体装置の平面図が示されている。チップ内部の回路部１の周辺を囲むようにシールリング２が配置されている。図２はチップコーナー部の拡大図で図３、図４は、図１のB−B‘線、A−A’線にそれぞれ沿った断面図である。
チップ外周には３重のシールリング２が形成されている。また。図２からわかるようにチップのコーナー部では内向きにも３重のシールリングを加えてある。
シールリング１本の幅は1μm、シールリング間のスペースは2μmとする。図示したようにチップのコーナー部では最小でも4本、最大で６本のシールリングが配置される。シールリングは図３、図４に示すようにシリコン基板３上に素子を含む絶縁膜４、第一の配線層絶縁膜５、第一のビア層絶縁膜６、第二の配線層絶縁膜７のすべての層に配線として用いられているものと同じ金属によって形成される。
上記したシールリング構造によれば、もっとも応力によるクラックの発生し易いコーナー部でシールリングの本数が多くかつ内側まで入り込んでいるため、シールリングの機能が損なわれる確率が大幅に低減されるという効果がもたらされる。
なお、本発明の半導体装置を製造する方法は、先に述べたようにシールリングの形成は半導体装置の配線パターンの形成と同時に行われるため、配線パターンの形成方法と同じである。
本発明の実施例を示す平面図である。 本発明の実施例を示す平面図である。 本発明の実施例を示す断面図である。 本発明の実施例を示す断面図である。 従来のシールリング構造を示す平面図である。 従来のシールリング構造を示す平面図である。
符号の説明
１ 回路部
２ シールリング
３ シリコン基板
４ 絶縁膜
５ 第１の配線層絶縁膜
６ 第１のビア層絶縁膜
７ 第２の配線層絶縁膜

Claims (2)

  1. 半導体基板上に設けられた複数の層間絶縁膜のそれぞれを貫通し、一体となってチップ内
    部を取り囲むようにチップ周辺に設けられる複数のシールリングを備える半導体装置であって、
    前記複数のシールリングはそれぞれ、チップコーナー部で前記チップの外側と内側とに角をもつ矩形形状を有することを特徴とする半導体装置。
  2. 前記複数のシールリングの中の内側に形成されたシールリングが有する前記矩形形状は、前記複数のシールリングの中の外側に形成されたシールリングが有する前記矩形形状の内側に設けられていることを特徴とする請求項１に記載の半導体装置。
JP2003324210A 2003-01-30 2003-09-17 半導体装置 Expired - Fee Related JP4303547B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003324210A JP4303547B2 (ja) 2003-01-30 2003-09-17 半導体装置
US10/753,326 US6876064B2 (en) 2003-01-30 2004-01-09 Semiconductor device having superior resistance to moisture
CNB200410003544XA CN1290177C (zh) 2003-01-30 2004-01-29 具有密封环的半导体器件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003022768 2003-01-30
JP2003324210A JP4303547B2 (ja) 2003-01-30 2003-09-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2004253773A JP2004253773A (ja) 2004-09-09
JP4303547B2 true JP4303547B2 (ja) 2009-07-29

Family

ID=32775204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003324210A Expired - Fee Related JP4303547B2 (ja) 2003-01-30 2003-09-17 半導体装置

Country Status (3)

Country Link
US (1) US6876064B2 (ja)
JP (1) JP4303547B2 (ja)
CN (1) CN1290177C (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4360881B2 (ja) * 2003-03-24 2009-11-11 Ｎｅｃエレクトロニクス株式会社 多層配線を含む半導体装置およびその製造方法
JP2005129717A (ja) * 2003-10-23 2005-05-19 Renesas Technology Corp 半導体装置
TWI227936B (en) * 2004-01-14 2005-02-11 Taiwan Semiconductor Mfg Sealed ring for IC protection
JP4401874B2 (ja) 2004-06-21 2010-01-20 株式会社ルネサステクノロジ 半導体装置
US7129566B2 (en) * 2004-06-30 2006-10-31 Freescale Semiconductor, Inc. Scribe street structure for backend interconnect semiconductor wafer integration
JP4776195B2 (ja) 2004-09-10 2011-09-21 ルネサスエレクトロニクス株式会社 半導体装置
GB2422245A (en) * 2005-01-12 2006-07-19 Hewlett Packard Development Co Semiconductor device and fabrication thereof
JP4455356B2 (ja) * 2005-01-28 2010-04-21 Ｎｅｃエレクトロニクス株式会社 半導体装置
JP2007012996A (ja) * 2005-07-01 2007-01-18 Toshiba Corp 半導体装置
US7176555B1 (en) * 2005-07-26 2007-02-13 United Microelectronics Corp. Flip chip package with reduced thermal stress
JP2007067372A (ja) * 2005-08-03 2007-03-15 Matsushita Electric Ind Co Ltd 半導体装置
JP5066836B2 (ja) * 2005-08-11 2012-11-07 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4282646B2 (ja) * 2005-09-09 2009-06-24 株式会社東芝 半導体装置の製造方法
CN100461408C (zh) * 2005-09-28 2009-02-11 中芯国际集成电路制造(上海)有限公司 带有密封环拐角结构的集成电路器件
US8624346B2 (en) 2005-10-11 2014-01-07 Taiwan Semiconductor Manufacturing Company, Ltd. Exclusion zone for stress-sensitive circuit design
US7622364B2 (en) * 2006-08-18 2009-11-24 International Business Machines Corporation Bond pad for wafer and package for CMOS imager
JP4226032B2 (ja) * 2006-11-28 2009-02-18 三洋電機株式会社 太陽電池モジュール
US20080237855A1 (en) * 2007-03-28 2008-10-02 Powertech Technology Inc. Ball grid array package and its substrate
US7952167B2 (en) * 2007-04-27 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line layout design
US8125052B2 (en) * 2007-05-14 2012-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure with improved cracking protection
US8643147B2 (en) * 2007-11-01 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Seal ring structure with improved cracking protection and reduced problems
KR20090046993A (ko) * 2007-11-07 2009-05-12 주식회사 동부하이텍 반도체 소자 및 그 제조 방법
US8334582B2 (en) * 2008-06-26 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protective seal ring for preventing die-saw induced stress
US7906836B2 (en) 2008-11-14 2011-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Heat spreader structures in scribe lines
JP5535490B2 (ja) * 2009-01-30 2014-07-02 住友電工デバイス・イノベーション株式会社 半導体装置
US8368180B2 (en) * 2009-02-18 2013-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Scribe line metal structure
JP5300814B2 (ja) * 2010-10-14 2013-09-25 ルネサスエレクトロニクス株式会社 半導体装置
JP5605258B2 (ja) * 2011-02-16 2014-10-15 オムロン株式会社 ウエハレベルパッケージ、チップサイズパッケージデバイス及びウエハレベルパッケージの製造方法
US8710630B2 (en) * 2011-07-11 2014-04-29 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for marking the orientation of a sawed die
JP5945180B2 (ja) * 2012-07-19 2016-07-05 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP5613290B2 (ja) * 2013-05-24 2014-10-22 ルネサスエレクトロニクス株式会社 半導体装置
KR102611982B1 (ko) 2016-05-25 2023-12-08 삼성전자주식회사 반도체 장치
US10546822B2 (en) * 2017-08-30 2020-01-28 Globalfoundries Inc. Seal ring structure of integrated circuit and method of forming same
KR20220028539A (ko) * 2020-08-28 2022-03-08 에스케이하이닉스 주식회사 반도체 장치
US11740418B2 (en) 2021-03-23 2023-08-29 Globalfoundries U.S. Inc. Barrier structure with passage for waveguide in photonic integrated circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259112A (ja) 1992-03-12 1993-10-08 Mitsubishi Electric Corp 半導体装置の製造方法
JP3482779B2 (ja) * 1996-08-20 2004-01-06 セイコーエプソン株式会社 半導体装置およびその製造方法
US6365958B1 (en) * 1998-02-06 2002-04-02 Texas Instruments Incorporated Sacrificial structures for arresting insulator cracks in semiconductor devices
JP4424768B2 (ja) 1998-11-10 2010-03-03 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP3560888B2 (ja) 1999-02-09 2004-09-02 シャープ株式会社 半導体装置の製造方法
JP2001060567A (ja) 1999-08-20 2001-03-06 Seiko Epson Corp 半導体装置の製造方法
JP3548061B2 (ja) 1999-10-13 2004-07-28 三洋電機株式会社 半導体装置の製造方法
JP2002026008A (ja) 2000-07-11 2002-01-25 Nec Corp 多層配線構造の形成方法及び多層配線構造が形成されたウエハ
JP3459234B2 (ja) 2001-02-01 2003-10-20 カシオ計算機株式会社 半導体装置およびその製造方法
JP2002353307A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 半導体装置
JP3538170B2 (ja) * 2001-09-11 2004-06-14 松下電器産業株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20040150073A1 (en) 2004-08-05
US6876064B2 (en) 2005-04-05
JP2004253773A (ja) 2004-09-09
CN1519902A (zh) 2004-08-11
CN1290177C (zh) 2006-12-13

Similar Documents

Publication Publication Date Title
JP4303547B2 (ja) 半導体装置
US7417304B2 (en) Electronic device and method for fabricating the same
JP5175066B2 (ja) 半導体装置
US7265436B2 (en) Non-repeated and non-uniform width seal ring structure
US20060055005A1 (en) Semiconductor device
JP2008270488A (ja) 半導体装置及びその製造方法
JP2009105269A (ja) 半導体装置及びその製造方法
JP2006332344A (ja) 半導体装置
JP2008270232A (ja) 半導体装置
US7358155B2 (en) Scribe-line structures and methods of forming the same
US7847403B2 (en) Semiconductor device having no cracks in one or more layers underlying a metal line layer
US20090184428A1 (en) Semiconductor device and method for manufacturing the same
JP2006108489A (ja) 半導体装置の製造方法
US20220262743A1 (en) Semiconductor devices and methods of manufacturing the same
JP5571283B2 (ja) 半導体装置
US11062984B2 (en) Methods for forming semiconductor devices
JP2011029430A (ja) 半導体装置およびその製造方法
JP2008066440A (ja) 半導体装置およびその製造方法
JP2007012712A (ja) 半導体装置および半導体装置の製造方法
JP2009111073A (ja) 半導体装置
JP2013182985A (ja) 半導体装置及びその製造方法
JP2009218503A (ja) 半導体装置及びその製造方法
JP5726989B2 (ja) 半導体装置
TWI731431B (zh) 接墊結構
JP6232485B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060809

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090407

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090424

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140501

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees