JP4366328B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4366328B2 JP4366328B2 JP2005080663A JP2005080663A JP4366328B2 JP 4366328 B2 JP4366328 B2 JP 4366328B2 JP 2005080663 A JP2005080663 A JP 2005080663A JP 2005080663 A JP2005080663 A JP 2005080663A JP 4366328 B2 JP4366328 B2 JP 4366328B2
- Authority
- JP
- Japan
- Prior art keywords
- moisture
- water
- ring
- protective film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
Description
(a)半導体基板と、
(b)前記半導体基板上の回路形成領域と、
(c)配線層を利用して、前記回路形成領域を取り囲むように構成される耐湿リングと、
(d)前記耐湿リングおよび前記回路形成領域を覆う非透水性の保護膜と
を備え、前記耐湿リングの最表面は、前記非透水性の保護膜により直接被覆されることを特徴とする。
(a) 半導体基板上に積層される層間絶縁膜の各層において、回路形成領域を取り囲む導体パターンを、前記回路形成領域の配線と同時に形成し、
(b) 前記層間絶縁膜の最上層に、前記導体パターンおよび前記回路形成領域を覆う透水性の保護膜を形成し、
(c) 前記透水性の保護膜の一部を除去して、前記導体パターンの最表面を露出する開口部を形成し、
(d) 前記透水性の保護膜上に、非透水性の保護膜を形成し、前記開口部において、前記導体パターンの最表面を前記非透水性の保護膜で直接被覆する
工程を含む。
(付記1) 半導体基板と、
前記半導体基板上の回路形成領域と、
配線層を利用して、前記回路形成領域を取り囲むように構成される耐湿リングと、
前記耐湿リングおよび前記回路形成領域を覆う非透水性の保護膜と
を備え、前記耐湿リングの最表面は、前記非透水性の保護膜により直接被覆されることを特徴とする半導体装置。
(付記2) 前記耐湿リングは、
前記半導体基板上に積層される層間絶縁膜の各層で膜厚方向に延びる導体リングと、
前記各層の導体リングを相互接続するように、前記各層間絶縁膜上に配置されるリング配線パターンと
を含み、最上層に位置する前記リング配線パターンは、前記非透水性の保護膜により直接被覆されることを特徴とする付記1に記載の半導体装置。
(付記3) 前記回路形成領域は、透水性の保護膜を介して、前記非透水性の保護膜で覆われ、
前記透水性の保護膜は、前記耐湿リングの最表面を露出する開口部を有し、
前記耐湿リングの最表面は、前記開口部において、前記非透水性の保護膜で直接被覆されることを特徴とする付記1に記載の半導体装置。
(付記4) 前記回路形成領域に形成されるボンディングパッドをさらに備え、
前記透水性の保護膜および非透水性の保護膜は、前記ボンディングパッドの表面を露出する第2の開口部を有し、
前記第2の開口部において、前記透水性の保護膜の断面は、前記非透水性の保護膜で被覆されていることを特徴とする付記3に記載の半導体装置。
(付記5) 前記最上層に位置するリング配線パターンは、前記耐湿リングの外側に位置するスクライブ領域の端部まで延びることを特徴とする付記2に記載の半導体装置。
(付記6) 前記非透水性の保護膜は、ポリイミド膜、アルミナ膜、およびシリコン窒化膜を含むことを特徴とする付記1〜5のいずれかに記載の半導体装置。
(付記7) 前記透水性の保護膜は、シリコン酸化膜を含むことを特徴とする付記1〜6のいずれかに記載の半導体装置。
(付記8) 前記回路形成領域は、強誘電体メモリ領域を含むことを特徴とする付記1〜7のいずれかに記載の半導体装置。
(付記9) 半導体基板上に積層される層間絶縁膜の各層において、回路形成領域を取り囲む導体パターンを、前記回路形成領域の配線と同時に形成し、
前記層間絶縁膜の最上層に、前記導体パターンおよび前記回路形成領域を覆う透水性の保護膜を形成し、
前記透水性の保護膜の一部を除去して、前記導体パターンの最表面を露出する開口部を形成し、
前記透水性の保護膜上に、非透水性の保護膜を形成し、前記開口部において、前記導体パターンの最表面を前記非透水性の保護膜で直接被覆する
工程を含む半導体装置の製造方法。
(付記10) 前記導体パターンの形成は、前記層間絶縁膜の各層の膜厚方向に延びる導体リングと、前記各層間絶縁膜上に位置するリング配線パターンとを、前記回路形成領域の配線形成と同時に形成することを特徴とする付記9に記載の半導体装置の製造方法。
11 シリコン基板
12 耐水リング
12a、12c、12e 第1〜第3導体リング
12b、12d、12f 第1〜第3リング配線パターン
13 第1の層間絶縁膜
15 シリコン酸化膜(保護膜)
16 シリコン窒化膜(非透水性保護膜)
17 第2の層間絶縁膜
18 第3の層間絶縁膜
19 ポリイミド膜(非透水性保護膜)
20 トランジスタ
31 ボンディングパッド
29、33 開口部
Claims (4)
- 半導体基板と、
前記半導体基板上の回路形成領域と、
配線層を利用して、前記回路形成領域を取り囲むように構成される耐湿リングと、
前記耐湿リングおよび前記回路形成領域を覆う透水性の保護膜と、
前記耐湿リングおよび前記回路形成領域を覆う非透水性の保護膜と、
前記透水性の保護膜は、前記耐湿リングの最表面を露出する開口部と、
を備え、前記耐湿リングの最表面は、前記開口部において、前記非透水性の保護膜により直接被覆されることを特徴とする半導体装置。 - 前記耐湿リングは、
前記半導体基板上に積層される層間絶縁膜の各層で膜厚方向に延びる導体リングと、
前記各層の導体リングを相互接続するように、前記各層間絶縁膜上に配置されるリング配線パターンと
を含み、最上層に位置する前記リング配線パターンは、前記開口部において、前記非透水性の保護膜により直接被覆されることを特徴とする請求項1に記載の半導体装置。 - 前記最上層に位置するリング配線パターンは、前記耐湿リングの外側に位置するスクライブ領域の端部まで延びることを特徴とする請求項2に記載の半導体装置。
- 半導体基板上に積層される層間絶縁膜の各層において、回路形成領域を取り囲む導体パターンを、前記回路形成領域の配線と同時に形成し、
前記層間絶縁膜の最上層に、前記導体パターンおよび前記回路形成領域を覆う透水性の保護膜を形成し、
前記透水性の保護膜の一部を除去して、前記導体パターンの最表面を露出する開口部を形成し、
前記透水性の保護膜上に、非透水性の保護膜を形成し、前記開口部において、前記導体パターンの最表面を前記非透水性の保護膜で直接被覆する
工程を含む半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005080663A JP4366328B2 (ja) | 2005-03-18 | 2005-03-18 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005080663A JP4366328B2 (ja) | 2005-03-18 | 2005-03-18 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006261613A JP2006261613A (ja) | 2006-09-28 |
JP4366328B2 true JP4366328B2 (ja) | 2009-11-18 |
Family
ID=37100463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005080663A Expired - Fee Related JP4366328B2 (ja) | 2005-03-18 | 2005-03-18 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4366328B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4820683B2 (ja) | 2006-04-28 | 2011-11-24 | 川崎マイクロエレクトロニクス株式会社 | 半導体装置と半導体装置の絶縁破壊防止方法 |
JP4842164B2 (ja) * | 2007-02-02 | 2011-12-21 | 富士通セミコンダクター株式会社 | フォトマスク及び半導体装置の製造方法 |
JP2009076782A (ja) * | 2007-09-21 | 2009-04-09 | Sharp Corp | 半導体基板、その製造方法、および半導体チップ |
JP5535490B2 (ja) | 2009-01-30 | 2014-07-02 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
JP4987897B2 (ja) | 2009-03-23 | 2012-07-25 | 株式会社東芝 | 半導体装置 |
JP2013123000A (ja) | 2011-12-12 | 2013-06-20 | Sony Corp | 固体撮像装置およびその製造方法 |
JP6133611B2 (ja) * | 2013-02-06 | 2017-05-24 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
JP5702844B2 (ja) * | 2013-11-01 | 2015-04-15 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2014057086A (ja) * | 2013-11-01 | 2014-03-27 | Renesas Electronics Corp | 半導体装置 |
JP6478395B2 (ja) * | 2015-03-06 | 2019-03-06 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
US20220367603A1 (en) | 2019-11-29 | 2022-11-17 | Rohm Co., Ltd. | Semiconductor device |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02123753A (ja) * | 1988-11-02 | 1990-05-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP4088120B2 (ja) * | 2002-08-12 | 2008-05-21 | 株式会社ルネサステクノロジ | 半導体装置 |
JP4502173B2 (ja) * | 2003-02-03 | 2010-07-14 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP2005079566A (ja) * | 2003-09-04 | 2005-03-24 | Renesas Technology Corp | 半導体装置及びその製造方法 |
-
2005
- 2005-03-18 JP JP2005080663A patent/JP4366328B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2006261613A (ja) | 2006-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4366328B2 (ja) | 半導体装置およびその製造方法 | |
JP5563186B2 (ja) | 半導体装置及びその製造方法 | |
JP5235378B2 (ja) | 半導体装置 | |
KR101005028B1 (ko) | 반도체 장치 | |
CN101290912B (zh) | 半导体装置及其制造方法 | |
US5994762A (en) | Semiconductor integrated circuit device including boron-doped phospho silicate glass layer and manufacturing method thereof | |
US20130285057A1 (en) | Semiconductor device | |
US8067838B2 (en) | Semiconductor device having pad structure for preventing and buffering stress of silicon nitride film | |
JP2001185626A (ja) | 半導体素子のヒューズ部及びその形成方法 | |
JP2016072502A (ja) | 半導体装置及びその製造方法 | |
JP4897201B2 (ja) | 半導体装置 | |
JP2003332468A5 (ja) | ||
JP2008306045A (ja) | 半導体装置 | |
KR100822806B1 (ko) | 비휘발성 메모리 장치 및 그 형성 방법 | |
JP2007019128A (ja) | 半導体装置 | |
JP2009123733A (ja) | 半導体装置及びその製造方法 | |
JP2001053148A (ja) | 半導体装置 | |
CN101236930B (zh) | 半导体装置的制造方法 | |
TWI712159B (zh) | 半導體記憶裝置及其製造方法 | |
JPH10172927A (ja) | 半導体集積回路装置およびその製造方法 | |
JP2014017437A (ja) | 半導体装置およびその製造方法 | |
JP6133611B2 (ja) | 半導体装置 | |
US5814887A (en) | Semiconductor device and production method thereof | |
JP3889843B2 (ja) | 半導体装置及びその製造方法 | |
JPH04217328A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090716 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090824 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120828 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130828 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |