JP2001053148A

JP2001053148A - 半導体装置

Info

Publication number: JP2001053148A
Application number: JP11225044A
Authority: JP
Inventors: Yoshihiko Isobe; 良彦磯部; Hidetoshi Kawai; 秀敏河合
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1999-08-09
Filing date: 1999-08-09
Publication date: 2001-02-23
Anticipated expiration: 2019-08-09
Also published as: JP4192348B2

Abstract

(57)【要約】【課題】多層配線のチップにおいてダイシングの切断
面からチップ内部に走るクラックおよび侵入水分を回路
部の手前でブロックすることである。【解決手段】配線層７１〜７３のダミーパターン７１
１〜７３１、層間導通用の接続孔４１０〜４３０のダミ
ーパターン４１０１〜４３０１内に形成される埋め込み
層６１〜６３のダミーパターン６１１〜６３１を回路部
１１を囲み枠状に形成するとともに積層して層間絶縁膜
分離帯１２となし、層間絶縁膜分離帯１２でクラックを
止める。層間絶縁膜分離帯１２に、半導体基板２から最
上層の層間絶縁膜４３に到る全範囲に、埋め込み層ダミ
ーパターン６１１〜６３１を接続孔ダミーパターン４１
０１〜４３０１内に密着せしめる耐蝕性の密着層ダミー
パターン５１１〜５３１を形成し、水分に対するバリア
とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置に関す
る。

【０００２】

【従来の技術】ＬＳＩ等の半導体装置の製造では、多数
のＬＳＩチップを一時に形成するウェハプロセスの後、
ダイシング工程において、各ＬＳＩチップを画成するス
クライブラインに沿ってウェハを切断し、個々のＬＳＩ
チップに分割される。

【０００３】多層配線構造のＬＳＩにおいては、スクラ
イブラインは、完全平坦化の要請から回路部と同じよう
にシリコン基板の上に層間絶縁膜が積層する構造となっ
ている。かかる構造の場合、ダイシング工程において、
層間絶縁膜に切断面から回路部の方に向かってクラック
が発生しやすく、チップ歩留まりが低下する原因とな
る。

【０００４】かかるクラックを防止するには、ダイシン
グ工程に先立ち、予めスクライブラインの層間絶縁膜を
除去しておく方法があるが、工程が複雑化する。そこ
で、特開平２−１８８９４２号公報には、回路部の配線
層や、接続孔（コンタクトホールやスルーホール）をパ
ターニングする際に、図１０に示すように、一緒に、回
路部の外郭をなすようにダミーパターンをパターニング
しておき、配線層のダミーパターン９２１，９２２，９
２３や接続孔への埋め込み層のダミーパターン９１１，
９１２，９１３が積層してなる層間絶縁膜分離帯を形成
して層間絶縁膜９０１，９０２，９０３を回路部側とス
クライブライン側とに分離することで、クラックが回路
部に達するのを防止するようにしたものがある。

【０００５】

【発明が解決しようとする課題】ところで、配線層９２
１〜９２３には、配線材として優れた導電性を有し融点
が十分に高いＡｌ等が通常用いられる。また、埋め込み
層９１１〜９１３には、例えばＰ（プラズマ）−ＣＶＤ
により成膜したＷが用いられ、Ｗの密着性の向上やＰ−
ＣＶＤに対する層間絶縁膜の保護を目的としてＴｉＮ等
の密着層９３１〜９３３が形成される。このＴｉＮ等は
水分に対して耐性があるが、上記Ａｌ等は十分な耐性が
ない。したがって、クラックは阻止することはできて
も、クラックが配線層ダミーパターンに達したときに水
分等の侵入をブロックするのは難しい。

【０００６】本発明は上記実情に鑑みなされたもので、
クラック防止に加えて水分の侵入等をも好適に防止する
ことのできる半導体装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】請求項１記載の発明で
は、配線層、層間絶縁膜を貫通する接続孔内に形成した
埋め込み層のそれぞれに上記回路部の外郭をなすように
ダミーパターンを形成し、配線層のダミーパターンと埋
め込み層のダミーパターンとを積層してなる層間絶縁膜
分離帯を具備せしめる。かつ、該層間絶縁膜分離帯に
は、上記埋め込み層を上記接続孔内に密着せしめる耐蝕
性の密着層のダミーパターンを、上記半導体基板から最
上層の層間絶縁膜の上端に到る全範囲に形成する。

【０００８】層間絶縁膜分離帯に密着層が半導体基板か
ら最上層の層間絶縁膜の上端に到る全範囲に形成され、
これが回路部の外郭をなすので、ダイシングによる切断
面からの水分等の侵入をブロックすることができる。

【０００９】請求項２記載の発明では、配線層、層間絶
縁膜を貫通する接続孔内に形成した埋め込み層のそれぞ
れに上記回路部の外郭をなすようにダミーパターンを形
成し、配線層のダミーパターンと埋め込み層のダミーパ
ターンとを積層してなる層間絶縁膜分離帯を具備せしめ
る。かつ、少なくとも所定の層間絶縁膜とその下層の配
線層のダミーパターンとの間に該配線層ダミーパターン
の側壁を被覆するように別の保護膜を形成するととも
に、上記層間絶縁膜分離帯において、少なくとも上記所
定の層間絶縁膜より下層側に位置する部分では埋め込み
層のダミーパターンをその接続孔のダミーパターン内に
密着せしめる耐蝕性の密着層のダミーパターンを、上記
半導体基板から上記別の保護膜に到る範囲に形成する。

【００１０】別の保護膜が所定の層間絶縁膜の下層の配
線層から下側をカバーする。また、該別の保護膜より下
層側の層間絶縁膜分離帯は、上記配線層の直下から半導
体基板に到る全範囲を、密着層ダミーパターンが回路部
の外郭をなすので素子部は水分等の侵入から十分にブロ
ックされる。

【００１１】請求項３記載の発明では、上記別の保護膜
は、半導体基板上から１層目と２層目の層間絶縁膜間に
おいて、上記回路部上も被覆するように形成するとよ
い。

【００１２】請求項４記載の発明では、接続孔ダミーパ
ターンに配線層ダミーパターンの内側または外側にはみ
出す部分を設け、接続孔ダミーパターンを、上記配線層
ダミーパターンの上面とともに下層の層間絶縁膜の上面
に達する深さに形成する。

【００１３】接続孔ダミーパターンが下層の層間絶縁膜
の上面まで達しているので、ここに形成された密着層は
配線層ダミーパターンによって途切れることなく上記下
層の層間絶縁膜の上面に到る範囲に形成される。接続孔
パターニング用の露光マスクの接続孔ダミーパターン部
を違えるだけで工程を追加することなく従来の通常のウ
ェハプロセスにより製造でき、適用が容易である。

【００１４】請求項５記載の発明では、上記接続孔ダミ
ーパターンが上記配線層のダミーパターンの内側にのみ
はみ出す部分を有するように形成された層間絶縁膜と、
接続孔ダミーパターンが配線層ダミーパターンの外側に
のみはみ出す部分を有するように形成された層間絶縁膜
とを交互に積層する。

【００１５】接続孔ダミーパターンのはみ出し部分が下
層の配線層の内側または外側に偏しないので、層間絶縁
膜分離帯をコンパクトにすることができる。

【００１６】上記ダミーパターンは、請求項６記載の発
明のように回路部を囲み枠状に形成することができ、請
求項７記載の発明のように上記回路部を囲み飛び石状に
形成することができる。

【００１７】

【発明の実施の形態】（第１実施形態）図１（Ａ）に本
発明を適用したＬＳＩの要部断面を示し、（Ｂ）に該Ｌ
ＳＩのウェハプロセスにおけるウェハの上面を示す。ウ
ェハ１には多数の矩形のチップ１ａが形成され、各チッ
プ１ａはスクライブライン１ｂにより画成されている。
各チップ１ａには、チップ側縁部に沿ってチップ１ａ側
縁から１０〜１００ｎｍ後退した位置に、チップ本体部
分である回路部１１を囲み枠状に層間絶縁膜分離帯１２
が形成してある。層間絶縁膜分離帯１２は後述するよう
に回路部１１と一緒に工程の追加なく形成される。

【００１８】図１（Ａ）中左側は回路部１１であり、図
中右側は層間絶縁膜分離帯１２である。回路部１１は素
子部１１１の上層に配線部１１２を形成してなる。図例
の素子部１１１は素子分離にＳＴＩが用いられたＭＯＳ
トランジスタで、半導体基板たるＳｉ基板２の表面にト
ランジスタ領域を画成するトレンチ２１が形成され、こ
れに素子分離酸化膜２２が埋設してある。上記トランジ
スタ領域にはＳｉ基板２の表層にソース２０１、ドレイ
ン２０２が形成され、Ｓｉ基板２の表面に紙面に対して
直交方向に帯状にゲート酸化膜３１およびゲート電極３
２が形成してある。ゲート電極３２の電圧によりソース
２０１とドレイン２０２間のチャネル電流を制御する。

【００１９】配線部１１２について説明する。配線部１
１２はチップ全体に複数の層間絶縁膜４１，４２，４３
が積層し、層間絶縁膜４１，４２，４３の上面にはそれ
ぞれ配線層７１，７２，７３がパターニングしてある。
層間絶縁膜４１〜４３はそれぞれＰ−ＴＥＯＳ／Ｏ₃−
ＴＥＯＳ／Ｐ−ＴＥＯＳの三層の酸化膜であり、各配線
層７１〜７３はＡｌＣｕ層７１ｂ，７２ｂ，７３ｂを上
下からＴｉＮ／Ｔｉ層７１ａ，７２ａ，７３ａとＴｉＮ
／Ｔｉ層７１ｃ，７２ｃ，７３ｃとではさんだサンドイ
ッチ構造となっている。

【００２０】配線部１１２の層間の導通はＷプラグを用
いる。各層間絶縁膜４１〜４３には接続孔たるコンタク
トホール４１０、スルーホール４２０，４３０が形成し
てあり、コンタクトホール４１０、スルーホール４２
０，４３０には、その表面に成膜形成される密着層５
１，５２，５３、接続孔４１０〜４３０に埋め込まれる
埋め込み層６１，６２，６３が形成されている。これに
より、素子部１１１の拡散層すなわちソース２０１、ド
レイン２０２は配線層７１と導通し、また、配線層７１
〜７３間が導通し、回路が形成される。

【００２１】最上層の配線層７３の上層にはＰ−ＳｉＮ
を成膜してなる保護膜８が形成してあり、水分、ナトリ
ウムや重金属等から回路部１１を保護している。

【００２２】層間絶縁膜分離帯１２は、接続孔４１０〜
４３０のダミーパターン４１０１，４２０１，４３０１
（後述する図２〜図５参照）に形成された密着層５１〜
５３のダミーパターン５１１，５２１，５３１および埋
め込み層６１〜６３のダミーパターン６１１，６２１，
６３１、ならびに配線層７１〜７３のダミーパターン７
１１，７２１，７３１により形成される。接続孔ダミー
パターン４１０１〜４３０１と配線層ダミーパターン７
１１〜７３１とは、互いに略重なるように、かつ回路部
１１を囲み枠状に形成してあり、回路部１１の外郭をな
している。このように、層間絶縁膜分離帯１２は、各ダ
ミーパターン５１１〜７３１により、最下層の層間絶縁
膜４１から最上層の層間絶縁膜４３に到る厚さの積層体
をなしており、層間絶縁膜４１〜４３を回路部１１側と
スクライブライン１ｂ側とに分離している。しかして、
ダイシング工程においてスクライブライン１ｂに沿って
ウェハ１を切断し、層間絶縁膜４１〜４３に切断面から
クラックが入っても回路部１１は保護される。

【００２３】また、第２層の接続孔ダミーパターン４１
０２は、第１層の配線層ダミーパターン７１１の内寸よ
りも小さく配線層ダミーパターン７１１の内側にはみ出
しており、深さが第１層の層間絶縁膜４１の上面まであ
る。また、第３層の接続孔ダミーパターン４１０３は、
第２層の配線層ダミーパターン７２１の外寸よりも大き
く配線層ダミーパターン７２１の外側にはみ出してお
り、深さが第２層の層間絶縁膜４２の上面まである。そ
して、このはみ出し部では、密着層ダミーパターン５２
１，５３１は下端が下層の層間絶縁膜４１，４２上面に
達しており、密着層ダミーパターン５１１〜５３１が、
回路部１１の外周に、Ｓｉ基板２の上面から最上層の層
間絶縁膜４３の下面に到る厚さ方向の全範囲をカバーす
るバリアを形成する。これにより、ダイシング時に発生
する上記クラックに沿って層間絶縁膜分離帯１２まで水
分が達しても、密着層ダミーパターン５１１〜５３１に
よってブロックされ、回路部１１への侵入は阻止され
る。

【００２４】かかる半導体装置を製造する製造方法につ
いて説明する。図２、図３、図４、図５は本半導体装置
のウェハプロセスの各過程を示すウェハの断面図であ
る。

【００２５】先ず、素子部１１１が公知のＬＳＩプロセ
スにより形成される。すなわち、Ｓｉ基板２の表面にフ
ォトリソグラィーおよびエッチングにより、トランジス
タ領域を画成するトレンチ２１を形成し、全面にＴＥＯ
Ｓ等の酸化膜を堆積する。堆積した酸化膜をＣＭＰ法に
より平坦化し、全面エッチバックを行いトレンチ２１に
埋設した酸化膜２２のみを残す。その後、不純物注入に
よりウェルを形成し、さらにゲート酸化膜となる酸化膜
およびゲート電極となるｐｏｌｙ−Ｓｉを成膜し、これ
らをフォトリソグラィーおよびエッチングによりパター
ニングしてゲート酸化膜３１およびゲート電極３２を形
成する。

【００２６】次いで、不純物注入を行いシリコン基板２
のゲート酸化膜３１およびゲート電極３２の両側位置に
ソース２０１、ドレイン２０２をセルフアラインで形成
する。

【００２７】次いで配線工程を行う。本半導体装置は３
層配線であり（図１）、配線工程は３回行われる。先
ず、第１層の層間絶縁膜４１を形成し、素子部１１１
（ソース２０１、ドレイン２０２、ゲート電極３２）と
の導通をとるため、層間絶縁膜４１にこれを貫通するコ
ンタクトホール４１０を形成する。コンタクトホール４
１０の形成では、回路部１１外周のダミーパターン４１
０１を一緒に形成する。コンタクトホールダミーパター
ン４１０１は回路部１１を囲み枠状に形成される。

【００２８】素子部１１１へのコンタクトはＷプラグを
用いる。すなわち、ウェハ１全面に密着層となるＴｉＮ
／Ｔｉを堆積し、次いで埋め込み層となるＷを堆積す
る。Ｗ堆積後に全面エッチバックしてコンタクトホール
４１０のみＴｉＮ／ＴｉおよびＷを残し、密着層５１、
埋め込み層６１を形成する。このときコンタクトホール
ダミーパターン４１０１に密着層ダミーパターン５１
１、埋め込み層ダミーパターン６１１が形成される。

【００２９】そして、第１層の配線層となるＴｉ、Ｔｉ
Ｎ、ＡｌＣｕ、Ｔｉ、ＴｉＮをこの順に成膜し、これを
フォトリソグラフィーおよびエッチングによりパターニ
ングして、ＡｌＣｕ層７１ｂを上下からＴｉＮ／Ｔｉ層
７１ａ，７１ｃがはさむ第１層の配線層７１を形成す
る。このパターニングで、回路部１１外周のダミーパタ
ーン７１１を一緒に形成する。配線層ダミーパターン７
１１は、コンタクトホールダミーパターン４１０１より
も幅広の枠状で、かつコンタクトホールダミーパターン
４１０１全体をカバーする形状とする（図２の
（Ａ））。

【００３０】次いで、第２層の配線工程を行う。先ず、
３種類の酸化膜を順次堆積し、Ｐ−ＴＥＯＳ／Ｏ₃−Ｔ
ＥＯＳ／Ｐ−ＴＥＯＳからなる層間絶縁膜４２を成膜
し、ＣＭＰにより平坦化する（図２（Ｂ））。

【００３１】次いで、層間絶縁膜４２に第１層の配線層
７１との導通をとるため、層間絶縁膜４２にこれを貫通
するスルーホール４２０を形成する。スルーホール４２
０の形成では、回路部１１外周のダミーパターン４２０
１を一緒に形成する。スルーホールダミーパターン４２
０１は回路部１１を囲む枠状に形成される。スルーホー
ルダミーパターン４２０１は、第１層の配線層７１の幅
よりもやや狭幅で、その内寸は配線層ダミーパターン７
１１よりも小さくしてあり、配線層ダミーパターン７１
１の内側へはみ出す部分を有している。したがってスル
ーホールダミーパターン４２０１を形成するための層間
絶縁膜４２のエッチングで、下層の層間絶縁膜４１の上
面および配線層ダミーパターン７１１の内側の側面が露
出する（図２の（Ｃ））。なお、配線層７１の厚さの
分、配線層７１の上面は長くエッチングガスにさらされ
ることになるが、通常のプロセスで用いられる選択比の
ものであれば、問題はない。

【００３２】第１層の配線層７１との導通はＷプラグを
用いる。すなわち、ウェハ１全面に密着層となるＴｉＮ
／Ｔｉを堆積し、次いで埋め込み層となるＷを堆積す
る。Ｗ堆積後に全面エッチバックしてスルーホール４２
０のみＴｉＮ／ＴｉおよびＷを残し、第２層の密着層５
２、埋め込み層６２を形成する。このときスルーホール
ダミーパターン４２０１に密着層ダミーパターン５２
１、埋め込み層ダミーパターン６２１が形成される（図
３の（Ｄ））。上記のごとく、下層の層間絶縁膜４１の
上面および配線層ダミーパターン７１１の内側の側面が
露出しているので、密着層ダミーパターン５２１は層間
絶縁膜４２の上端から下層の層間絶縁膜４１の上面に到
る全範囲に形成される。

【００３３】そして、第１層の配線層７１と同様に、第
２層の配線層となるＴｉ、ＴｉＮ、ＡｌＣｕ、Ｔｉ、Ｔ
ｉＮをこの順に成膜し、これをフォトリソグラフィーお
よびエッチングによりパターニングして、ＡｌＣｕ層７
２ｂを上下からＴｉＮ／Ｔｉ層７２ａ，７２ｃではさむ
第２層の配線層７２を形成する。このパターニングで、
回路部１１外周の配線層ダミーパターン７２１を一緒に
形成する。配線層ダミーパターン７２１は、スルーホー
ルダミーパターン４２０１よりも幅広の枠状で、かつス
ルーホールダミーパターン４２０１を全体にカバーする
形状とする（図３の（Ｅ））。

【００３４】次いで、第３層の配線工程を行う。先ず、
３種類の酸化膜を順次堆積し、Ｐ−ＴＥＯＳ／Ｏ₃−Ｔ
ＥＯＳ／Ｐ−ＴＥＯＳからなる層間絶縁膜４３を形成
し、ＣＭＰにより平坦化する（図４の（Ｆ））。

【００３５】次いで、層間絶縁膜４３に第２層の配線層
７２との導通をとるため、層間絶縁膜４３にこれを貫通
するスルーホール４３０を形成する。スルーホール４３
０の形成では、回路部１１外周のダミーパターン４３０
１を一緒に形成する。スルーホールダミーパターン４３
０１は回路部１１を囲む枠状に形成される。スルーホー
ルダミーパターン４３０１は、第２層の配線層ダミーパ
ターン７２１の幅よりもやや狭幅で、その外寸は配線層
ダミーパターン７２１よりも小さくしてあり、配線層ダ
ミーパターン７２１の外側へはみ出す部分を有してい
る。したがってスルーホールダミーパターン４３０１を
形成するための層間絶縁膜４３のエッチングで、下層の
層間絶縁膜４２の上面および配線層ダミーパターン７２
１の外側の側面が露出する（図４の（Ｇ））。

【００３６】第２層の配線層７２との導通はＷプラグを
用いる。すなわち、ウェハ１全面に密着層となるＴｉＮ
／Ｔｉを堆積し、次いで埋め込み層となるＷを堆積す
る。Ｗ堆積後に全面エッチバックしてスルーホール４３
０のみＴｉＮ／ＴｉおよびＷを残し、第３層の密着層５
３、埋め込み層６３を形成する。このときスルーホール
ダミーパターン４３０１に密着層ダミーパターン５３
１、埋め込み層ダミーパターン６３１が形成される（図
５の（Ｈ））。上記のごとく、下層の層間絶縁膜４２の
上面および配線層ダミーパターン７２１の外側の側面が
露出しているので、密着層ダミーパターン５３１は層間
絶縁膜４３の上端から下層の層間絶縁膜４２の上面に到
る全範囲に形成される。

【００３７】そして、第１層、第２層の配線層７１，７
２と同様に、第３層の配線層となるＴｉ、ＴｉＮ、Ａｌ
Ｃｕ、Ｔｉ、ＴｉＮをこの順に成膜し、これをフォトリ
ソグラフィーおよびエッチングによりパターニングし
て、ＡｌＣｕ層７３ｂを上下からＴｉＮ／Ｔｉ層７３
ａ，７３ｃではさむ第３層の配線層７３を形成する（図
５の（Ｉ））。このパターニングで、回路部１１外周の
配線層ダミーパターン７３１を一緒に形成する。配線層
ダミーパターン７３１は、スルーホールダミーパターン
４３０１よりも幅広の枠状で、かつスルーホールダミー
パターン４３０１を全体にカバーする形状とする。

【００３８】この後、Ｐ−ＳｉＮ等の保護膜８を成膜
し、フォトリソグラィーおよびエッチングにより図示し
ないボンディングパッド部を開口する。

【００３９】このように、特別な工程を追加することな
く配線工程における露光マスクの変更のみで図１の半導
体装置を製造することができる。

【００４０】また、第１層、第２層の層間絶縁膜４２，
４３のスルーホール４２０，４３０のパターニングでは
スルーホールダミーパターン４２０１，４３０１に、下
層の配線層ダミーパターン７１１，７２１の内側または
外側にはみ出す部分をつくる必要があるが、本実施形態
によれば、片側にのみはみだし部を形成しているのでス
ルーホールダミーパターン４２０１，４３０１、配線層
ダミーパターン７１１，７２１をそれぞれ最小加工寸法
でつくることができる。

【００４１】また、第２層の配線工程で、層間絶縁膜４
２に形成するスルーホールダミーパターン４２０１を、
第１層の配線層ダミーパターン７１１の内側にはみ出す
部分のみを有するように形成し、第３層の配線工程で、
層間絶縁膜４３に形成するスルーホールダミーパターン
４３０１を、逆に第２層の配線層ダミーパターン７２１
の外側にはみ出す部分のみを有するように形成するの
で、平面的にみた場合、３層配線であっても層間絶縁膜
分離帯１２の幅はあまり拡がらず、省スペースである。
勿論、層間絶縁膜分離帯１２に十分なスペースを確保す
ることができれば、いずれのスルーホールダミーパター
ンについても、はみ出し部分が下層の配線層の内側また
は外側のいずれかのみに形成されるように設定してもよ
い。

【００４２】また、第１層のスルーホールダミーパター
ン４２０１の幅をｗ_TH1、第２層のスルーホールダミー
パターン４３０１の幅をｗ_TH2、第１層の配線層ダミー
パターン７１１の幅をｗ_AL1、第２層の配線層ダミーパ
ターン７２１の幅をｗ_AL2、第３層の配線層ダミーパタ
ーン７３１の幅をｗ_AL3として、ｗ_AL3＞ｗ_TH2＞ｗ
_AL2＞ｗ_TH1＞ｗ_AL1として、各スルーホールダミーパ
ターン４２０１，４３０１に下層の配線層ダミーパター
ン７１１，７２１の内側および外側の両方にはみだし部
分を設けることもできる。なお、この場合、スルーホー
ルダミーパターン４２０１，４３０１の幅ｗ_TH1，ｗ
_TH2によっては密着層５２，５３形成後のＷの埋め込み
性が十分でなくなるおそれがあるので、図６に示すよう
に、スルーホールダミーパターン４２０１，４３０１
を、下層の配線層ダミーパターン７１１，７２１の内側
にはみだすパターンと、外側にはみだすパターンとの二
重に形成し、各埋め込み層ダミーパターン６２１，６３
１の幅を減じるのがよい。

【００４３】また、ダミーパターンは回路部を囲み枠状
に形成しているが別の形状とすることもでき、これを図
７に示す。図７は、第１層の配線層７１のダミーパター
ン７１１、配線層７１と第２層の配線層７２とを導通す
るためのスルーホール４２０のダミーパターン４２０１
のレイアウトで、配線層ダミーパターン７１１は、上述
のごとく回路部１１を囲み枠状に形成してあるが、スル
ーホールダミーパターン４２０１は回路部１１を囲み飛
び石状に形成してある。スルーホールダミーパターン４
２０１により形成される埋め込み層ダミーパターン６２
１は飛び石状の形状を与えられ、回路部１１の外郭をな
している。

【００４４】この場合も、図のように、スルーホールダ
ミーパターン４２０１の内寸を図例のように下層の配線
層ダミーパターン７１１よりも小さくして全体に回路部
１１側に寄せるかまたは外寸を配線層ダミーパターン７
１１よりも大きくして全体に回路部１１側から遠ざける
ことでスルーホールダミーパターン４２０１に配線層ダ
ミーパターン７１１の内側または外側にはみ出す部分を
設けて水分を確実にブロックする密着層ダミーパターン
５２１を形成することができる。なお、図示されないコ
ンタクトホールダミーパターン４１０１、スルーホール
ダミーパターン４３０１も同様に飛び石状に形成するこ
とができる。

【００４５】この変形例では、ダミーパターン４２０１
の、飛び石状に配された孔パターン部分４２０１１同志
の間隔がプロセス条件の許す限りなるべく狭くなるよう
に、例えば最小加工寸法でダミーパターン４２０１を形
成するのがよい。また、各孔パターン部分４２０１１も
最小加工寸法にて形成することができる。

【００４６】また、配線層ダミーパターン７１１は、ス
ルーホールダミーパターン４２０１の孔パターン部分４
２０１１位置をカバーしていれば、同様に飛び石状に形
成することもできる。

【００４７】（第２実施形態）図８、図９により、本発
明の第２実施形態になる半導体装置およびその製造方法
を説明する。図中、図１〜図５と同じ番号を付した部分
は実質的に第１実施形態と同じ作動をするので、第１実
施形態との相違点を中心に説明する。

【００４８】図８において、第１層の層間絶縁膜４１お
よび第１層の配線層７１と、第２層の層間絶縁膜４２と
の間には、全面に保護膜８と同じＰ−ＳｉＮにより別の
保護膜８Ａが形成してある。拡散層２０１，２０２と第
１層の配線層７１との導通をとるためのスルーホール４
２０は、第２層の層間絶縁膜４２、別の保護膜８Ａを貫
通して形成してある。

【００４９】なお、スルーホールダミーパターン４２０
１，４３０１は、全体が下層の配線層７１，７２上に形
成され、配線層７１，７２からはみ出る部分は非形成で
ある。

【００５０】かかる構成によれば、上記別の保護膜８Ａ
が第１層の配線層７１から下をカバーし、配線層ダミー
パターン７１１の上面および側面も被覆している。ま
た、層間絶縁膜分離帯１２は、第１層の密着層ダミーパ
ターン５１１がＳｉ基板２の上面から上記配線層７１の
上層の層間絶縁膜４２の下面に到る範囲に形成され、回
路部１１を囲むバリアとなっているから、素子部１１１
は水分等に対して保護されている。

【００５１】次に製造方法について説明する。第１実施
形態と同様に素子部１１１の形成後、第１層の層間絶縁
膜４１を堆積し、コンタクトホール４１０内に密着層５
１および埋め込み層６１を形成し、第１層の配線層７１
を形成する（図９の（Ａ））。

【００５２】次いで、配線層７１の上層にＰ−ＳｉＮを
成膜し、別の保護膜８Ａを形成する（図９の（Ｂ））。

【００５３】この後、第１実施形態と基本的に同じ工程
を経て図８となる。なお、スルホール４２０，４３０、
配線層７２，７３の平面形状が第１実施形態と異なるの
で、、そのための露光マスクのみが第１実施形態と相違
する。

【００５４】なお、本実施形態では、別の保護膜は第１
層の配線層の上層に形成しているが、最上層に到る途中
の層の配線層の上層であればよい。この場合は、層間絶
縁膜分離帯のうち、最下層の層間絶縁膜から、別の保護
膜の下層の層間絶縁膜に到る範囲に、第１実施形態のご
とく、層間絶縁膜を回路部側とスクライブライン側とに
分離する密着層ダミーパターンを形成する。

【００５５】また、別の保護膜８Ａより上層側も第１実
施形態のように接続孔ダミーパターンを形成して密着層
ダミーパターンを表面保護膜に到るまで配置するように
しても勿論よい。

【図面の簡単な説明】

【図１】（Ａ）は本発明の半導体装置の断面図であり、
（Ｂ）は本発明の半導体装置の上面図である。

【図２】（Ａ），（Ｂ），（Ｃ）は上記半導体装置の製
造過程における第１、第２、第３のウェハの断面図であ
る。

【図３】（Ｄ），（Ｅ）は上記半導体装置の製造過程に
おける第４、第５のウェハの断面図である。

【図４】（Ｆ），（Ｇ）は上記半導体装置の製造過程に
おける第６、第７のウェハの断面図である。

【図５】（Ｈ），（Ｉ）は上記半導体装置の製造過程に
おける第８、第９のウェハの断面図である。

【図６】本発明の半導体装置の変形例の断面図である。

【図７】本発明の半導体装置の別の変形例のレイアウト
図である。

【図８】本発明の別の半導体装置の断面図である。

【図９】（Ａ），（Ｂ）は上記半導体装置の製造過程に
おける第１、第２のウェハの断面図である。

【図１０】従来の半導体装置の代表例の断面図である。

【符号の説明】

１ウェハ１ａチップ１１回路部１１１素子部１１２配線部１２層間絶縁層分離帯１ｂスクライブライン２Ｓｉ基板（半導体基板）４１，４２，４３層間絶縁膜４１０コンタクトホール（接続孔）４２０，４３０スルーホール（接続孔）４１０１，４２０１，４３０１ダミーパターン５１，５２，５３密着層５１１，５２１，５３１ダミーパターン６１，６２，６３埋め込み層６１１，６２１，６３１ダミーパターン７１，７２，７３配線層７１１，７２１，７３１ダミーパターン８保護膜８Ａ別の保護膜

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5F033 HH09 HH18 HH33 JJ18 JJ19 JJ33 KK09 KK18 KK33 MM05 MM08 MM13 NN06 NN07 NN29 NN37 QQ31 QQ37 QQ48 RR04 SS04 SS15 TT01 VV01 XX17 XX18

Claims

【特許請求の範囲】

【請求項１】半導体基板に配置された素子部と、該素
子部の上層に積層してなる層間絶縁膜と、各層間絶縁膜
の上面にそれぞれ形成された配線層と、各層間絶縁膜を
貫通する接続孔内に埋め込まれ素子部と配線層との間お
よび配線層間を導通する埋め込み層とよりなる回路部を
有し、該回路部を保護膜により被覆した半導体装置にお
いて、上記配線層、上記接続孔のそれぞれに上記回路部
の外郭をなすようにダミーパターンを形成し、配線層の
ダミーパターンと、接続孔のダミーパターン内に形成し
た上記埋め込み層のダミーパターンとを積層してなる層
間絶縁膜分離帯を具備せしめ、かつ、該層間絶縁膜分離
帯には、上記埋め込み層を上記接続孔内に密着せしめる
耐蝕性の密着層のダミーパターンを、上記半導体基板か
ら最上層の層間絶縁膜の上端に到る全範囲に形成したこ
とを特徴とする半導体装置。
【請求項２】半導体基板に配置された素子部と、該素
子部の上層に積層してなる複数の層間絶縁膜と、各層間
絶縁膜の上面にそれぞれ形成された配線層と、各層間絶
縁膜を貫通する接続孔内に埋め込まれ素子部と配線層と
の間および配線層間を導通する埋め込み層とよりなる回
路部を有し、該回路部を保護膜により被覆した半導体装
置において、上記配線層、上記接続孔のそれぞれに上記
回路部の外郭をなすようにダミーパターンを形成し、配
線層のダミーパターンと、接続孔のダミーパターン内に
形成した上記埋め込み層のダミーパターンとを積層して
なる層間絶縁膜分離帯を具備せしめ、かつ、少なくとも
所定の層間絶縁膜とその下層の配線層のダミーパターン
との間に該配線層ダミーパターンの側壁を被覆するよう
に別の保護膜を形成するとともに、上記層間絶縁膜分離
帯において、少なくとも上記所定の層間絶縁膜より下層
側に位置する部分では埋め込み層のダミーパターンをそ
の接続孔のダミーパターン内に密着せしめる耐蝕性の密
着層のダミーパターンを、上記半導体基板から上記別の
保護膜に到る範囲に形成したことを特徴とする半導体装
置。
【請求項３】請求項２記載の半導体装置において、上
記別の保護膜は、半導体基板上から１層目と２層目の層
間絶縁膜間において、上記回路部上も被覆するように形
成されている半導体装置。
【請求項４】請求項１または２いずれか記載の半導体
装置において、接続孔ダミーパターンに配線層ダミーパ
ターンの内側または外側にはみ出す部分を設け、接続孔
ダミーパターンを、上記配線層ダミーパターンの上面と
ともに下層の層間絶縁膜の上面に達する深さに形成した
半導体装置。
【請求項５】請求項４記載の半導体装置において、上
記接続孔ダミーパターンが上記配線層のダミーパターン
の内側にのみはみ出す部分を有するように形成された層
間絶縁膜と、接続孔ダミーパターンが配線層ダミーパタ
ーンの外側にのみはみ出す部分を有するように形成され
た層間絶縁膜とを交互に積層せしめた半導体装置。
【請求項６】請求項１ないし５いずれか記載の半導体
装置において、上記ダミーパターンを、上記回路部を囲
み枠状に形成した半導体装置。
【請求項７】請求項１ないし５いずれか記載の半導体
装置において、上記ダミーパターンを、上記回路部を囲
み飛び石状に形成した半導体装置。