이하, 도해적인 실시예를 참조하여 본 발명을 보다 상세하게 설명한다. 본 발명이 속하는 기술분야의 당업자라면, 본 발명의 개시내용을 이용하여 대체적인 실시예가 많이 수행될 수 있으며, 본 발명이 설명을 목적으로 한 실시예에 한정되지 않는다는 것을 알게 될 것이다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 실시예를 설명할 것이다. 또한, 모든 도면에서, 유사한 구성요소에 대해서는 동일한 참조 번호가 부여될 것이고, 그들의 세부적인 설명은 반복하지 않는다.
(제1실시예)
도 1은 본 실시예에 따른 반도체장치(100)의 구성을 보여주는 단면도이고; 도 2는 반도체장치(100)의 상면도이다.
본 실시예의 반도체장치(100)는, 실리콘기판과 같은 실리콘층(4)(반도체기판)과; 상기 실리콘 상에 형성되고, 상호접속(interconnect,도시하지 않음)으로 구성되는 상호접속층과 절연막이 여러 개 적층된, 다중층 상호접속 구조(3)와; 소자형성영역(50) 내의 상기 다중층 상호접속 구조 내에 형성된 씨일링(seal ring,6)과; 스크라이브선 영역(52) 내의 상기 다중층 상호접속 구조(3) 내에 형성된, 제1더미금속구조 (dummy metal structure,30a), 제2더미금속구조(30b), 제3더미금속구조(30c),제4더미금속구조(30d),제5더미금속구조(30e),제6더미금속구조(30f),제7더미금속구조 (30g),제8더미금속구조(30h),제9더미금속구조 (30i); 및 소자형성영역 (50) 내의 상기 다중층 상호접속 구조(3) 위에 형성된 폴리이미드층(1);을 포함하고 있다. 제1더미금속구조(30a) 내지 제9더미금속구조(30i)는 바깥쪽 측면으로부터 순서대로 배열된다. 이는, 소자형성영역(50)의 측면으로부터 제9더미금속구조 (30i), 제8더미금속구조(30h),....제2더미금속구조(30b), 제1더미금속구조(30a)의 순서대로 배열됨을 의미한다. 또한, 본 실시예에서, 상호접속은 단일 다마신 (damascene)공정에 의해 형성될 수 있다.
이 경우, 제1더미금속구조(30a) 내지 제9더미금속구조(30i)의 각각은 더미금속블록(dummy metal block,24)(더미금속블록은 더미상호접속과 더미비아로 구성된다.)으로 구성된다. 본 실시예에서는, 제1더미금속구조(30a) 내지 제9더미금속구조 (30i)의 각각은 하나의 더미금속블록(24)으로 구성되어 있다. 각 더미금속구조의 더미금속블록(24)은, 기설정된 다중층 상호접속 구조(3)의 수보다 적지 않은 상호접속층 내에, 불연속적으로 배열된다. 본 실시예의 각 더미금속구조에서, 더미금속블록(24)은 다중층 상호접속 구조(3)의 하나의 상호접속층을 관통하여 적어도 두 개 이상의 상호접속층 내에서 불연속적으로 배열된다.
또한, 본 실시예에서는, 더미금속구조의 더미금속블록(24)은 소자형성영역 (50)에 더 가까이 배열되기 때문에, 더미금속블록(24)은 다중층 상호접속 구조(3)의 상부 층 상에 배열된다. 예를 들어, 제1더미금속구조(30a)와 제2더미금속구조 (30b)와의 관계에 있어서, 제2더미금속구조(30b)의 더미금속블록(24)의 하부면과 상부면은, 각각, 제1더미금속구조(30a)의 더미금속블록(24)의 하부면과 상부면 보다 높은 위치에 배열된다.
또한, 예를 들어, 소자형성영역(50)에서 가장 멀리 떨어져 위치한 최외각 거리 상에 있는 제1더미금속구조(30a)의 더미금속블록(24)은, 다중층 상호접속 구조 (3)의 최하층 내에 형성된다. 제1더미금속구조(30a)의 더미금속블록(24)의 하부면이 실리콘층(4)에 접하도록 제공된다. 다음으로, 제2더미금속구조(30b)의 더미금속블록(24)은 제1더미금속구조(30a)의 더미금속블록(24)보다 상층에 형성된다. 상기한 바와 같이, 본 실시예에서는, 더미금속블록(24)은, 소자형성영역(50)에 근접할수록 최하층으로부터 상층을 형성하는, 계단식(stepwise manner)으로 배열된다. 소자형성영역(50)에서 가장 가깝게 위치한 거리에 있는 제9더미금속구조(30i)에서, 더미금속블록(24)의 상면은 다중층 상호접속 구조(3)의 상부면에 노출되어 있다. 이러한 구성을 가짐으로써, 다이싱 중의 충격이 다중층 상호접속 구조(3) 위에서 해제될 수 있다.
도 2에 나타낸 바와 같이, 소자형성영역(50)은 실질적으로 사각형의 형상을 가진다. 씨일링(6)은, 다중층 상호접속 구조(3)의 위에서 봤을 때, 소자형성영역의 외측 상에 형성된다. 또한, 제1더미금속구조(30a) 내지 제9더미금속구조(30i)는, 다중층 상호접속 구조(3)의 위에서 봤을 때, 씨일링(6)의 외측영역 상에서 바깥쪽에서부터 순서대로 형성된다. 즉, 제8더미금속구조(30h)는 제9더미금속구조(30i)의 외측 상에 형성되고; 제7더미금속구조(30g)는 인접하는 외곽 더미금속구조의 외측 상에 형성되며; 제6더미금속구조(30f) 내지 제1더미금속구조(30a)도 위와 같은 동일한 방법으로 형성된다. 그러나, 도 2에서는, 더미금속구조(30a-30i)를 생략하고, 네 개의 열만을 도시하였다. 상기한 바와 같이, 더미금속구조들은 소자형성영역 (50)의 네 측면을 에워싸도록 배열되고; 따라서, 크랙진행누손(crack progression leakage)이 방지될 수 있다. 또한, 소자형성영역(50)들 사이에는 정렬마크(40)가 배열된다.
다음으로, 도 3 내지 도 9를 참조하면, 이하, 본 실시예에 따른 반도체장치 (100)에서, 다이싱 중의 응력이 변화하는 메카니즘을 설명한다.
도 3에서는, 오직 하나의 더미금속블록(24)이 도시되어 있다. 다중층 상호접속 구조(3)는, 제1절연층(21)과, 그 상면에 형성된 제2절연층(22)을 포함한다. 제1절연층(21)은, 산화실리콘막(17)과, 스토퍼절연막(18)과, 저유전상수절연막(19) 및 보호절연막(20)의 순서로 적층된 구성을 가지고 있다. 저유전상수절연막(19)은, 상대유전상수가, 예컨데, 3.3이하 또는 바람직하게는 2.9이하인 절연막일 수 있다.
제1절연층(21)에는, 더미금속블록(24)이, 스토퍼절연막(18)과 저유전상수절연막(19) 및 보호절연막(20) 내에 형성되어 있다. 본 실시예에서, 더미금속블록 (24)은, 스토퍼절연막(18)과 저유전상수절연막(19) 및 보호절연막(20)을 관통하도 록 형성되어 있다. 더미금속블록(24)의 상면은 보호절연막(20)의 상면과 동일한 레벨에 위치하고 있으며, 더미금속블록(24)의 하면은 스포퍼절연막(18)의 하면과 동일한 레벨에 위치하고 있다. 도시하지는 않았으나, 제2절연층(22)은, 제1절연층 (21)에서와 같이 복수의 막이 적층된 구성을 가질 수 있다. 이 경우, 제1절연층 (21) 내에 마련된 더미금속블록(24)은, 더미금속블록(24)의 상면이 제2절연층 내의 저유전상수막의 하면과 접하도록, 제2절연층(22)의 중간에 형성되는 구성을 가질 수도 있다. 또한, 제1절연층(21)과 제2절연층(22)는 국부 다중층 상호접속층(local multilayer interconnect layer)을 구성한다.
위와 같은 구성을 가진 반도체장치(100)에서, 스크라이브선을 따라 다이싱이 수행되는 경우를 추측해 보자. 이 때, 다이싱으로 인한 충격으로 인해 국부 다중층 상호접속층의 최하부에서 파단(failure)이 일어난다. 즉, 도 4에 나타낸 바와 같이, 저유전상수절연막(19)과 스토퍼절연막(18) 사이의 경계에서 분리(23)가 발생하고, 그 분리는 소자형성영역(50) 쪽으로 진행해 나가는 경향이 있다.
본 실시예에서, 제1절연막(21) 내의 더미금속블록(24)은, 더미금속블록(24)의 상면이 보호절연막(20)의 상면과 동일한 레벨에 위치하고 더미금속블록(24)의 하면이 스토퍼절연막(18)의 하면과 동일한 레벨에 위치하도록 하는 방식으로, 배열된다. 그러므로, 분리(23)가 더미금속블록(24)까지 도달하게 되면, 저유전상수절연막(19)과 스토퍼절연막(18) 사이의 분리(23)는 더미금속블록(24)에 의해 멈추게 되고; 그 결과, 다이싱으로 인한 충격은 그 방향을 수직한 방향으로 바꾸게 된다. 특히, 도 5에 나타낸 바와 같이, 더미금속블록(24)과 저유전상수절연막(19) 사이에서 발생하는 분리(23')와, 더미금속블록(24) 내부로의 응력전파(31) 및 더미금속블록 (24)의 각변형(angular deformation,32)이 발생한다. 이 경우, 상층에 위치한 제2절연층(22)에서는, 수직방향의 경계에서 일어나는 분리(23')와 각변형(32)으로 인해, 강한 응력전파(33)가 발생한다. 그 결과, 제2절연층(22)은 파열이나 분리가 일어난다.
도 6은, 제2절연층(22) 내에서 파열(25)이 일어나는 예를 보여주는 도면이 다. 파열(25)이 반도체장치(100)의 측면에 도달하게 되면, 치핑(chipping)이 발생한다.
도 7은, 더미금속블록(24)의 상면에 걸쳐, 제2절연층(22)과 제1절연층(21) 사이의 경계에서 분리(26)가 일어나는 예를 보여주는 도면이다. 이 경우, 분리(26)는 수평적으로 더욱 진행한다. 도 8에 나타낸 바와 같이, 제2절연층(22) 내에 더미금속블록(27)이 더 구비되며; 따라서, 제1절연층(21) 내에 마련된 더미금속블록 (24)에 관한 상기의 설명과 같이, 제1절연층(21)과 제2절연층(22) 사이의 분리(26)는, 제2절연층(22) 내에 있는 더미금속블록(27)에 의해 멈추게 되고, 응력이 수직방향으로 바뀔 수 있게 된다. 이러한 구성으로 인하여, 제2절연층(22)과 더미금속블록(27)이 분리되고, 도 9에 나타낸 것과 같은 분리(28)가 발생한다.
또한, 제1절연층(21) 및 제2절연층(22)는 각각, 단일층구조 또는 적층구조일 수 있다. 예를 들어, 제2절연층(22)이, 제1절연층(21)과 같이 스토퍼절연막(18)과 보호절연막(20)을, 포함할 수 있다. 나아가, 도 3 등은, 제1절연층(21)이 산화실리콘막(17)을 포함하는 구성을 보여주고 있으나; 제1절연층(21)은 산화실리콘막(17) 을 포함하지 않는 구성을 가질 수도 있다.
다시 도 1을 참조하면, 더미금속블록(24)이 외측에서 소자형성영역(50)으로 갈수록, 최하층에서 다중층 상호접속 구조(3)의 상부표면으로 갈수록 상층이 되는 계단식으로, 더미금속블록(24)이 반복적으로 배열되기 때문에; 설령 어느 상호접속층에서 다이싱 중 분리가 생기더라도, 크랙이 진행하는 것을 방지할 수 있다. 또한, 제9더미금속구조(30i)의 더미금속블록(24)의 상면은 다중층 상호접속 구조 (3)의 최상층보다 낮지 않은 위치로 배열되며; 따라서, 크랙이 다중층 상호접속 구조(3)의 외부에서 해제될 수 있다. 또한, 이와 같은 구성으로 인하여, 다이싱으로 인한 충격은 결국 치핑으로 위쪽으로 해제될 수 있다.
또한, 인접하는 더미금속구조의 더미금속블록(24)은, 높이방향의 위치가 서로 겹쳐(overlapped)지게 배열될 수 있다. 즉, 예를 들면, 제9더미금속구조(30i)의 더미금속블록(24)의 하부면이 제8더미금속구조(30h)의 더미금속블록(24)의 상부면보다 아래에 위치하도록 배열될 수 있다. 상기한 바와 같이, 겹쳐지는 영역은 인접하는 열(row)의 더미금속블록(24)에 마련되기 때문에; 더미금속블록(24)의 경계에서 수평응력이 수직응력으로 용이하게 변환될 수 있게 된다.
또한, 본 실시예에 따른 반도체장치(100)에서는, 예를 들어 일본공개특허공보 제H06-5701호와 일본공개특허공보 제09-306872호에 개시된 바와 같이, 스크라이브선영역(52) 내에 치핑방지용 그루브(groove)가 마련된 구성을 함께 사용할 수도 있다. 이와 같은 구성에서, 더미금속구조그룹은, 치핑방지용 그루브의 바깥영역 (outer circumference), 안쪽영역 또는 양쪽 모두에 배열될 수 있다. 이하, 구체적 인 예를 설명한다.
도 10은, 더미금속구조그룹(제1더미금속구조(30a) 내지 제9더미금속구조 (30b)) 사이의 스크라이브선영역(52) 내에 그루브(5)가 마련된 구성을 보여준다. 도 11은, 그루브(5)가 더미금속구조그룹(제1더미금속구조(30a) 내지 제9더미금속구조(30i))으로부터 보다 멀리 있는 스크라이브선영역(52)에 마련되어 있는 구성을 보여준다.
또한, 본 실시예의 반도체장치(100)는, 각각이 계단식 더미금속구조(제1더미금속구조(30a) 내지 제9더미금속구조 (30b))를 포함하는 복수의 그룹을 포함하는 구성을 가질 수 있다. 도 12는, 그루브(5)가 더미금속구조의 복수의 그룹 사이에 마련된 구성을 보여준다.
상기한 바와 같이, 본 실시예의 반도체장치(100)에 의하면, 열등한 기계적강도 및 열등한 접착성을 가진 저유전상수막을 포함하는, 개선처리된 웨이퍼는, 막의 분리파단 없이 다이싱될 수 있다. 또한, 이와 같은 구성은, 다이싱 도중에 잔존하는 미세 크랙이 회로 안으로 진행하지 않도록 하며; 따라서, 패키징(packaging) 이후의 신뢰성이 보장될 수 있다.
(제2실시예)
도 13은, 본 실시예에 따른 반도체장치(100)의 구성을 보여주는 단면도이다.
본 실시예의 반도체장치(100)는, 제1더미금속구조(30a), 제2더미금속구조(30b), 제3더미금속구조(30c),제4더미금속구조(30d) 및 제5더미금속구 조(30e)를 포함한다. 본 실시예는, 제1실시예와 같이 더 많은 수의 더미금속구조를 더 포함할 수도 있다.
본 실시예에서, 제1더미금속구조(30a) 내지 제5더미금속구조(30e)의 각각은, 복수의 더미금속블록(24)로 구성되어 있다. 본 실시예에서, 적층방향으로 동일한 위치에 배열된 더미금속블록(24)을 함께 묶어, 이를 하나의 "더미금속구조"라고 부른다.
각 더미금속구조는, 다중층 상호접속구조(3)의 적층방향에서 더미금속블록 (24)이 형성된 영역과 더미금속블록(24)이 형성되지 않은 영역이 교대(alternately)로 마련되는 배열을 가지고 있다. 또한, 하나의 더미금속구조에서, 인접하고 있는 다른 더미금속구조에서 더미금속블록(24)이 형성되지 않은 영역과 동일한 레벨에 있는 영역에 더미금속블록(24)이 형성되어 있다. 예를 들어, 제1더미금속구조(30a)와 제2더미금속구조(30b)와의 관계를 설명한다. 제2더미금속구조(30b)에서의 더미금속블록(24)은, 제1더미금속블록(30a)에서 더미금속블록(24)이 형성되지 않은 영역과 동일한 레벨에 있는 영역에 형성된다. 또한, 제1더미금속구조(30a)에서의 더미금속블록(24)은, 제2더미금속블록(30b)에서 더미금속블록(24)이 형성되지 않은 영역과 동일한 레벨에 있는 영역에 형성된다. 즉, 반도체장치(100)는, 다중층 상호접속구조(3)의 단면도에서, 엇갈림격자(staggered lattice)형상과 같은 대각격자(diagonal lattice)형상으로 형성되는 구성일 수 있다. 또한, 제1실시예에서 설명한 바와 같이, 인접하는 열에 있는 더미금속블록(24) 내에 겹쳐지는 영역이 마련될 수 있고; 따라서, 수평응력이 더미금속블록(24)의 경 계에서 수직응력으로 쉽게 전환될 수 있다.
본 실시예에서도, 제1실시예에서와 같은 유사한 장점이 얻어질 수 있다. 또한, 비록 반도체장치(100) 내의 스크라이브선의 폭이 좁은 경우에 있어서도, 더미금속블록(24)이 효율적으로 배열될 수 있게 된다. 특히, 본 실시예의 구성은, 분리되기 쉬운 절연막이 다중층 상호접속구조의 상층에 위치되는 경우 뿐만 아니라, 더미금속블록(24)의 높이가 대략 2개층에 달할 경우에도 충격방향이 변할 수 있는 경우에도 사용될 수 있다.
(제3실시예)
도 18은, 본 실시예에 따른 반도체장치(100)의 구성을 보여주는 평면도이다.
본 실시예는, 더미금속구조(60)의 그룹(더미금속그룹)들이 소자형성영역(50)의 코너근방에 한하여 배열되어 있다는 점에서, 다른 실시예와 구별된다.
도 18에 나타낸 바와 같이, 더미금속구조(60)의 그룹들은 소자형성영역의 코너에 예컨데, L 자형으로 형성될 수 있다. 코너를 커버하는 한, 어떠한 형상도 사용될 수 있으므로, L자 형상에 한정되지 않는다. 예를 들어, 도 19에 나타낸 바와 같이, 직선형 또는 반원 모양일 수 있다. 더미금속구조(60)의 그룹은, 적어도 제1더미금속구조 및 제2더미금속구조를 포함한다. 또한, 본 명세서에 기술된 어떠한 구성이라도 이 경우의 더미금속구조(60)의 그룹에 사용될 수 있다.
다이싱 동안의 응력은 소자형성영역의 코너에 특히 집중되므로; 본 구성에 있어서, 코너로부터의 응력전파는 수직방향으로 해제될 수 있다. 결과적으로, 소자 형성영역에서의 분리 등이 방지될 수 있다.
또한, 보통, 정렬마크(alignment mark) 또는 중첩마크(superposition mark)와 같은 부수패턴(accessory pattern)이 스크라이브선영역(도시하지 않음) 내에 배열된다. 본 구성에서는, 더미금속구조(60)의 그룹들이 소자형성영역(50)의 코너근방에만 배열되고; 따라서, 부수패턴정렬에 있어서의 자유도가 향상된다.
또한, 응력은 소자형성영역의 코너에 집중되기 때문에, 이 영역에는 소자가 형성되지 않으며; 그러므로, 도 19에 나타낸 바와 같이, 씨일링(6)은 소자형성영역 (50)의 코너 내부에 형성된다. 이 경우, 더미금속구조(60)의 그룹들은, 씨일링(6)의 외부에서, 예를 들어, 소자형성영역(50)에 대해 비스듬한 방향으로 직선으로 형성될 수 있다. 도면에서는, 더미금속구조(60)그룹의 일부가 소자형성영역(50)의 내부를 가로질러 형성되어 있지만; 그 일부가 소자형성영역(50)의 외부 상에 형성될 수도 있다.
(제4실시예)
도 20은, 본 실시예에 따른 반도체장치(100)의 구성을 보여주는 단면도이다.
본 실시예는, 금속물질로 된 구조(62)가, 최상층에 위치한 더미금속(61) 상에 형성된다는 점에서 다른 실시예와 다르다. 구조(62)의 금속물질은 더미금속보다 경도가 낮거나 탄성계수가 낮다. 도면에는, 보호막(폴리이미드막 등)을 도시하지 않았다.
더미금속(61)과 같은 더미금속을 구성하는 물질이 구리(Cu)라면, 예컨데, 그 상면에 형성되는 구조(62)는 알루미늄(Al)이 사용될 수 있다. 구조(62)는 소자형성 영역(50)의 패드전극(도시하지 않음)과 동일한 물질로 구성될 수 있으며, 패드전극과 함께 동시에 형성될 수 있다. 또한, 도 20에 나타낸 더미금속구조는 예시에 불과하며; 명세서에 기술된 어떠한 구성이라도 사용될 수 있다.
본 실시예의 반도체장치(100)에 의하면, 경도가 낮거나 탄성계수가 낮은 물질로 된 금속으로 형성된 구조, 즉, 가소성(deformable)금속물질이 최상층 더미금속(61) 상에 형성되므로; 다이싱 도중에 발생한 응력이 수직방향으로 더욱 효과적으로 진행된다.
(제5실시예)
도 21a 내지 도 21c는 각각, 본 실시예에 따른 반도체장치(100)의 구성을 보여주는 단면도이다. 도면에서, 보호막(폴리이미드막 등)은 도시하지 않았다. 도 21b 및 도 21c는 각각, 도 21a의 면A 및 면B의 단면도이다.
본 실시예에서는, 도 21a 내지 도 21c에서 나타낸 바와 같이, 더미금속구조 (30a 내지 도 30f)는, 상호접속층(63)에 형성된 더미상호접속(65)와, 비아층(via layer,64)에 형성된 더미비아(66)로 구성되어 있다. 더미상호접속(65)들은 선형적으로 형성되지만; 더미비아(66)는 선형적으로 형성되지 않고, 통상의 비아(via)처럼 플러그형상(원통형)으로 형성된다. 포토리소그래피와 같은 제조공정상의 문제로 인하여, 비아층 내에 선형의 더미금속을 형성하기 곤란한 경우가 있기 때문에; 더미비아만이 통상의 플러그형(원통형)비아로 형성될 수 있다.
본 발명에 따른 실시예들은 첨부된 도면을 참조하여 설명하였으나; 이러한 실시예들은 본 발명의 예시이며, 상기한 바와 다른 다양한 구성들이 채용될 수 있 다.
더미금속블록(24)은, 충격방향이 효과적으로 변할 수 있을 정도까지는, 높이면(적층방향으로의 길이)에서 짧을 필요가 있지만, 싱글 다마신 공정 또는 듀얼 다마신 공정 중 어느 것에 의해서도 형성될 수 있다. 더미상호접속이 듀얼 다마신 공정에 의해 형성될 경우에는, 더미상호접속은 상호접속층 및 비아층 내에서 연속적으로 형성된다. 각 더미금속블록(24)은 하나의 저유전상수막을 관통하도록 배열되고, 상면은, 상층에 위치한 저유전상수막과 접하도록 배열될 수 있다. 그러나, 이 경우, 제조과정이나 상호접속막의 구성의 편의를 위해서 상층 저유전상수막에 접하도록 하는 것이 곤란한 경우가 있으며; 더미금속블록(24)에 대해 접착성이 떨어지거나 기계적강도가 낮은 막에 접하도록 함으로써, 동일한 효과를 얻을 수 있다.
또한, 더미상호접속은, 모든 상호접속층에 적용되는 것은 아니다. 예를 들어, 저유전상수막이 사용되지 않는 전역(global)상호접속층에서는, 더미상호접속의 형성이 생략될 수 있다.
본 발명이 상기 실시예에 한정되지 않으며, 본 발명의 범위 및 기술적사상을 벗어나지 않고도 개조나 변형이 가능하다는 것은 명백하다.