JP6133611B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6133611B2 JP6133611B2 JP2013021627A JP2013021627A JP6133611B2 JP 6133611 B2 JP6133611 B2 JP 6133611B2 JP 2013021627 A JP2013021627 A JP 2013021627A JP 2013021627 A JP2013021627 A JP 2013021627A JP 6133611 B2 JP6133611 B2 JP 6133611B2
- Authority
- JP
- Japan
- Prior art keywords
- surrounding
- bonding pad
- wiring
- oxide film
- diffusion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/564—Details not otherwise provided for, e.g. protection against moisture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02233—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body not in direct contact with the bonding area
- H01L2224/02255—Shape of the auxiliary member
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05568—Disposition the whole external layer protruding from the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05573—Single external layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Description
前述したように、高温、高湿試験中に、パッケージ樹脂を通過した水分がパッド等の開口部分からチップ内部に浸入し、電気化学的な反応を起こすことにより配線の酸化が起き、体積膨張や界面剥離によって信頼性不具合を発生する事がある。この不具合対策として、パッケージ樹脂の工夫や、パッド構造の工夫で水分のチップへの浸入を防ぐといった対策が考えられる。しかし、これらの対策も完全で無い場合がある。水分は窒化膜やアルミ配線等は通過しないが、酸化膜中や、酸化膜とアルミ配線膜の界面などを伝わってチップ内部へと浸入していく。これらの進入経路を何らかの手段で遮断する事がこの現象の対策として求められている。
まず、ボンディングパッドをもった半導体装置において、半導体基板上の酸化膜と、前記酸化膜上の導電性非透水膜と、前記導電性非透水膜の上方に層間絶縁膜を介して設けられたボンディングパッドと、前記ボンディングパッドと内部回路を繋ぐ金属配線と、前記ボンディングパッドの周囲に離間して配置される外囲配線と、前記外囲配線に沿って配置され、前記外囲配線と前記導電性非透水膜とを電気的に接続するコンタクトと、からなることを特徴とする半導体装置とした。
また、前記外囲配線は、平面視的にC字型形状で、前記C字型の切れ目を通って前記金属配線が内部回路に繋がり、前記ボンディングパッドと前記外囲配線が異電位であることを特徴とする半導体装置とした。
また、前記コンタクトは、内部回路に用いるタングステンプラグと同径のものが連続して接続して配置されていることを特徴とする半導体装置とした。
また、前記外囲配線は、平面視的にC字型形状で、前記C字型の切れ目を通って前記金属配線が内部回路に繋がり、前記ボンディングパッドと前記外囲配線が異電位であることを特徴とする半導体装置とした。
また、前記コンタクトは、内部回路に用いるタングステンプラグと同径のものが連続して接続して配置されていることを特徴とする半導体装置とした。
図1に示すように、半導体基板上の酸化膜30の上に導電性で非透水性の下敷きポリシリコン膜(または、ポリサイド膜)10を定められた位置に設ける。ここで、酸化膜30はLOCOS酸化膜でも良いし、電気的な課題が無ければゲート酸化膜のような薄い酸化膜でも良い。下敷きポリシリコン膜10の上には、下敷きポリシリコン膜10の上面及び側面を覆う層間絶縁膜21を介して、下敷きポリシリコン膜10よりも小さい金属膜からなるボンディングパッド1が配置される。図1(a)の平面図で示されるように、ボンディングパッド1は下敷きポリシリコン膜10の完全に内側に配置される。ボンディングパッド1には同層の金属膜からなる金属配線2が接続され、この金属配線2は延伸され内部回路に繋がる構成となっている。ここで、金属配線2にはアルミ配線や銅配線が利用され、必要に応じてバリアメタル膜を積層したり、反射防止膜を積層したりする構成となっている。
第1の実施例との違いは、外囲配線3と外囲コンタクト20からなる外囲構造がボンディングパッドと電気的に接続していないという点である。
第1の実施例との違いは、下敷きポリシリコン膜10に代えて、導電性で非透水性の下敷き金属膜50を用いている点である。金属膜とすることで、水分の遮断がより強固になり、実施例1の構成よりも高信頼性の構造であって、多層配線構造の半導体装置では本実施例の構造となる。
第2の実施例との違いは、下敷きポリシリコン膜10に代えて、導電性で非透水性の下敷き金属膜50を用いている点である。金属膜とすることで、水分の遮断がより強固になり、実施例1の構成よりも高信頼性の構造であって、多層配線構造の半導体装置では本実施例の構造となる。なお、本実施例の半導体装置では、外囲配線の電位を任意に変更することが可能である。
第1の実施例との違いは、下敷きポリシリコン膜10に代えて、半導体基板に形成した外囲不純物拡散層40と、その内囲にLOCOS酸化膜30を配置している点である。外囲不純物拡散層40と外囲配線3とを外囲コンタクト20が接続しており、外囲コンタクト20は層間絶縁膜21を内外に分断している。ボンディングパッド1は外囲配線3を介して外囲不純物拡散層40に電気的に接続されている。ここで、外囲不純物拡散層40の導電型を周囲のウェルあるいは半導体基板の導電型と異なるようにすることで、ボンディングパッドは逆方向に接続されたダイオードを介して、電源レベル(VDD)あるいは接地レベル(VSS)に接続されることになる。外囲不純物拡散層40の導電型を周囲のウェルあるいは半導体基板の導電型と同じくすれば、ボンディングパッドの電位を電源レベル(VDD)あるいは接地レベル(VSS)に固定することが可能である。この構成は基板もしくはウェルと同電位であるボンディングパッドに使用できることになる。
第2の実施例との違いは、下敷きポリシリコン膜10を代えて、半導体基板に形成した外囲不純物拡散層40と、その内囲にLOCOS酸化膜30を配置している点である。外囲不純物拡散層40と外囲配線3とを外囲コンタクト20と接続している。不純物拡散層に接続されてはいるが、実施例5と違い、ボンディングパッドから直接基板拡散層に配線されているわけではないので、ボンディングパッド1には任意の電位を印加あるいは出力させることが可能である。当然ながら、外囲配線3は電位が制約されており、基板もしくはウェルと同電位となるか、逆方向に接続されたダイオードを介して基板もしくはウェルの電位に接続されることになる。
2 金属配線
3 外囲配線
10 下敷きポリシリコン膜(または、ポリサイド膜)
20 外囲コンタクト
21 層間絶縁膜
30 酸化膜
40 外囲不純物拡散層
50 下敷き金属膜
Claims (4)
- 半導体基板と、
前記半導体基板上の酸化膜と、
前記酸化膜を囲い、前記半導体基板表面に設けられた外囲不純物拡散層と、
前記酸化膜の上方に層間絶縁膜を介して設けられた、前記酸化膜よりも小さいボンディングパッドと、
前記ボンディングパッドと内部回路を繋ぐ金属配線と、
前記ボンディングパッドの周囲であって、前記外囲不純物拡散層の上に、前記ボンディングパッドから離間して配置される外囲配線と、
前記外囲配線の全周に沿って配置され、前記外囲配線と前記外囲不純物拡散層とを電気的に接続し、前記層間絶縁膜を内外に分断するコンタクトと、
からなり、
前記コンタクトは、内部回路に用いるタングステンプラグと同径の隣接するプラグどうしが側面で接して連続して配置されていることを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板上の酸化膜と、
前記酸化膜を囲い、前記半導体基板表面に設けられた外囲不純物拡散層と、
前記酸化膜の上方に層間絶縁膜を介して設けられた、前記酸化膜よりも小さいボンディングパッドと、
前記ボンディングパッドと内部回路を繋ぐ金属配線と、
前記ボンディングパッドの周囲であって、前記外囲不純物拡散層の上に、前記ボンディングパッドから離間して配置される外囲配線と、
前記外囲配線の全周に沿って配置され、前記外囲配線と前記外囲不純物拡散層とを電気的に接続し、前記層間絶縁膜を内外に分断するコンタクトと、
からなり、
前記コンタクトは、内部回路に用いるタングステンプラグの直径より狭幅の連続する外囲溝にタングステン充填されていることを特徴とする半導体装置。 - 前記金属配線と前記外囲配線とが交差し、前記ボンディングパッドが前記外囲不純物拡散層と電気的に接続され、前記ボンディングパッドと前記外囲配線が同電位であることを特徴とする請求項1または請求項2記載の半導体装置。
- 前記外囲配線は、平面視的にC字型形状で、前記C字型の切れ目を通って前記金属配線が内部回路に繋がり、前記ボンディングパッドと前記外囲配線が異電位であることを特徴とする請求項1または請求項2記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013021627A JP6133611B2 (ja) | 2013-02-06 | 2013-02-06 | 半導体装置 |
TW103102115A TWI606564B (zh) | 2013-02-06 | 2014-01-21 | 半導體裝置 |
CN201410043235.9A CN103972206B (zh) | 2013-02-06 | 2014-01-29 | 半导体装置 |
US14/172,229 US9111951B2 (en) | 2013-02-06 | 2014-02-04 | Semiconductor device |
KR1020140012614A KR102146044B1 (ko) | 2013-02-06 | 2014-02-04 | 반도체 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013021627A JP6133611B2 (ja) | 2013-02-06 | 2013-02-06 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014154640A JP2014154640A (ja) | 2014-08-25 |
JP6133611B2 true JP6133611B2 (ja) | 2017-05-24 |
Family
ID=51241537
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013021627A Expired - Fee Related JP6133611B2 (ja) | 2013-02-06 | 2013-02-06 | 半導体装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9111951B2 (ja) |
JP (1) | JP6133611B2 (ja) |
KR (1) | KR102146044B1 (ja) |
CN (1) | CN103972206B (ja) |
TW (1) | TWI606564B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019169639A (ja) | 2018-03-23 | 2019-10-03 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0749798Y2 (ja) * | 1988-01-25 | 1995-11-13 | 日本電気アイシーマイコンシステム株式会社 | Mos集積回路 |
JP3047850B2 (ja) * | 1997-03-31 | 2000-06-05 | 日本電気株式会社 | 半導体装置 |
JP2900908B2 (ja) * | 1997-03-31 | 1999-06-02 | 日本電気株式会社 | 半導体装置およびその製造方法 |
US7298030B2 (en) * | 2003-09-26 | 2007-11-20 | Tessera, Inc. | Structure and method of making sealed capped chips |
JP2005142553A (ja) * | 2003-10-15 | 2005-06-02 | Toshiba Corp | 半導体装置 |
JP4366328B2 (ja) * | 2005-03-18 | 2009-11-18 | 富士通株式会社 | 半導体装置およびその製造方法 |
WO2007074530A1 (ja) * | 2005-12-27 | 2007-07-05 | Fujitsu Limited | 半導体装置 |
JP5324822B2 (ja) * | 2008-05-26 | 2013-10-23 | ラピスセミコンダクタ株式会社 | 半導体装置 |
JP5452064B2 (ja) | 2009-04-16 | 2014-03-26 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
JP2013197516A (ja) * | 2012-03-22 | 2013-09-30 | Seiko Instruments Inc | 半導体装置 |
-
2013
- 2013-02-06 JP JP2013021627A patent/JP6133611B2/ja not_active Expired - Fee Related
-
2014
- 2014-01-21 TW TW103102115A patent/TWI606564B/zh not_active IP Right Cessation
- 2014-01-29 CN CN201410043235.9A patent/CN103972206B/zh not_active Expired - Fee Related
- 2014-02-04 KR KR1020140012614A patent/KR102146044B1/ko active IP Right Grant
- 2014-02-04 US US14/172,229 patent/US9111951B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR102146044B1 (ko) | 2020-08-19 |
KR20140100433A (ko) | 2014-08-14 |
CN103972206B (zh) | 2019-01-25 |
US20140217594A1 (en) | 2014-08-07 |
JP2014154640A (ja) | 2014-08-25 |
US9111951B2 (en) | 2015-08-18 |
TW201448150A (zh) | 2014-12-16 |
CN103972206A (zh) | 2014-08-06 |
TWI606564B (zh) | 2017-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7256475B2 (en) | On-chip test circuit for assessing chip integrity | |
US9536821B2 (en) | Semiconductor integrated circuit device having protective split at peripheral area of bonding pad and method of manufacturing same | |
JP5065695B2 (ja) | 半導体装置 | |
JP5622433B2 (ja) | 半導体装置およびその製造方法 | |
JP4366328B2 (ja) | 半導体装置およびその製造方法 | |
CN110310927B (zh) | 半导体装置 | |
KR20130083361A (ko) | 기판 관통 전극을 갖는 반도체 장치 | |
KR20140095990A (ko) | 반도체 장치 | |
KR20090074970A (ko) | 가아드 링을 갖는 반도체 장치 | |
JP6133611B2 (ja) | 半導体装置 | |
JP2013074113A (ja) | 半導体装置および半導体装置の製造方法 | |
US9698103B2 (en) | Semiconductor device and manufacturing method therefor | |
JP2013197516A (ja) | 半導体装置 | |
CN101236930A (zh) | 半导体装置的制造方法 | |
WO2014045989A1 (ja) | 半導体ウェハ、半導体装置および半導体装置の製造方法 | |
JP7204953B2 (ja) | 半導体装置および半導体モジュール | |
JP5265932B2 (ja) | 半導体装置 | |
US20120086098A1 (en) | Ionic isolation ring | |
JP4726888B2 (ja) | 半導体装置 | |
KR101015535B1 (ko) | 반도체 소자 | |
JP4094012B2 (ja) | 半導体装置 | |
JP2022073883A (ja) | 基準電圧回路を備えた半導体装置 | |
JP5299410B2 (ja) | 半導体装置 | |
JP2007053285A (ja) | 半導体装置 | |
KR20020056363A (ko) | 반도체 소자의 퓨즈 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151204 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20160112 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170420 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6133611 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |