JP2011216759A - 結晶化シリコン層の製造方法、半導体装置の製造方法、電気光学装置の製造方法、半導体装置、電気光学装置および投射型表示装置 - Google Patents

結晶化シリコン層の製造方法、半導体装置の製造方法、電気光学装置の製造方法、半導体装置、電気光学装置および投射型表示装置 Download PDF

Info

Publication number
JP2011216759A
JP2011216759A JP2010084895A JP2010084895A JP2011216759A JP 2011216759 A JP2011216759 A JP 2011216759A JP 2010084895 A JP2010084895 A JP 2010084895A JP 2010084895 A JP2010084895 A JP 2010084895A JP 2011216759 A JP2011216759 A JP 2011216759A
Authority
JP
Japan
Prior art keywords
silicon layer
layer
metal catalyst
amorphous silicon
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010084895A
Other languages
English (en)
Inventor
Yohei Sugimoto
陽平 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2010084895A priority Critical patent/JP2011216759A/ja
Publication of JP2011216759A publication Critical patent/JP2011216759A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】金属原子が内部に拡散、侵入せず、かつ、結晶化方位や粒径を制御することのできる結晶化シリコン層の製造方法、かかる方法を利用した半導体装置の製造方法、電気光学装置の製造方法、半導体装置、電気光学装置および投射型表示装置を提供すること。
【解決手段】結晶化シリコン層を形成するにあたって、基板本体10d上に金属触媒層8および第1非結晶シリコン層4xを形成した後、熱処理を行ない、第1非結晶シリコン層4xと金属触媒層8との間での相互拡散により、第1非結晶シリコン層4xと金属触媒層8とを入れ替える。その際、第1非結晶シリコン層4xは、多結晶シリコン層4yに変化する。金属触媒層8を除去した後、開口部15aを備えた絶縁層15、および第2非結晶シリコン層1xを形成した状態で熱処理を行ない、第2非結晶シリコン層1xを、開口部15aの底部で多結晶シリコン層4yと接している部分を起点にして結晶化させる。
【選択図】図2

Description

本発明は、結晶化シリコン層の製造方法、半導体装置の製造方法、電気光学装置の製造方法、半導体装置、電気光学装置および投射型表示装置に関するものである。
液晶装置や有機エレクトロルミネッセンス装置等の電気光学装置は、各種表示装置として用いられている。また、電気光学装置のうち、液晶装置は、投射型表示装置のライトバルブとしても用いられている。このような電気光学装置に用いられている素子基板は、画素電極および画素電極に対応する画素トランジスターが形成された半導体装置として構成されている。
一方、電気光学装置の素子基板に限らず、各種の半導体装置において、半導体基板自身に電界効果型トランジスターを形成する場合を除いては基板上に結晶化シリコン層を形成する必要がある。この場合、多結晶シリコン膜では、膜内部に多数の結晶欠陥が存在することが指摘され、結晶粒が小さいため結晶粒界が多数存在することでキャリアのトラップ・粒界散乱が起こり、移動度が低いことが指摘されている(特許文献1、非特許文献1参照)。一方、ニッケル、鉄、コバルト、ルテニウム、イリジウム等の金属触媒を用いて結晶粒の大きな結晶化シリコン層を形成し、結晶粒を大きくすることにより、結晶欠陥を低減させる手法が提案されている(特許文献2、非特許文献2参照)。
特開2005−109516号公報 特開2003−37062号公報
Jpn.J.Appl.Phys.43(2004)3293−3296 Jpn.J.Appl.Phys.42(2003)1983−1987
しかしながら、金属触媒を利用した従来の方法では、結晶化シリコン層が金属層と直接、接しているため、結晶化シリコン層に金属原子が拡散、侵入しているおそれがあり、好ましくない等の問題点がある。また、金属触媒を利用した従来の方法では、結晶化方位や粒径を十分に制御できないという問題点もある。
ここに、本発明者は、従来とは全く異なる方法で金属触媒を利用して結晶化シリコン層を得ることを提案するものである。
すなわち、本発明の課題は、金属触媒を利用して、金属原子が内部に拡散、侵入せず、かつ、結晶化方位や粒径を制御することのできる結晶化シリコン層の製造方法、かかる方法を利用した半導体装置の製造方法、電気光学装置の製造方法、半導体装置、電気光学装置および投射型表示装置を提供することにある。
上記課題を解決するために、本発明に係る結晶化シリコン層の製造方法では、金属触媒層を形成する金属触媒層形成工程と、前記金属触媒層上に第1非結晶シリコン層を形成する第1非結晶シリコン層形成工程と、熱処理により前記第1非結晶シリコン層と前記金属触媒層とを相互拡散させて前記金属触媒層と前記第1非結晶シリコン層との位置を入れ替えるとともに、当該第1非結晶シリコン層を多結晶シリコン層に変化させる第1熱処理工程と、前記金属触媒層を除去する金属触媒層除去工程と、前記多結晶シリコン層上に開口部を備えた絶縁層を形成する絶縁層形成工程と、前記開口部内および前記絶縁膜上に第2非結晶シリコン層を形成する第2非結晶シリコン層形成工程と、熱処理により前記開口部の底部で前記第2非結晶シリコン層と前記多結晶シリコン層とが接している部分を起点にして当該第2非結晶シリコン層を結晶化させて結晶化シリコン層を得る第2熱処理工程と、を有していることを特徴とする。
本発明において、金属触媒層形成工程において金属触媒層を形成した後、第1非結晶シリコン層形成工程において金属触媒層上に第1非結晶シリコン層を形成し、その後、第1熱処理工程において熱処理を行なうと、第1非結晶シリコン層と金属触媒層との間で相互拡散が起こる。その結果、金属触媒層と第1非結晶シリコン層との位置が入れ替わるとともに、第1非結晶シリコン層が多結晶シリコン層に変化する。従って、金属触媒層の下層に多結晶シリコン層が形成され、かかる多結晶シリコン層上に金属触媒層が位置することになる。従って、金属触媒層除去工程において金属触媒層を除去することができる。次に、絶縁層形成工程において多結晶シリコン層上に開口部を備えた絶縁層を形成し、第2非結晶シリコン層形成工程において開口部内および絶縁膜上に第2非結晶シリコン層を形成し、その後、第2熱処理工程で熱処理を行なうと、第2非結晶シリコン層は、開口部の底部で多結晶シリコン層と接している部分を起点にして結晶化し、結晶化シリコン層となる。従って、結晶化シリコン層は、金属触媒層と接することがないので、結晶化シリコン層内に金属触媒層の金属原子が侵入することがない。また、第2熱処理工程において、第2非結晶シリコン層は、開口部の底部で多結晶シリコン層と接している部分を起点にして結晶化するので、結晶化シリコン層の結晶化方位および結晶粒の数について、多結晶シリコン層において開口部の底部に位置する結晶粒の方位や数により制御することができる。
本発明において、前記金属触媒層は、アルミニウム層である構成を採用することができる。アルミニウムからなる金属触媒層であれば、第1熱処理工程での熱処理により、第1非結晶シリコン層と金属触媒層との間で相互拡散がスムーズに起こる。それ故、金属触媒層の下層に多結晶シリコン層を効率よく形成することができる。
本発明において、前記開口部は、開口幅が1μm未満であることが好ましい。このように構成すると、多結晶シリコン層において開口部の底部に位置する結晶粒の数が少ないので、その分、結晶粒の大きな結晶化シリコン層を得ることができる。
本発明において、前記金属触媒層形成工程の後、前記金属触媒層を酸化雰囲気と接触させずに前記第1非結晶シリコン層形成工程を行なう構成を採用することができる。かかる構成によれば、金属触媒層の表面に酸化物が形成されないので、第1熱処理工程において第1非結晶シリコン層と金属触媒層との相互拡散が効率よく進行する。
本発明において、前記金属触媒層形成工程の後、前記金属触媒層を酸化雰囲気と接触させてから前記第1非結晶シリコン層形成工程を行なってもよい。かかる構成によれば、金属触媒層の表面に酸化膜が形成されるので、第1熱処理工程において第1非結晶シリコン層と金属触媒層との相互拡散の際、酸化膜が障壁となる。従って、多結晶シリコン層の成長開始点が少ないので、結晶粒の大きな多結晶シリコン層を形成することができる。
本発明を適用した結晶化シリコン層の製造方法は、半導体装置の製造方法に適用でき、この場合、前記結晶化シリコン層を用いて半導体素子を形成する。
本発明においては、前記半導体素子として、前記結晶化シリコン層を能動層とする電界効果型トランジスターを形成する構成を採用することができる。この場合、前記絶縁膜の下層側に位置する前記多結晶シリコン層に電気的接続する配線を備え、当該多結晶シリコン層をバックゲート電極あるいは容量電極として用いることができる。
本発明に係る半導体装置の製造方法は、電気光学装置の製造方法として利用でき、この場合、前記電界効果型トランジスターを、画素電極に対応して設けられた画素トランジスターとして形成して、電気光学装置用の素子基板を製造する。
本発明に係る方法で製造した半導体装置は、多結晶シリコン層と、該多結晶シリコン層の上層に形成され、当該多結晶シリコン層と重なる位置に開口部を備えた絶縁層と、該絶縁層上に形成され、前記開口部の底部で前記多結晶シリコン層に接する結晶化シリコン層を備えた半導体素子と、を有していることを特徴とする。
本発明においては、前記半導体素子として、前記結晶化シリコン層を能動層とする電界効果型トランジスターである構成を採用することができる。
本発明を適用した半導体装置を電気光学装置の素子基板として用いる場合、前記電界効果型トランジスターを、画素電極に対応して設けられた画素トランジスターとして備えていることになる。
本発明に係る電気光学装置は液晶装置として構成することができ、この場合、液晶装置は、前記素子基板との間に液晶層を保持する対向基板を備えている。
かかる液晶装置は、直視型の表示装置に用いることができるとともに、投射型表示装置のライトバルブとして用いることができる。この場合、投射型表示装置は、電気光学装置に光を供給する光源部と、前記電気光学装置によって光変調された光を投射する投射光学系と、を有している。
本発明を適用した半導体装置の説明図である。 本発明を適用した結晶化シリコン層および半導体装置の製造方法を示す説明図である。 本発明を適用した結晶化シリコン層および半導体装置の製造方法を示す説明図である。 本発明を適用した別の半導体装置の説明図である。 本発明を適用した電気光学装置の電気的構成を示すブロック図である。 本発明を適用した電気光学装置の具体的構成を示す説明図である。 本発明を適用した電気光学装置の画素構成を示す説明図である。 本発明を適用した反射型の電気光学装置を用いた電子機器の説明図である。
図面を参照して、本発明の実施の形態を説明する。なお、以下の説明で参照する図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
[半導体装置]
(半導体装置の構成)
図1は、本発明を適用した半導体装置の説明図であり、図1(a)、(b)は、半導体装置に形成した電界効果型トランジスターの平面図、および断面図である。
図1に示すように、本形態の半導体装置10は、石英基板等からなる基板本体10d(基板)上に、シリコン酸化膜等からなる絶縁性の下地層11、多結晶シリコン層4yと、絶縁層15と、絶縁層15上に形成された結晶化シリコン層1aをこの順に備えている。
結晶化シリコン層1aは、半導体素子としての電界効果型トランジスター30の能動層として用いられている。より具体的には、電界効果型トランジスター30は、結晶化シリコン層1aの上層側にはゲート絶縁層2が形成されており、ゲート絶縁層2の上層にゲート電極3cが形成されている。結晶化シリコン層1aは、ゲート電極3cにゲート絶縁層2を介して対向するチャネル領域1gを備えており、チャネル領域1gの両側には、ソース領域1bおよびドレイン領域1cを備えている。ゲート電極3cの上層側は層間絶縁膜71が形成されており、層間絶縁膜71の上層にはソース電極6cおよびドレイン電極6bが形成されている。ソース電極6cは、層間絶縁膜71およびゲート絶縁層2を貫通するコンタクトホール71aを介してソース領域1bに電気的に接続し、ドレイン電極6bは、層間絶縁膜71およびゲート絶縁層2を貫通するコンタクトホール71bを介してドレイン領域1cに電気的に接続している。
ここで、絶縁層15は、多結晶シリコン層4yと平面視で重なる位置に開口部15aを備えており、結晶化シリコン層1aは、開口部15aの内部および絶縁層15の上層に形成されている。
このように構成した半導体装置10については、例えば、図5〜図7を参照して説明する画素電極等を設ければ、電気光学装置用の素子基板として構成することができ、かかる素子基板において、電界効果型トランジスター30は、画素トランジスターや、駆動回路用トランジスターとして構成される。
(結晶化シリコン層1aおよび半導体装置10の製造方法)
図2および図3は、本発明を適用した結晶化シリコン層1aおよび半導体装置10の製造方法を示す説明図である。なお、図2(a)〜(e)および図3は、結晶化シリコン層1aおよび半導体装置10の製造方法を示す工程断面図であり、図2(f)、(g)はパターニング後の結晶化シリコン層の平面形状を示す説明図である。
本形態では、まず、図2(a)に示すように、石英基板等からなる基板本体10dの全面にCVD法等によりシリコン酸化膜等からなる絶縁性の下地層11を形成する。
次に、金属触媒層形成工程において、下地層11上の全面にスパッタ法等により金属触媒層8を形成する。本形態では、金属触媒層8としてアルミニウム膜を形成する。
次に、第1非結晶シリコン層形成において、金属触媒層8上に全面にスパッタ法、CVD法、蒸着法等により、アモルファスシリコン膜からなる第1非結晶シリコン層4xを形成する。かかる第1非結晶シリコン層4xの形成は、室温、あるいは最高でも250℃程度の温度条件下で行なう。
次に、第1熱処理工程において、窒素雰囲気中で400℃から500℃の温度条件で熱処理を行なう。その結果、第1非結晶シリコン層4xと金属触媒層8とが相互拡散して、図2(b)に示すように、第1非結晶シリコン層4xと金属触媒層8との位置が入れ替わる。その際、第1非結晶シリコン層4xが結晶化し、金属触媒層8の下層側に多結晶シリコン層4yが形成された状態となる。
かかる第1熱処理工程において、金属触媒層形成工程の後、第1非結晶シリコン層形成工程の前に、金属触媒層8を酸化雰囲気と接触させなければ、金属触媒層8の表面には酸化膜が形成されないので、400℃の温度で10時間以内の熱処理で結晶化が可能である。かかる条件では、結晶粒径が数μmの多結晶シリコン層4yを形成することができる。
これに対して、金属触媒層形成工程の後、第1非結晶シリコン層形成工程の前に、金属触媒層8を酸化雰囲気と接触させれば、金属触媒層8の表面に酸化膜が形成され、かかる酸化膜は障壁となる。従って、第1熱処理工程において、相互拡散が抑制される結果、温度条件を500℃程度まで高めないと、10時間以内では結晶化が完了しない。かかる条件では、多結晶シリコン層4yの成長開始点が少ないので、結晶粒径が数十μmの多結晶シリコン層4yを形成することができ、金属触媒層8の表面に酸化膜が形成されない場合と比較して、結晶粒径を十倍程度、大きくすることができる。
また、金属触媒層8の膜厚と第1非結晶シリコン層4xの膜厚を1:1に設定すれば、多結晶シリコン層4yの形成が可能である。より具体的には、金属触媒層8の膜厚と第1非結晶シリコン層4xの膜厚との比は、例えば、50nm:50nmから100nm:100nmに設定すれば、多結晶シリコン層4yの形成が可能である。なお、シリコン原子を十分に金属触媒層8に供給するという観点からすれば、第1非結晶シリコン層4xの膜厚は、金属触媒層8の膜厚より大であることが好ましい。
また、第1非結晶シリコン層4xと金属触媒層8の膜厚が各々100nm以上の場合、試料面内に対して垂直方向の結晶面は、(100)面が優先配向した多結晶シリコン層4yが形成され、第1非結晶シリコン層4xの膜厚が50nm以下の場合、(111)面が優先配向した多結晶シリコン層4yが形成される。
次に、金属触媒層除去工程において、図2(c)に示すように、ドライエッチングあるいはウエットエッチングにより、金属触媒層8を除去した後、パターニング工程で、多結晶シリコン層4yを所定の形状、例えば、図2(f)に示すように、略四角形の大面積領域4y1から一方の帯状部分4y2が延在する形状にパターニングする。
次に、絶縁層形成工程では、図2(d)に示すように、多結晶シリコン層4yの上層に、多結晶シリコン層4yと重なる位置に開口部15aを備えたシリコン酸化膜等からなる絶縁層15を形成する。より具体的には、シリコン酸化膜等からなる絶縁層15を形成した後、エッチングマスクを形成した状態で絶縁層15をエッチングし、開口部15aを形成する。本形態では、図2(g)に示すように、多結晶シリコン層4yの帯状部分4y2と重なる位置に開口部15aを形成する。
ここで、多結晶シリコン層4yの結晶粒は1μmから10μmであることから、開口部15aの幅寸法は1μm未満であることが好ましい。かかるサイズに設定すれば、開口部15aの底部は、多結晶シリコン層4yの1つの結晶粒、あるいは少ない数の結晶粒と重なることになる。
次に、第2非結晶シリコン層形成工程では、図2(e)に示すように、スパッタ法、CVD法、蒸着法等により、絶縁膜15上の全面にアモルファスシリコン膜からなる第2非結晶シリコン層1xを形成する。その結果、第2非結晶シリコン層1xは、第2開口部15aの内部および絶縁膜15上に一体に形成される。
次に、図3に示す第2熱処理工程を窒素雰囲気中で行ない、多結晶シリコン層4yを核として第2非結晶シリコン層1xを固相成長結晶化させ、結晶化シリコン層1zを得る。より具体的には、開口部15aの底部で第2非結晶シリコン層1xと多結晶シリコン層4yとが接している部分を起点にして第2非結晶シリコン層1xを結晶化させて結晶化シリコン層1zを得る。かかる第2熱処理工程では、第2非結晶シリコン層1x内部の固相結晶化による核発生がほとんど起こらない温度条件、例えば、550℃から600℃程度の温度条件で24時間以上の熱処理を行ない、第2非結晶シリコン層1xを結晶化させて結晶化シリコン層1zを得る。かかる第2熱処理工程では、図3(a)〜(d)に示す過程を辿る。具体的には、まず、図3(a)に点線で示す円内に矢印で示すように、開口部15aの内部において、開口部15aの底部の側から第2非結晶シリコン層1xの結晶化が進む。次に、図3(b)に点線で示す円内に矢印で示すように、開口部15a内の第2非結晶シリコン層1xが結晶化した後は、図3(c)に矢印で示すように、第2非結晶シリコン層1xの横方向に結晶化が進行し、図3(d)に示すように、第2非結晶シリコン層1x全体が結晶化シリコン層1zとなる。なお、結晶化の進行状況によっては、700℃以上の温度条件でさらに熱処理を行い、欠陥を低減するための焼き締めを実施してよい。
このようにして第2熱処理工程を行なうと、結晶粒が数μmから数十μmの多結晶膜からなる結晶化シリコン層1zが得られ、かかる結晶化シリコン層1zは、多結晶シリコン層4yの結晶方位に倣って、(100)面あるいは(111)面が優先配向した結晶化膜となる。また、開口部15aの底部が多結晶シリコン膜4yの結晶粒の1つに重なっている場合、単結晶シリコンの選択成長が起こるため、開口部15aの周辺から数10μm角の範囲にわたって単結晶領域を備えた結晶化シリコン層1zを得ることができる。
しかる後には、結晶化シリコン層1zを、図1に示す結晶化シリコン層1aの形状にパターニングした後、周知の半導体プロセスを利用して、図1を参照して説明したゲート絶縁膜2の形成やゲート電極3cの形成、不純物イオンの導入等を行なえば、電界効果型トランジスター30を備えた半導体装置10を製造することができる。また、図5〜図7を参照して後述する画素電極等を設ければ、電気光学装置用の素子基板として構成することができ、かかる素子基板において、電界効果型トランジスター30は、画素トランジスターや、駆動回路用トランジスターとして構成される。
(本形態の主な効果)
以上説明したように、本形態では、金属触媒層形成工程において基板本体10d上に金属触媒層8を形成した後、第1非結晶シリコン層形成工程において金属触媒層8上に第1非結晶シリコン層4xを形成し、その後、第1熱処理工程において熱処理を行なうと、第1非結晶シリコン層4xと金属触媒層8との間で相互拡散が起こる。その結果、第1非結晶シリコン層4xと金属触媒層8との位置が入れ替わるとともに、第1非結晶シリコン層4xは、多結晶シリコン層4yに変化する。従って、金属触媒層8の下層に多結晶シリコン層4yが形成され、かかる多結晶シリコン層4y上に金属触媒層8が位置することになる。従って、金属触媒層除去工程において金属触媒層8を除去することができる。次に、絶縁層形成工程において多結晶シリコン層4y上に開口部15aを備えた絶縁層15を形成し、第2非結晶シリコン層形成工程において開口部15a内および絶縁膜15上に第2非結晶シリコン層1xを形成し、その後、第2熱処理工程で熱処理を行なうと、第2非結晶シリコン層1xは、開口部15aの底部で多結晶シリコン層4yと接している部分を起点にして結晶化し、結晶化シリコン層1zとなる。従って、結晶化シリコン層1zは、金属触媒層8と接することがないので、結晶化シリコン層1z内に金属触媒層8の金属原子が侵入することがない。また、第2熱処理工程において、第2非結晶シリコン層1xは、開口部15aの底部で多結晶シリコン層4yと接している部分を起点にして結晶化するので、結晶化シリコン層1zの結晶化方位および結晶粒の数については、多結晶シリコン層4yにおいて開口部15aの底部に位置する結晶粒の方位や数により制御することができる。
また、本形態において、金属触媒層8はアルミニウム層であり、アルミニウムは融点が低い。このため、第1熱処理工程での熱処理により、第1非結晶シリコン層4xと金属触媒層8との間で相互拡散がスムーズに起こる。それ故、金属触媒層8の下層に多結晶シリコン層4yを効率よく形成することができる。
また、絶縁膜15に形成した開口部15aは、開口幅が1μm未満である。このため、多結晶シリコン層4yにおいて開口部15aの底部に位置する結晶粒の数が少ないので、その分、結晶粒の大きな結晶化シリコン層1zを得ることができる。
なお、半導体装置10では、絶縁層15の下層側に多結晶シリコン層4yが存在し、かかる多結晶シリコン層4yにはアルミニウムが侵入しており、透光性が低い。従って、多結晶シリコン層4yについては、基板本体10dにおいて電界効果型トランジスター30が形成されている側とは反対側から侵入する光を遮断する遮光層として利用してもよい。その場合、多結晶シリコン層4yの平面形状については、結晶化シリコン層1aと重なる形状のパターニングすることが好ましい。
[半導体装置10の変形例]
図4は、本発明を適用した別の半導体装置の説明図であり、図4(a)、(b)は、半導体装置に形成した電界効果型トランジスターの平面図、および断面図である。なお、本形態の基本的な構成は、図1〜図3を参照して説明した形態と同様であるため、共通する部分には同一の符号を付してそれらの説明を省略する。
図4に示すように、本形態の半導体装置10は、図1〜図3を参照して説明した形態と同様、石英基板等からなる基板本体10d上に、シリコン酸化膜等からなる絶縁性の下地層11、多結晶シリコン層4yと、絶縁層15と、絶縁層15上に形成された結晶化シリコン層1aをこの順に備えている。また、結晶化シリコン層1aは、半導体素子としての電界効果型トランジスター30の能動層として用いられており、絶縁層15の下層側には、結晶化シリコン層1aと重なる位置に多結晶シリコン層4yが存在している。また、多結晶シリコン層4yにはアルミニウムが侵入しており、導電性を有している。そこで、本形態では、多結晶シリコン層4yをバックゲート電極あるいは容量電極として用いる。
より具体的には、層間絶縁膜71の上には配線6eが形成されており、かかる配線6eは、層間絶縁膜71、ゲート絶縁層2、絶縁層15を貫通するコンタクトホール71eを介して多結晶シリコン層4yに電気的に接続している。従って、多結晶シリコン層4yについては、絶縁層15をゲート絶縁層とするバックゲート電極として利用することができる。あるいは、多結晶シリコン層4yについては、ドレイン領域1cとの間に絶縁層15を誘電体層として挟む容量素子の下電極(容量電極)として利用することができる。このような場合にも、多結晶シリコン層4yの平面形状や開口部15aの位置等については、使用する用途に応じて最適な形状や位置に設定することが好ましい。
[電気光学装置への適用例]
以下、図1〜図4を参照して説明した半導体装置10を電気光学装置の素子基板として構成した例を説明する。従って、以下の説明では、図1〜図4を参照して説明した構成と共通する部分には同一の符号を付してそれらの説明を省略する。
(全体構成)
図5は、本発明を適用した電気光学装置の電気的構成を示すブロック図である。図5に示すように、電気光学装置100は、液晶パネル100pを有しており、液晶パネル100pは、その中央領域に複数の画素100aがマトリクス状に配列された画素領域10bを備えている。かかる液晶パネル100pにおいて、後述する素子基板としての半導体装置10には、画素領域10bの内側で複数本のデータ線6aおよび複数本の走査線3aが縦横に延びており、それらの交点に対応する位置に画素100aが構成されている。複数の画素100aの各々には、画素トランジスターとしての電界効果型トランジスター30、および後述する画素電極9aが形成されている。電界効果型トランジスター30のソースにはデータ線6aが電気的に接続され、電界効果型トランジスター30のゲートには走査線3aが電気的に接続され、電界効果型トランジスター30のドレインには、画素電極9aが電気的に接続されている。
半導体装置10(素子基板)において、画素領域10bの外側領域には走査線駆動回路104およびデータ線駆動回路101が構成されている。データ線駆動回路101は各データ線6aの一端に電気的に接続しており、画像処理回路から供給される画像信号を各データ線6aに順次供給する。走査線駆動回路104は、各走査線3aに電気的に接続しており、走査信号を各走査線3aに順次供給する。
本形態では、走査線駆動回路104およびデータ線駆動回路101には、図1〜図4を参照して説明した電界効果型トランジスター30によってCMOS回路等が用いられている。かかる電界効果型トランジスター30は、オン電流が高いため、高速動作が可能である等の利点がある。
各画素100aにおいて、画素電極9aは、後述する対向基板に形成された共通電極と液晶を介して対向し、液晶容量50aを構成している。また、各画素100aには、液晶容量50aで保持される画像信号の変動を防ぐために、液晶容量50aと並列に保持容量60が付加されている。本形態では、保持容量60を構成するために、複数の画素100aに跨って走査線3aと並行して延びた容量線3bが形成されている。
(液晶パネル100pおよび半導体装置10の構成)
図6は、本発明を適用した電気光学装置100の具体的構成を示す説明図であり、図6(a)、(b)は各々、本発明を適用した電気光学装置100の液晶パネル100pを各構成要素と共に対向基板の側から見た平面図、およびそのH−H′断面図である。
図6(a)、(b)に示すように、電気光学装置100の液晶パネル100pでは、半導体装置10(素子基板)と対向基板20とが所定の隙間を介してシール材107によって貼り合わされており、シール材107は対向基板20の縁に沿うように配置されている。シール材107は、光硬化樹脂や熱硬化性樹脂等からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー、あるいはガラスビーズ等のギャップ材が配合されている。本形態において、半導体装置10の基体は基板本体10dであり、対向基板20の基体は透光性基板20dである。
半導体装置10において、シール材107の外側領域では、半導体装置10の一辺に沿ってデータ線駆動回路101および複数の端子102が形成されており、この一辺に隣接する他の辺に沿って走査線駆動回路104が形成されている。また、対向基板20のコーナー部の少なくとも1箇所においては、半導体装置10と対向基板20との間で電気的導通をとるための上下導通材109が形成されている。
詳しくは後述するが、半導体装置10には、アルミニウムやアルミニウム合金等といったアルミニウム系材料や、銀や銀合金等といった銀系材料からなる反射性の画素電極9aがマトリクス状に形成されている。
対向基板20には、シール材107の内側領域に遮光性材料からなる額縁108が形成され、その内側が画像表示領域10aとされている。対向基板20には、ITO(Indium Tin Oxide)膜からなる透光性の共通電極21が形成されている。
なお、画素領域10bには、額縁108と平面的に重なる領域にダミーの画素が構成される場合があり、この場合、画素領域10bのうち、ダミー画素を除いた領域が画像表示領域10aとして利用されることになる。
かかる反射型の電気光学装置100では、図7(b)に矢印Lで示すように、対向基板20の側から入射した光を反射性の画素電極9aで反射して再び、対向基板20の側から出射する間に液晶層50によって光変調される。なお、電気光学装置100は、モバイルコンピューター、携帯電話機等といった電子機器のカラー表示装置として用いることができ、この場合、対向基板20には、カラーフィルター(図示せず)や保護膜が形成される。また、対向基板20の光入射側の面には、使用する液晶層50の種類、すなわち、TN(ツイステッドネマティック)モード、STN(スーパーTN)モード等々の動作モードや、ノーマリホワイトモード/ノーマリブラックモードの違いに応じて、偏光フィルム、位相差フィルム、偏光板等が所定の向きに配置される。さらに、電気光学装置100は、後述する投射型表示装置(液晶プロジェクター)において、RGB用のライトバルブとして用いることができる。この場合、RGB用の各電気光学装置100の各々には、RGB色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになるので、カラーフィルターは形成されない。
(各画素の構成)
図7は、本発明を適用した電気光学装置100の画素構成を示す説明図であり、図7(a)、(b)は各々、本発明を適用した反射型の電気光学装置100に用いた半導体装置10において相隣接する画素の平面図、およびそのA1−A1′線に相当する位置で電気光学装置100を切断したときの断面図である。なお、図7(a)において、データ線6aおよびドレイン電極6bは一点鎖線で示し、走査線3aおよび容量線3bは実線で示し、結晶化シリコン層1a(半導体層)は短い点線、画素電極9aについては二点鎖線で示してある。
図7(a)、(b)に示すように、半導体装置10には、石英基板等からなる基板本体10dの第1面10xおよび第2面10yのうち、対向基板20側に位置する第1面10xにシリコン酸化膜等からなる下地層11が形成されているとともに、その上層側において、画素電極9aと平面的に重なる位置にNチャネル型の電界効果型トランジスター30が形成されている。
電界効果型トランジスター30は、図1〜図4を参照して説明した結晶化シリコン層1aを能動層として備えている。このため、結晶化シリコン層1aの下層側には絶縁層15が形成され、かかる絶縁層15の下層側には多結晶シリコン層4yが形成されている。また、絶縁層15には、多結晶シリコン層4yと重なる位置に開口部15aが形成されており、開口部15aの内部にも結晶化シリコン層1aが存在している。
結晶化シリコン層1aにはチャネル領域1g、ソース領域1b、およびドレイン領域1cが形成されており、結晶化シリコン層1aの表面側には、シリコン酸化膜やシリコン窒化膜からなる透光性のゲート絶縁層2が形成されている。ゲート絶縁層2の表面には、金属膜やドープトシリコン膜からなるゲート電極3c(走査線3a)が形成されている。結晶化シリコン層1aにおけるドレイン領域1cからの延設部分1eには、ゲート絶縁層2を介して容量線3bが対向し、保持容量60が形成されている。
電界効果型トランジスター30の上層側には、シリコン酸化膜やシリコン窒化膜等からなる層間絶縁膜71、およびシリコン酸化膜やシリコン窒化膜等からなる層間絶縁膜75が形成されている。層間絶縁膜71の表面には、ソース電極6c(データ線6a)およびドレイン電極6bが形成され、ソース電極6c(データ線6a)は、層間絶縁膜71に形成されたコンタクトホール71aを介してソース領域1bに電気的に接続し、ドレイン電極6bは、層間絶縁膜71に形成されたコンタクトホール71bを介してドレイン領域1cに電気的に接続している。
層間絶縁膜75の表面には画素電極9aが島状に形成されており、画素電極9aは、層間絶縁膜75に形成されたコンタクトホール75bを介してドレイン電極6bに電気的に接続されている。かかる電気的な接続を行なうにあたって、本形態では、コンタクトホール75bの内部は、プラグ80と称せられる導電膜によって埋められ、画素電極9aは、プラグ80を介してドレイン電極6bに電気的に接続されている。かかる構成によれば、画素電極9aの表面にコンタクトホール75bに起因する凹凸が発生しないという利点がある。
層間絶縁膜75の表面とプラグ80の表面は、連続した平坦面を形成しており、かかる平坦面上に反射性の画素電極9aが形成されている。また、隣接する画素電極9aの間において、画素電極9aの厚さ寸法に相当する深さの溝状凹部は表面絶縁膜78で埋められている。このため、画素電極9aと表面絶縁膜78とは連続した平坦面を形成しており、かかる平坦面上に、シリコン酸化膜等からなる下地保護膜160が形成されている。また、下地保護膜160の上層には、斜方蒸着されたシリコン酸化膜からなる配向膜16が形成されている。
対向基板20では、透光性基板20dにおいて半導体装置10と対向する面全体にITO膜からなる共通電極21が形成され、共通電極21の表面には、シリコン酸化膜等からなる下地保護膜260が形成されている。また、下地保護膜260の上層には、斜方蒸着されたシリコン酸化膜からなる配向膜26が形成されている。
このように構成した半導体装置10と対向基板20は、画素電極9aと共通電極21とが対面するように対向配置され、かつ、これらの基板間には、シール材107により囲まれた空間内に電気光学物質としての液晶層50が封入されている。液晶層50は、画素電極9aからの電界が印加されていない状態で、半導体装置10および対向基板20に形成された配向膜16、26により所定の配向状態をとる。液晶層50は、一種または数種のネマティック液晶を混合したもの等からなる。
[電子機器への搭載例]
本発明に係る反射型の電気光学装置100は、図8(a)に示す投射型表示装置(液晶プロジェクター/電子機器)や、図8(b)、(c)に示す携帯用電子機器に用いることができる。
図8(a)に示す投射型表示装置1000は、システム光軸Lに沿って光源部810、インテグレーターレンズ820および偏光変換素子830が配置された偏光照明装置800を有している。また、投射型表示装置1000は、システム光軸Lに沿って、偏光照明装置800から出射されたS偏光光束をS偏光光束反射面841により反射させる偏光ビームスプリッター840と、偏光ビームスプリッター840のS偏光光束反射面841から反射された光のうち、青色光(B)の成分を分離するダイクロイックミラー842と、青色光が分離された後の光束のうち、赤色光(R)の成分を反射させて分離するダイクロイックミラー843とを有している。また、投射型表示装置1000は、各色光が入射する3枚の電気光学装置100R、100G、100B(電気光学装置100)を備えている。かかる投射型表示装置1000は、赤色用、緑色用、青色用の3つの電気光学装置100R、100G、100Bにて変調された光をダイクロイックミラー842、843、および偏光ビームスプリッター840にて合成した後、この合成光を投射光学系850によってスクリーン860に投射する。
次に、図8(b)に示す携帯電話機3000は、複数の操作ボタン3001、スクロールボタン3002、並びに表示ユニットとしての電気光学装置100〈直視型表示装置〉を備える。スクロールボタン3002を操作することによって、電気光学装置100に表示される画面がスクロールされる。図8(c)に示す情報携帯端末4000(PDA:Personal Digital Assistants)は、複数の操作ボタン4001、電源スイッチ4002、並びに表示ユニットとしての電気光学装置100を備えており、電源スイッチ4002を操作すると、住所録やスケジュール帳といった各種の情報が電気光学装置100に表示される。
また、本発明を適用した電気光学装置100が搭載される電子機器としては、図8(a)、(b)、(c)に示すものの他、ヘッドマウンティトディスプレイ、デジタルスチルーカメラ、液晶テレビ、ビューファインダー型、モニター直視型のビデオテープレコーダー、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、POS端末、銀行端末等の電子機器等が挙げられる。
さらに、電気光学装置100を透過型に構成した場合も、透過型の投射型表示装置のライトバルブや、直視型の表示装置に本発明を適用した電気光学装置100を用いることができる。
1a、1z・・結晶化シリコン層、4x・・第1非結晶シリコン層、4y・・多結晶シリコン層、8・・金属触媒層、10・・半導体装置(素子基板)、10d・・基板本体(基板)、11・・下地層、15・・絶縁層、15a・・開口部、30・・電界効果型トランジスター、100・・電気光学装置

Claims (14)

  1. 金属触媒層を形成する金属触媒層形成工程と、
    前記金属触媒層上に第1非結晶シリコン層を形成する第1非結晶シリコン層形成工程と、
    熱処理により前記第1非結晶シリコン層と前記金属触媒層とを相互拡散させて前記金属触媒層と前記第1非結晶シリコン層との位置を入れ替えるとともに、当該第1非結晶シリコン層を多結晶シリコン層に変化させる第1熱処理工程と、
    前記金属触媒層を除去する金属触媒層除去工程と、
    前記多結晶シリコン層上に開口部を備えた絶縁層を形成する絶縁層形成工程と、
    前記開口部内および前記絶縁膜上に第2非結晶シリコン層を形成する第2非結晶シリコン層形成工程と、
    熱処理により前記開口部の底部で前記第2非結晶シリコン層と前記多結晶シリコン層とが接している部分を起点にして当該第2非結晶シリコン層を結晶化させて結晶化シリコン層を得る第2熱処理工程と、
    を有していることを特徴とする結晶化シリコン層の製造方法。
  2. 前記金属触媒層は、アルミニウム層であることを特徴とする請求項1に記載の結晶化シリコン層の製造方法。
  3. 前記開口部は、開口幅が1μm未満であることを特徴とする請求項2に記載の結晶化シリコン層の製造方法。
  4. 前記金属触媒層形成工程の後、前記金属触媒層を酸化雰囲気と接触させずに前記第1非結晶シリコン層形成工程を行なうことを特徴とする請求項2または3に記載の結晶化シリコン層の製造方法。
  5. 前記金属触媒層形成工程の後、前記金属触媒層を酸化雰囲気と接触させてから前記第1非結晶シリコン層形成工程を行なうことを特徴とする請求項2または3に記載の結晶化シリコン層の製造方法。
  6. 請求項1乃至5の何れか一項に記載の結晶化シリコン層の製造方法を用いた半導体装置の製造方法であって、
    前記結晶化シリコン層を用いて半導体素子を形成することを特徴とする半導体装置の製造方法。
  7. 前記半導体素子として、前記結晶化シリコン層を能動層とする電界効果型トランジスターを製造することを特徴とする請求項6に記載の半導体装置の製造方法。
  8. 前記絶縁膜の下層側に位置する前記多結晶シリコン層に電気的接続する配線を備え、
    当該多結晶シリコン層をバックゲート電極あるいは容量電極として用いることを特徴とする請求項7に記載の半導体装置の製造方法。
  9. 請求項7または8に記載の半導体装置の製造方法を用いた電気光学装置の製造方法であって、
    前記電界効果型トランジスターを、画素電極に対応して設けられた画素トランジスターとして形成して、電気光学装置用の素子基板を製造することを特徴とする電気光学装置の製造方法。
  10. 多結晶シリコン層と、
    該多結晶シリコン層の上層に形成され、当該多結晶シリコン層と重なる位置に開口部を備えた絶縁層と、
    該絶縁層上に形成され、前記開口部の底部で前記多結晶シリコン層に接する結晶化シリコン層を備えた半導体素子と、
    を有していることを特徴とする半導体装置。
  11. 前記半導体素子は、前記結晶化シリコン層を能動層とする電界効果型トランジスターであることを特徴とする請求項10に記載の半導体装置。
  12. 請求項11に記載の半導体装置を素子基板として備えた電気光学装置であって、
    前記電界効果型トランジスターを、画素電極に対応して設けられた画素トランジスターとして備えていることを特徴とする電気光学装置。
  13. 前記素子基板との間に液晶層を保持する対向基板を備えていることを特徴とする請求項12に記載の電気光学装置。
  14. 請求項13に記載の電気光学装置と、該電気光学装置に光を供給する光源部と、前記電気光学装置によって光変調された光を投射する投射光学系と、を有していることを特徴とする投射型表示装置。
JP2010084895A 2010-04-01 2010-04-01 結晶化シリコン層の製造方法、半導体装置の製造方法、電気光学装置の製造方法、半導体装置、電気光学装置および投射型表示装置 Pending JP2011216759A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010084895A JP2011216759A (ja) 2010-04-01 2010-04-01 結晶化シリコン層の製造方法、半導体装置の製造方法、電気光学装置の製造方法、半導体装置、電気光学装置および投射型表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010084895A JP2011216759A (ja) 2010-04-01 2010-04-01 結晶化シリコン層の製造方法、半導体装置の製造方法、電気光学装置の製造方法、半導体装置、電気光学装置および投射型表示装置

Publications (1)

Publication Number Publication Date
JP2011216759A true JP2011216759A (ja) 2011-10-27

Family

ID=44946187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010084895A Pending JP2011216759A (ja) 2010-04-01 2010-04-01 結晶化シリコン層の製造方法、半導体装置の製造方法、電気光学装置の製造方法、半導体装置、電気光学装置および投射型表示装置

Country Status (1)

Country Link
JP (1) JP2011216759A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653861A (zh) * 2017-01-03 2017-05-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板及其制备方法
US20220319846A1 (en) * 2021-04-06 2022-10-06 Tokyo Electron Limited Method of crystallizing amorphous silicon film and deposition apparatus

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01216519A (ja) * 1988-02-25 1989-08-30 Seiko Epson Corp 半導体装置の製造方法
JPH01220820A (ja) * 1988-02-29 1989-09-04 Seiko Epson Corp 半導体装置の製造方法
JPH0281423A (ja) * 1988-09-17 1990-03-22 Fuji Electric Co Ltd Soi基板の製造方法
JPH04133033A (ja) * 1990-09-25 1992-05-07 Seiko Instr Inc 半導体単結晶薄膜基板光弁装置とその製造方法
JPH04152574A (ja) * 1990-10-16 1992-05-26 Agency Of Ind Science & Technol 平板型光弁駆動用半導体装置の製造方法
JPH05343689A (ja) * 1992-06-09 1993-12-24 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP2002093701A (ja) * 2000-09-12 2002-03-29 Toyota Central Res & Dev Lab Inc 多結晶シリコン薄膜の製造方法
JP2004235570A (ja) * 2003-01-31 2004-08-19 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電子光学装置、及び電子機器
JP2008198714A (ja) * 2007-02-09 2008-08-28 Toyota Central R&D Labs Inc 多結晶シリコン膜の作製方法及び多結晶シリコン膜付き基板
JP2009302171A (ja) * 2008-06-11 2009-12-24 Seiko Epson Corp 半導体装置の製造方法、トランジスタの製造方法ならびに電気光学装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01216519A (ja) * 1988-02-25 1989-08-30 Seiko Epson Corp 半導体装置の製造方法
JPH01220820A (ja) * 1988-02-29 1989-09-04 Seiko Epson Corp 半導体装置の製造方法
JPH0281423A (ja) * 1988-09-17 1990-03-22 Fuji Electric Co Ltd Soi基板の製造方法
JPH04133033A (ja) * 1990-09-25 1992-05-07 Seiko Instr Inc 半導体単結晶薄膜基板光弁装置とその製造方法
JPH04152574A (ja) * 1990-10-16 1992-05-26 Agency Of Ind Science & Technol 平板型光弁駆動用半導体装置の製造方法
JPH05343689A (ja) * 1992-06-09 1993-12-24 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP2002093701A (ja) * 2000-09-12 2002-03-29 Toyota Central Res & Dev Lab Inc 多結晶シリコン薄膜の製造方法
JP2004235570A (ja) * 2003-01-31 2004-08-19 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電子光学装置、及び電子機器
JP2008198714A (ja) * 2007-02-09 2008-08-28 Toyota Central R&D Labs Inc 多結晶シリコン膜の作製方法及び多結晶シリコン膜付き基板
JP2009302171A (ja) * 2008-06-11 2009-12-24 Seiko Epson Corp 半導体装置の製造方法、トランジスタの製造方法ならびに電気光学装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653861A (zh) * 2017-01-03 2017-05-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板及其制备方法
US20220319846A1 (en) * 2021-04-06 2022-10-06 Tokyo Electron Limited Method of crystallizing amorphous silicon film and deposition apparatus
US12112947B2 (en) * 2021-04-06 2024-10-08 Tokyo Electron Limited Method of crystallizing amorphous silicon film and deposition apparatus

Similar Documents

Publication Publication Date Title
TWI250337B (en) An electro-optical apparatus and electronic appliances
JP5079462B2 (ja) 液晶装置および電子機器
TWI329231B (en) Electro-optical device, method of manufacturing the same, and electronic apparatus
JP4586573B2 (ja) 電気光学装置及びその製造方法、薄膜トランジスタ、電子機器
EP1087438A2 (en) Semiconductor device and method of manufacturing therof
JP4542492B2 (ja) 電気光学装置及びその製造方法、電子機器、並びに半導体装置
JP3871764B2 (ja) 反射型の表示装置
TWI637221B (zh) 顯示裝置和電子裝置
JPH10303428A (ja) 半導体装置及びその作製方法
TWI269425B (en) Substrate for semiconductor device, method of manufacturing substrate for semiconductor device, substrate for electro-optical device, electro-optical device, and electronic apparatus
JP2009116058A (ja) 液晶装置および電子機器
JP2010072512A (ja) 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP2008165134A (ja) 液晶装置
JP2011216759A (ja) 結晶化シリコン層の製造方法、半導体装置の製造方法、電気光学装置の製造方法、半導体装置、電気光学装置および投射型表示装置
JP2011164249A (ja) 液晶装置、液晶装置の製造方法および電子機器
JP5510005B2 (ja) 結晶化シリコン層の製造方法、半導体装置の製造方法、および電気光学装置の製造方法
JPH09325367A (ja) 表示装置
JP2010204239A (ja) 液晶装置および電子機器
JP2010204338A (ja) 電気光学装置および電子機器
JPH10270707A (ja) 半導体装置の作製方法
JP4367859B2 (ja) 電気光学装置
JP2007065440A (ja) 電気光学装置、電子機器
JP2011221119A (ja) 電気光学装置及び電子機器、並びに電気光学装置の製造方法
JP2005037741A (ja) アクティブマトリクス基板、表示装置、及び電子機器
JPH1026769A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141202

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150106