JPH0281423A - Soi基板の製造方法 - Google Patents
Soi基板の製造方法Info
- Publication number
- JPH0281423A JPH0281423A JP23310588A JP23310588A JPH0281423A JP H0281423 A JPH0281423 A JP H0281423A JP 23310588 A JP23310588 A JP 23310588A JP 23310588 A JP23310588 A JP 23310588A JP H0281423 A JPH0281423 A JP H0281423A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- cvd method
- amorphous silicon
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 19
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 18
- 239000013078 crystal Substances 0.000 claims abstract description 13
- 238000010030 laminating Methods 0.000 claims abstract description 3
- 239000007790 solid phase Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 230000008646 thermal stress Effects 0.000 abstract description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000010894 electron beam technology Methods 0.000 abstract description 2
- 239000007787 solid Substances 0.000 abstract 2
- 238000000151 deposition Methods 0.000 abstract 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000005566 electron beam evaporation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 239000013081 microcrystal Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 238000003917 TEM image Methods 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はSOI基板の製造方法に係り、特に良好な固
相エピタキシャル成長の可能なsOI基板の製造方法に
関する。
相エピタキシャル成長の可能なsOI基板の製造方法に
関する。
SOI基板の製造方法の1例として第2図に示すような
方法が知られている。第2 (a1図は単結晶シリコン
基板1上に熱酸化膜2を形成し、窓7を設けた状態を示
す断面図である。第2(b)図は熱酸化膜2上に非晶質
シリコンM3を形成した状態を示す。非晶質シリコン膜
3は減圧CVD法または超高真空(約10 Torr
)下の電子ビーム蒸着法で0.1〜l pfrL“厚
に形成される。第2(C)囚は非晶質シリコン3を50
0〜600℃でアニールして固相エピタキシャル成長さ
せる状態を示している。固相エピタキシャル成長の工程
は、非晶質シリコン膜3を単結晶シリコン1の種結晶に
より単結晶化させることをねらいとしている。
方法が知られている。第2 (a1図は単結晶シリコン
基板1上に熱酸化膜2を形成し、窓7を設けた状態を示
す断面図である。第2(b)図は熱酸化膜2上に非晶質
シリコンM3を形成した状態を示す。非晶質シリコン膜
3は減圧CVD法または超高真空(約10 Torr
)下の電子ビーム蒸着法で0.1〜l pfrL“厚
に形成される。第2(C)囚は非晶質シリコン3を50
0〜600℃でアニールして固相エピタキシャル成長さ
せる状態を示している。固相エピタキシャル成長の工程
は、非晶質シリコン膜3を単結晶シリコン1の種結晶に
より単結晶化させることをねらいとしている。
しかしながら上記のような方法では非晶質シリコン膜3
を完全に単結晶化することは困難で第2(c)図に示す
ように単結晶化するのは熱酸化膜2の窓部に相当すると
ころだけであり(単結晶シリコン膜6で示される)大部
分は多結晶シリコン9となり目的を達することができな
い。
を完全に単結晶化することは困難で第2(c)図に示す
ように単結晶化するのは熱酸化膜2の窓部に相当すると
ころだけであり(単結晶シリコン膜6で示される)大部
分は多結晶シリコン9となり目的を達することができな
い。
上述の理由を明らかにするために以下の検討を行った。
第2(b)図で示される断面についての透過電子顕微鏡
写真から熱酸化膜2と非晶質シリコン膜3の界面には微
結晶シリコン8が存在することがわかった。非晶質シリ
コンを単結晶化するときにはこの界面に存在する微結晶
シリコン8が上記多結晶シリコン9の種結晶になると考
えることができる。この微結晶は非晶質シリコン膜3の
固相エピタキシャル成長の際にも発生する。この微結晶
シリコン8は、非晶質シリコン膜3と熱酸化膜2の間の
内部応力を緩和するために発生するものと考えられる。
写真から熱酸化膜2と非晶質シリコン膜3の界面には微
結晶シリコン8が存在することがわかった。非晶質シリ
コンを単結晶化するときにはこの界面に存在する微結晶
シリコン8が上記多結晶シリコン9の種結晶になると考
えることができる。この微結晶は非晶質シリコン膜3の
固相エピタキシャル成長の際にも発生する。この微結晶
シリコン8は、非晶質シリコン膜3と熱酸化膜2の間の
内部応力を緩和するために発生するものと考えられる。
この発明は上述の点に鑑みてなされ、その目的は熱酸化
膜上に非晶質シリコン膜3を形成する時に非晶質シリコ
ン膜の界面に微結晶が生成しないようにして良好な固相
エピタキシャル成長が可能なSOI基板の製造方法を提
供することにある。
膜上に非晶質シリコン膜3を形成する時に非晶質シリコ
ン膜の界面に微結晶が生成しないようにして良好な固相
エピタキシャル成長が可能なSOI基板の製造方法を提
供することにある。
(!1fflを解決するための手段〕
上述の目的はこの発明によれば単結晶シリコン基板上に
所定のパターンで熱酸化膜を形成したあとシリコン膜を
積層し、前記酸化膜窓部の単結晶シリコン基板の種結晶
を利用して前記シリコン膜を結晶化する80I基板の製
造方法において、熱酸化膜2上にCVD法による酸化膜
4を形成する工程と、前記CVD法による酸化膜上に非
晶質シリコン膜3を積層しかつ固相エピタキシャル成長
させる工程とを備えることにより達成される。
所定のパターンで熱酸化膜を形成したあとシリコン膜を
積層し、前記酸化膜窓部の単結晶シリコン基板の種結晶
を利用して前記シリコン膜を結晶化する80I基板の製
造方法において、熱酸化膜2上にCVD法による酸化膜
4を形成する工程と、前記CVD法による酸化膜上に非
晶質シリコン膜3を積層しかつ固相エピタキシャル成長
させる工程とを備えることにより達成される。
非晶質シリコン膜3はCVD法や電子ビーム蒸着法によ
って形成される。
って形成される。
熱酸化膜は酸化膜としては最良の膜であるが非常に緻密
であるため界面に生じたゐ力を緩和することができない
が、CVD法による酸化膜は熱酸化膜に比し密度が低く
空孔を多く含み非晶質シリコン膜との界面に生じる応力
を緩和することができる。そのために非晶質シリコン膜
を積層し、さらにそれを固相エピタキシャル成長させる
過程で多結晶化の原因となる微結晶シリコンの生成が防
止される。
であるため界面に生じたゐ力を緩和することができない
が、CVD法による酸化膜は熱酸化膜に比し密度が低く
空孔を多く含み非晶質シリコン膜との界面に生じる応力
を緩和することができる。そのために非晶質シリコン膜
を積層し、さらにそれを固相エピタキシャル成長させる
過程で多結晶化の原因となる微結晶シリコンの生成が防
止される。
また熱酸化膜は緻密であるのでCVD法による酸化膜の
ようにピンホールがなく、固相エピタキシャル成長によ
って得られた単結晶シリコン膜の絶縁を確実に行うこと
ができる。
ようにピンホールがなく、固相エピタキシャル成長によ
って得られた単結晶シリコン膜の絶縁を確実に行うこと
ができる。
次にこの発明の実施例を図面に基いて説明する。
第1(a)図は単結晶シリコン基板1上に熱酸化膜2を
形成した状態を示す断面図である。これはシリコンウェ
ハを表面研磨したあと酸素を含むふんい気中で約100
0℃で熱処理して500〜1000 A厚(こ熱酸化膜
を形成することができる。第1(b)図は熱酸化膜2の
上にCVD法による酸化膜4を形成した状態を示す。C
VD法による酸化膜4は反広ガスとしてシラン(5iH
4)と酸素(02)ガスの混合ガスを用い、温度400
〜450℃、圧カフ60 Torrで10OA厚に形成
することができる。CVD法による酸化膜4の表面には
レジストが塗布されたあと電子線ビームが照射され現像
液を用いて不要部分が取り除かれ所定パターンのレジス
ト膜(図示せず)が形成される。フッ醗系の工、チング
溶液で酸化膜を工、チングし、窓7が形成される。レジ
スト膜はドライエツチングで除かれる。この状態で単結
晶シリコン基板が窓7において露出している。露出した
単結晶シリコン基板があとの工程で必要な種結晶となる
。第1(d)図1こ非晶質シリコン膜3を1μm厚に形
成した状態が示される。非晶質シリコン膜3は温度40
0〜450℃で減圧CVD法によりあるいは超高真空下
の電子ビーム蒸着法を用いて形成することができる。次
いで非晶質シリコン膜は500〜600 ’Cに昇温さ
れ長時間アニールされる。このとき非晶質シリコン膜は
単結晶シリコン基板1の・種結晶の原子配向に従って固
相エピタキシャル成長を行い、CVD法による酸化膜4
の上に単結晶シリコン膜1oが形成される。この状態が
第1(e)図に示される。非晶質シリコン膜3と熱酸化
膜2の熱膨張率は約1桁前者の方が太きいが、上述の昇
温に際して非晶質シリコン膜3と熱酸化膜2との間に発
生する熱応力はCVD法による酸化膜4によって吸収さ
れ、熱応力による種結晶が発生することがない。このよ
うにして単結晶シリコン膜10を絶縁性の良好な熱酸化
膜2上に形成することができる。
形成した状態を示す断面図である。これはシリコンウェ
ハを表面研磨したあと酸素を含むふんい気中で約100
0℃で熱処理して500〜1000 A厚(こ熱酸化膜
を形成することができる。第1(b)図は熱酸化膜2の
上にCVD法による酸化膜4を形成した状態を示す。C
VD法による酸化膜4は反広ガスとしてシラン(5iH
4)と酸素(02)ガスの混合ガスを用い、温度400
〜450℃、圧カフ60 Torrで10OA厚に形成
することができる。CVD法による酸化膜4の表面には
レジストが塗布されたあと電子線ビームが照射され現像
液を用いて不要部分が取り除かれ所定パターンのレジス
ト膜(図示せず)が形成される。フッ醗系の工、チング
溶液で酸化膜を工、チングし、窓7が形成される。レジ
スト膜はドライエツチングで除かれる。この状態で単結
晶シリコン基板が窓7において露出している。露出した
単結晶シリコン基板があとの工程で必要な種結晶となる
。第1(d)図1こ非晶質シリコン膜3を1μm厚に形
成した状態が示される。非晶質シリコン膜3は温度40
0〜450℃で減圧CVD法によりあるいは超高真空下
の電子ビーム蒸着法を用いて形成することができる。次
いで非晶質シリコン膜は500〜600 ’Cに昇温さ
れ長時間アニールされる。このとき非晶質シリコン膜は
単結晶シリコン基板1の・種結晶の原子配向に従って固
相エピタキシャル成長を行い、CVD法による酸化膜4
の上に単結晶シリコン膜1oが形成される。この状態が
第1(e)図に示される。非晶質シリコン膜3と熱酸化
膜2の熱膨張率は約1桁前者の方が太きいが、上述の昇
温に際して非晶質シリコン膜3と熱酸化膜2との間に発
生する熱応力はCVD法による酸化膜4によって吸収さ
れ、熱応力による種結晶が発生することがない。このよ
うにして単結晶シリコン膜10を絶縁性の良好な熱酸化
膜2上に形成することができる。
この発明によれば単結晶シリコン基板上に所定のパター
ンで熱醸化膜を形成したあとシリコン膜を積層し、前記
酸化膜窓部の単結晶シリコン基板の種結晶を利用して前
記シリコン膜を結晶化するSOI基板の製造方法におい
て、熱酸化膜上にCVD法による酸化膜を形成する工程
と、前記CVD法による酸化膜上に非晶質シリコン膜を
積層しかつ固相エピタキシャル成長させる工程とを備え
るのでCVD法による酸化膜の熱応力吸収作用によつて
非晶質シリコン膜に微結晶シリコンを発生することがな
く、その結果絶縁性に優れる熱酸化膜によって絶縁され
た単結晶シリコン膜を形成することが可能となる。
ンで熱醸化膜を形成したあとシリコン膜を積層し、前記
酸化膜窓部の単結晶シリコン基板の種結晶を利用して前
記シリコン膜を結晶化するSOI基板の製造方法におい
て、熱酸化膜上にCVD法による酸化膜を形成する工程
と、前記CVD法による酸化膜上に非晶質シリコン膜を
積層しかつ固相エピタキシャル成長させる工程とを備え
るのでCVD法による酸化膜の熱応力吸収作用によつて
非晶質シリコン膜に微結晶シリコンを発生することがな
く、その結果絶縁性に優れる熱酸化膜によって絶縁され
た単結晶シリコン膜を形成することが可能となる。
第1図はこの発明の実施例に係るSOI基板の製造方法
を示す工程図、32図は従来のSOI基板の製造方法を
示す工程図である。 1・・・単結晶シリコン基板、2・・・熱酸化膜、3・
・・非晶質シリコン膜、4・・・CVD法による酸化膜
、5・・・空孔、6・・・単結晶シリコン膜、7・・・
窓、8・・・微結晶シリコン、9−・・多結晶シリコン
、10・・・単結晶シリコン膜。 隼 イ 目
を示す工程図、32図は従来のSOI基板の製造方法を
示す工程図である。 1・・・単結晶シリコン基板、2・・・熱酸化膜、3・
・・非晶質シリコン膜、4・・・CVD法による酸化膜
、5・・・空孔、6・・・単結晶シリコン膜、7・・・
窓、8・・・微結晶シリコン、9−・・多結晶シリコン
、10・・・単結晶シリコン膜。 隼 イ 目
Claims (1)
- 1)単結晶シリコン基板上に所定のパターンで熱酸化膜
を形成したあとシリコン膜を積層し、前記酸化膜窓部の
単結晶シリコン基板の種結晶を利用して前記シリコン膜
を結晶化するSOI基板の製造方法において、熱酸化膜
上にCVD法による酸化膜を形成する工程と、前記CV
D法による酸化膜上に非晶質シリコン膜を積層しかつ固
相エピタキシャル成長させる工程とを備えることを特徴
とするSOI基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23310588A JPH0281423A (ja) | 1988-09-17 | 1988-09-17 | Soi基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23310588A JPH0281423A (ja) | 1988-09-17 | 1988-09-17 | Soi基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0281423A true JPH0281423A (ja) | 1990-03-22 |
Family
ID=16949853
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23310588A Pending JPH0281423A (ja) | 1988-09-17 | 1988-09-17 | Soi基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0281423A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0541354A (ja) * | 1991-03-27 | 1993-02-19 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
KR100703033B1 (ko) * | 2006-03-22 | 2007-04-09 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
JP2011129828A (ja) * | 2009-12-21 | 2011-06-30 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイスおよび半導体基板の製造方法 |
JP2011216759A (ja) * | 2010-04-01 | 2011-10-27 | Seiko Epson Corp | 結晶化シリコン層の製造方法、半導体装置の製造方法、電気光学装置の製造方法、半導体装置、電気光学装置および投射型表示装置 |
-
1988
- 1988-09-17 JP JP23310588A patent/JPH0281423A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0541354A (ja) * | 1991-03-27 | 1993-02-19 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
US6242759B1 (en) | 1991-03-27 | 2001-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
US6337236B2 (en) | 1991-03-27 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
US6589829B2 (en) | 1991-03-27 | 2003-07-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
KR100703033B1 (ko) * | 2006-03-22 | 2007-04-09 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
JP2011129828A (ja) * | 2009-12-21 | 2011-06-30 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイスおよび半導体基板の製造方法 |
JP2011216759A (ja) * | 2010-04-01 | 2011-10-27 | Seiko Epson Corp | 結晶化シリコン層の製造方法、半導体装置の製造方法、電気光学装置の製造方法、半導体装置、電気光学装置および投射型表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0582442A (ja) | 多結晶半導体薄膜の製造方法 | |
JPS60210831A (ja) | 化合物半導体結晶基板の製造方法 | |
JPH0281423A (ja) | Soi基板の製造方法 | |
JPS59155121A (ja) | 半導体薄膜の製造方法 | |
JPH0624900A (ja) | 単結晶炭化ケイ素層の製造方法 | |
JPS5983998A (ja) | 単結晶シリコン薄膜の製造方法 | |
JPS6248014A (ja) | 半導体層の固相成長方法 | |
JPH11214322A (ja) | シリコン半導体基板の製造方法 | |
JPH0412092A (ja) | 化合物半導体及びその成長方法 | |
JPH05335234A (ja) | 半導体基板の製造方法 | |
JPH02105517A (ja) | 半導体装置の製造方法 | |
JPH0247836A (ja) | 半導体装置の製造方法 | |
JPS63137412A (ja) | 半導体用基板の製造方法 | |
JPH01265525A (ja) | 半導体基板の製造方法 | |
JPS6248015A (ja) | 半導体層の固相成長方法 | |
JP2004288790A (ja) | Soi基板の製造方法及びsoi基板 | |
JPS60180142A (ja) | 半導体薄膜の製造方法 | |
JPH0529214A (ja) | 半導体基板の製造方法 | |
JPS6131387A (ja) | 気相エピタキシヤル成長法 | |
JPS63192223A (ja) | 半導体装置の製造方法 | |
JPS59228713A (ja) | 半導体装置の製造方法 | |
JPS63104470A (ja) | 半導体基板の製造方法 | |
JPH0425135A (ja) | 半導体基板 | |
JPS59181609A (ja) | 半導体装置の製造方法 | |
JPS6219046B2 (ja) |