JPS60210831A - 化合物半導体結晶基板の製造方法 - Google Patents
化合物半導体結晶基板の製造方法Info
- Publication number
- JPS60210831A JPS60210831A JP6582884A JP6582884A JPS60210831A JP S60210831 A JPS60210831 A JP S60210831A JP 6582884 A JP6582884 A JP 6582884A JP 6582884 A JP6582884 A JP 6582884A JP S60210831 A JPS60210831 A JP S60210831A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- substrate
- gaas
- distorsion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02441—Group 14 semiconducting materials
- H01L21/0245—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/02546—Arsenides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(技術分野)
本発明はシリコン系の基板上に格子定数の異なる多層構
造を形成することによって化合物半導体結晶基板を製造
する方法に関するものである。
造を形成することによって化合物半導体結晶基板を製造
する方法に関するものである。
(技術的背景)
化合物半導体素子は、シリコン(Sl)およびゲ・に当
り、例えばSi基板のような単体元素の基板を用い、最
終的にヒ化ガリウム(GaAs )成長層を設けて成る
多層構造の化合物半導体結晶基板を形成し、この結晶基
板のGaAs層に高速動作可能な素子を形成しようとす
る場合、81基板とGaAs層の格子定数の差(Si
= 5.431 、 GaAs = 5.65 A )
から、直接単結晶層のGaAsをSi基板上に形成する
ことは極めて困難である。そこで、GaAs層と81基
板との中間層として比較的単結晶化し易いGe層(格子
定数Ge = 5.66 A )を設け、このGe層の
格子定数がGaAs層の格子定数に近いことを利用して
、Ge層上にGaAs層を成長させることが考えられる
。しかしながら、この場合には81基板上へ所謂格子定
数の明らかに相違する結晶を成長させるため、その結晶
界面における歪は、その成長層の結晶性が良好であれば
ある程大きくなる。
り、例えばSi基板のような単体元素の基板を用い、最
終的にヒ化ガリウム(GaAs )成長層を設けて成る
多層構造の化合物半導体結晶基板を形成し、この結晶基
板のGaAs層に高速動作可能な素子を形成しようとす
る場合、81基板とGaAs層の格子定数の差(Si
= 5.431 、 GaAs = 5.65 A )
から、直接単結晶層のGaAsをSi基板上に形成する
ことは極めて困難である。そこで、GaAs層と81基
板との中間層として比較的単結晶化し易いGe層(格子
定数Ge = 5.66 A )を設け、このGe層の
格子定数がGaAs層の格子定数に近いことを利用して
、Ge層上にGaAs層を成長させることが考えられる
。しかしながら、この場合には81基板上へ所謂格子定
数の明らかに相違する結晶を成長させるため、その結晶
界面における歪は、その成長層の結晶性が良好であれば
ある程大きくなる。
従って、製造工程の途中などでの熱処理のたびに、各層
の膨張係数(Si = 0.42 X 1O−Is/d
e、g 。
の膨張係数(Si = 0.42 X 1O−Is/d
e、g 。
になる。これがため、この様な多層構造を有する積層結
晶基板を利用してGaAsのような化合物半導体素子を
形成するには、その素子を形成するのに必要な部分の結
晶基板領域だけを単結晶化し、その他の部分の結晶基板
領域で歪応力を吸収する手段を講じる必要がある。
晶基板を利用してGaAsのような化合物半導体素子を
形成するには、その素子を形成するのに必要な部分の結
晶基板領域だけを単結晶化し、その他の部分の結晶基板
領域で歪応力を吸収する手段を講じる必要がある。
(発明の目的)
本発明の目的は結晶界面にて生ずる歪応力を除去して、
Si基板上へ良好な化合物半導体素子を均一に形成出来
る、多層構造を有する化合物半導体結晶基板の製造方法
を提供することにある。
Si基板上へ良好な化合物半導体素子を均一に形成出来
る、多層構造を有する化合物半導体結晶基板の製造方法
を提供することにある。
つぎに前記単結晶および多結晶Ge層の上にMOCVD
法またはMBE法により化合物半導体層を成長させるこ
とによって前記多結晶化されたGe層上に成長される化
合物半導体層を多結晶化させると共に、前記半導体素子
形成予定能動領域における化合物半導体層を単結晶化さ
せる工程とを含むことを特徴とする。
法またはMBE法により化合物半導体層を成長させるこ
とによって前記多結晶化されたGe層上に成長される化
合物半導体層を多結晶化させると共に、前記半導体素子
形成予定能動領域における化合物半導体層を単結晶化さ
せる工程とを含むことを特徴とする。
(実施例の説明)
以下図面につき本発明を説明する。
第1〜8図は本発明による化合物半導体結晶基板の製造
方法における順次の製造段階での断面図である。まず第
1図に示すように、シリコン(Sl)Ge層8aは固相
成長により単結晶となるが、絶縁膜2上のGe層3bは
多結晶となる。絶縁膜2上と’H’+’pぎに第2図に
示すように、第1図の工程段階で形成したGe層8の上
にMOCVD法またはMBE法により化合物半導体層で
ある、例えば、ヒ化ガリウム(GaAs )半絶縁層4
(4a、4b)を700℃の温度で2〜8μm程度の
厚さに成長させる。この際、自然に、単結晶Ge層8a
および多結晶Ge層8b上のGaAs層はそれぞれ単結
晶GaAs層4aおよび多結晶GaAs層4bとなる。
方法における順次の製造段階での断面図である。まず第
1図に示すように、シリコン(Sl)Ge層8aは固相
成長により単結晶となるが、絶縁膜2上のGe層3bは
多結晶となる。絶縁膜2上と’H’+’pぎに第2図に
示すように、第1図の工程段階で形成したGe層8の上
にMOCVD法またはMBE法により化合物半導体層で
ある、例えば、ヒ化ガリウム(GaAs )半絶縁層4
(4a、4b)を700℃の温度で2〜8μm程度の
厚さに成長させる。この際、自然に、単結晶Ge層8a
および多結晶Ge層8b上のGaAs層はそれぞれ単結
晶GaAs層4aおよび多結晶GaAs層4bとなる。
前述したように、格子定数の異なる(Si=5.48A
、 Ge−5,66A 、 GaAs層5.65A
)結晶成長による結晶界面における歪は、その成長層の
結晶性が良好であればある程太き(なり、従って製造工
程の途中での熱処理のたびに各層の膨張係数の差に°よ
る歪応力が結晶界面に生ずるが、このような歪応力は非
能動領域の上述した多結晶Ge層8bおよび多結晶Ga
As層4bにより適切に吸収される。
、 Ge−5,66A 、 GaAs層5.65A
)結晶成長による結晶界面における歪は、その成長層の
結晶性が良好であればある程太き(なり、従って製造工
程の途中での熱処理のたびに各層の膨張係数の差に°よ
る歪応力が結晶界面に生ずるが、このような歪応力は非
能動領域の上述した多結晶Ge層8bおよび多結晶Ga
As層4bにより適切に吸収される。
上述したような多層構造の化合物半導体結晶基Z’nS
e、或いは、その上の化合物半導体層としてGaAs
層の代わりにZn5eを用いることも出来ると思われる
。
e、或いは、その上の化合物半導体層としてGaAs
層の代わりにZn5eを用いることも出来ると思われる
。
さらに、上述した各層の形成条件や寸法等は設計に応じ
て適切な条件・寸法を選定出来ること明らかである。
て適切な条件・寸法を選定出来ること明らかである。
(発明の効果)
本発明は、上述したように格+宙数の異なる多2I・層
構造を有する化合物半導体結晶基板を用いた半導体素子
の製造に当り、基板内に発生する歪応力を、選択的に多
結晶領域を有する部分を設けることにより吸収せしめる
と云う作製手段を用いているため、単結晶化合物半導体
層(例えばGaAs層)にGa45のような化合物半導
体能動素子を均一に形成し得ると云う利点がある。さら
に、基板として大口径化および高品質化が可能なS1ウ
エハをうな元素半導体素子では実現できない光半導体や
、・ 第1.2および8図はそれぞれ本発明による化合
物半導体結晶基板の製造方法における順次の製造工程の
断面図である。
構造を有する化合物半導体結晶基板を用いた半導体素子
の製造に当り、基板内に発生する歪応力を、選択的に多
結晶領域を有する部分を設けることにより吸収せしめる
と云う作製手段を用いているため、単結晶化合物半導体
層(例えばGaAs層)にGa45のような化合物半導
体能動素子を均一に形成し得ると云う利点がある。さら
に、基板として大口径化および高品質化が可能なS1ウ
エハをうな元素半導体素子では実現できない光半導体や
、・ 第1.2および8図はそれぞれ本発明による化合
物半導体結晶基板の製造方法における順次の製造工程の
断面図である。
l・・・Si基板 2・・・絶縁膜
8・・・Ge層 8a・・・Ge単結晶層3b・・・G
e多結晶層 会・・・化合物半導体層4a・・・化合物
半導体単結晶層 4b・・・化合物半導体多結晶層 5・・・化合物半導体能動素子。
e多結晶層 会・・・化合物半導体層4a・・・化合物
半導体単結晶層 4b・・・化合物半導体多結晶層 5・・・化合物半導体能動素子。
特許出願人 工業技術院長
第1崗
第2図
Claims (1)
- 【特許請求の範囲】 L シリコン基板上に格子定数の異なる多層構造を形成
することによって化合物半導体結晶基板を製造するに当
り、 化合物半導体素子形成予定能動領域以外の部分の前記シ
リコン基板上に絶縁膜を選択的に形成する工程と、 ついで前記シリコン基板および前記絶縁膜上に中間層と
してゲルマニウム層を被着形成することにより前記シリ
コン基板上のゲルマニウム層を単結晶化させると共に、
前記絶縁膜上のゲルマニウム層を多結晶化させる工程と
、 つぎに前記単結晶および多結晶ゲルマニウム層上にMO
OVD法またはMBE法により化合物半導体層を成長さ
せることによって前記多結晶化されたゲルマニウム層の
上に成長される化合物半導体層を多結晶化させると共に
、前記化合物半導体素子形成予定能動領域における化合
物半導体層を単結晶化させる工程とを含むことを特徴と
する化合物半導体結晶基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6582884A JPS60210831A (ja) | 1984-04-04 | 1984-04-04 | 化合物半導体結晶基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6582884A JPS60210831A (ja) | 1984-04-04 | 1984-04-04 | 化合物半導体結晶基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS60210831A true JPS60210831A (ja) | 1985-10-23 |
Family
ID=13298272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6582884A Pending JPS60210831A (ja) | 1984-04-04 | 1984-04-04 | 化合物半導体結晶基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS60210831A (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61203630A (ja) * | 1985-03-07 | 1986-09-09 | Nec Corp | 半導体ウェーハとその製造方法 |
JPH01123410A (ja) * | 1987-11-09 | 1989-05-16 | Hitachi Ltd | 化合物半導体基板及びその製造方法 |
EP0352472A2 (en) * | 1988-07-25 | 1990-01-31 | Texas Instruments Incorporated | Heteroepitaxy of lattice-mismatched semiconductor materials |
JP2011082393A (ja) * | 2009-10-08 | 2011-04-21 | Sumitomo Electric Ind Ltd | 半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法 |
JP2013191862A (ja) * | 2013-04-26 | 2013-09-26 | Sumitomo Electric Ind Ltd | 半導体デバイスおよびその製造方法 |
US8633496B2 (en) | 2009-06-05 | 2014-01-21 | Sumitomo Chemical Company, Limited | Optical device and semiconductor wafer |
US8686472B2 (en) | 2008-10-02 | 2014-04-01 | Sumitomo Chemical Company, Limited | Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate |
US8716836B2 (en) | 2007-12-28 | 2014-05-06 | Sumitomo Chemical Company, Limited | Semiconductor wafer, semiconductor wafer manufacturing method, and electronic device |
US8772830B2 (en) | 2007-12-28 | 2014-07-08 | Sumitomo Chemical Company, Limited | Semiconductor wafer including lattice matched or pseudo-lattice matched buffer and GE layers, and electronic device |
US8809908B2 (en) | 2007-12-28 | 2014-08-19 | Sumitomo Chemical Company, Limited | Semiconductor wafer, semiconductor wafer manufacturing method, and electronic device |
TWI450339B (zh) * | 2007-11-30 | 2014-08-21 | Advanced Micro Devices Inc | 異構倒t場效電晶體 |
US8823141B2 (en) | 2009-03-11 | 2014-09-02 | Sumitomo Chemical Company, Limited | Semiconductor wafer, method of producing semiconductor wafer, electronic device, and method of producing electronic device |
US8835906B2 (en) | 2009-06-05 | 2014-09-16 | National Institute Of Advanced Industrial Science And Technology | Sensor, semiconductor wafer, and method of producing semiconductor wafer |
US8835980B2 (en) | 2009-06-05 | 2014-09-16 | National Institute Of Advanced Industrial Science And Technology | Semiconductor wafer, photoelectric conversion device, method of producing semiconductor wafer, and method of producing photoelectric conversion device |
US8890213B2 (en) | 2009-05-22 | 2014-11-18 | Sumitomo Chemical Company, Limited | Semiconductor wafer, electronic device, a method of producing semiconductor wafer, and method of producing electronic device |
US8901605B2 (en) | 2011-03-07 | 2014-12-02 | National Institute Of Advanced Industrial Science And Technology | Semiconductor wafer, semiconductor device, and method of producing semiconductor wafer |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4839868A (ja) * | 1971-09-22 | 1973-06-12 | ||
JPS4919028A (ja) * | 1972-06-12 | 1974-02-20 |
-
1984
- 1984-04-04 JP JP6582884A patent/JPS60210831A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4839868A (ja) * | 1971-09-22 | 1973-06-12 | ||
JPS4919028A (ja) * | 1972-06-12 | 1974-02-20 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61203630A (ja) * | 1985-03-07 | 1986-09-09 | Nec Corp | 半導体ウェーハとその製造方法 |
JPH01123410A (ja) * | 1987-11-09 | 1989-05-16 | Hitachi Ltd | 化合物半導体基板及びその製造方法 |
EP0352472A2 (en) * | 1988-07-25 | 1990-01-31 | Texas Instruments Incorporated | Heteroepitaxy of lattice-mismatched semiconductor materials |
TWI450339B (zh) * | 2007-11-30 | 2014-08-21 | Advanced Micro Devices Inc | 異構倒t場效電晶體 |
US8716836B2 (en) | 2007-12-28 | 2014-05-06 | Sumitomo Chemical Company, Limited | Semiconductor wafer, semiconductor wafer manufacturing method, and electronic device |
US8772830B2 (en) | 2007-12-28 | 2014-07-08 | Sumitomo Chemical Company, Limited | Semiconductor wafer including lattice matched or pseudo-lattice matched buffer and GE layers, and electronic device |
US8809908B2 (en) | 2007-12-28 | 2014-08-19 | Sumitomo Chemical Company, Limited | Semiconductor wafer, semiconductor wafer manufacturing method, and electronic device |
US8686472B2 (en) | 2008-10-02 | 2014-04-01 | Sumitomo Chemical Company, Limited | Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate |
US8823141B2 (en) | 2009-03-11 | 2014-09-02 | Sumitomo Chemical Company, Limited | Semiconductor wafer, method of producing semiconductor wafer, electronic device, and method of producing electronic device |
US8890213B2 (en) | 2009-05-22 | 2014-11-18 | Sumitomo Chemical Company, Limited | Semiconductor wafer, electronic device, a method of producing semiconductor wafer, and method of producing electronic device |
US8835906B2 (en) | 2009-06-05 | 2014-09-16 | National Institute Of Advanced Industrial Science And Technology | Sensor, semiconductor wafer, and method of producing semiconductor wafer |
US8633496B2 (en) | 2009-06-05 | 2014-01-21 | Sumitomo Chemical Company, Limited | Optical device and semiconductor wafer |
US8835980B2 (en) | 2009-06-05 | 2014-09-16 | National Institute Of Advanced Industrial Science And Technology | Semiconductor wafer, photoelectric conversion device, method of producing semiconductor wafer, and method of producing photoelectric conversion device |
JP2011082393A (ja) * | 2009-10-08 | 2011-04-21 | Sumitomo Electric Ind Ltd | 半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法 |
US8901605B2 (en) | 2011-03-07 | 2014-12-02 | National Institute Of Advanced Industrial Science And Technology | Semiconductor wafer, semiconductor device, and method of producing semiconductor wafer |
JP2013191862A (ja) * | 2013-04-26 | 2013-09-26 | Sumitomo Electric Ind Ltd | 半導体デバイスおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS60210831A (ja) | 化合物半導体結晶基板の製造方法 | |
JPH033364A (ja) | 半導体装置 | |
JPH01315127A (ja) | ガリウムヒ素層の形成方法 | |
JPS61188927A (ja) | 化合物半導体装置 | |
JPH0475649B2 (ja) | ||
JPH03235371A (ja) | タンデム型太陽電池の製造方法 | |
JPS63182811A (ja) | 化合物半導体のエピタキシヤル成長方法 | |
JP2687445B2 (ja) | ヘテロエピタキシャル成長方法 | |
JPS60210832A (ja) | 化合物半導体結晶基板の製造方法 | |
JP2959767B2 (ja) | 半導体基板並びに半導体装置及びその製造方法 | |
JPS63291897A (ja) | 単結晶膜の成長方法 | |
JPH0412092A (ja) | 化合物半導体及びその成長方法 | |
JPH0281423A (ja) | Soi基板の製造方法 | |
JP2619734B2 (ja) | 半導体基板およびその製造方法 | |
JP2691667B2 (ja) | 光半導体素子およびその製造方法 | |
JPH07273025A (ja) | 半導体基板 | |
JPH0425135A (ja) | 半導体基板 | |
JP2696928B2 (ja) | ヘテロエピタキシャル成長方法 | |
JPH01123410A (ja) | 化合物半導体基板及びその製造方法 | |
JPS6248014A (ja) | 半導体層の固相成長方法 | |
JPS61198713A (ja) | 半導体装置の製造方法 | |
JPH01291420A (ja) | 半導体基板の製造方法 | |
JPS61241911A (ja) | 化合物半導体装置 | |
JPH0533528B2 (ja) | ||
JPH0620049B2 (ja) | 化合物半導体層の形成方法 |