JPS61241911A - 化合物半導体装置 - Google Patents

化合物半導体装置

Info

Publication number
JPS61241911A
JPS61241911A JP8325185A JP8325185A JPS61241911A JP S61241911 A JPS61241911 A JP S61241911A JP 8325185 A JP8325185 A JP 8325185A JP 8325185 A JP8325185 A JP 8325185A JP S61241911 A JPS61241911 A JP S61241911A
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
substrate
geo2
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8325185A
Other languages
English (en)
Inventor
Tadashi Hisamatsu
久松　正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8325185A priority Critical patent/JPS61241911A/ja
Publication of JPS61241911A publication Critical patent/JPS61241911A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、３ｉ基板上にＧａＡｓ等のｎｒ−ｖ族化合物
半導体層をエピタキシャル成長させた化合物半導体装置
に関し、化合物半導体デバイス作成の基幹技術として利
用される。
（従来の技術） Ｓｉ基板上へのｍ−ｖ族化合物半導体層をエピタキシャ
ル成長することは、三次元集積回路、光電子新機能素子
、波長分割型斉効率太陽電池等のデバイス開発に重要な
技術である。
しかるに９例えばＧａＡｓはＳｉと格子定数で約４％の
不整合を存し、熱膨張係数でも約２倍の開きがある。そ
のため、従来、Ｓｉ基板上にＧａＡｓ層を形成するため
に、ハロゲン輸送ＣＶＤ法。
ＭＯＣＶＤ法、ＭＢＥ法等の結晶成長法を用いて。
エピタキシャル成長させていたが、上述した不整合が起
因して高品質な単結晶エピタキシャル成長層を得ること
は不可能であった。
従来、３ｉ基板とＧａＡｓ層との間の不整合を緩和す、
るために適当な単一の中間層を介在させたり、超格子構
造の中間層を介在させたり、さらには、Ｓｉ基板上にあ
らかじめ５ｔｏｔ等のパッシベーション膜を形成し、Ｇ
ａＡｓ層をグラフオエピタキシャル成長させる方法等が
提案されている。
（発明の目的） しかるに、このような解決手段を講じても、格子定数と
熱膨張係数の不整合を同時に解決してＳｉ基板上に高品
質なＧａＡｓ単結晶層を得るまでには到っていない。
本発明はかかる点に鑑み、３ｉ基板上に高品質なｍ−ｖ
族化合物半導体エピタキシャル層の成長をなした化合物
半導体装置を提供することを目的とする。
（発明の構成） 本発明は、Ｓｉ基板上にこのＳｉ基板とｍ−ｖ族化合物
半導体層の格子定数の不整合を緩和させる中間層が形成
されるとともにこの中間層表面の一部に酸化物層が形成
され、前記ｍ−ｖ族化合物半導体層に局部的な多結晶領
域が形成された化合物半導体装置に係わり、この中間層
には例えばＧｅ層が用いられる。
（実施例） 以下２本発明の実施例について図面を参照して説明する
。
第３図は本発明に係る化合物半導体装置を示し。
単結晶Ｓｔ基板１上にＧｅ層２が積層され、このＧｅ層
層表表面一部を酸化して形成されたＧｅ０ｇパターン３
を被覆してＧａＡｓ層４が積層されている。そして、Ｇ
ｅｍｔｅターン３の上方部３ａ及び周辺部３ｂには多結
晶領域が形成されている。
以下２本例の製造手順について第１図ないし第３図を参
照して説明する。
■　単結晶Ｓｉ基板１上に分子線エピタキシー（ＭＢＥ
）法、イオンクラスタービーム蒸着法等を用いて、形成
時の基板温度、真空度、成長速度、加速電圧等のパラメ
ータを適正化することによって、単結晶化したＧｅ層２
を形成する。
■　上述のようにして得られた単結晶化したＧｅ層層表
表面熱酸化してＧｅｍｔ膜を形成した後。
フォトリソグラフィ技術を用いて所望のＧｅ０ｇパター
ン３を形成する。
■　そして、前記Ｇｅ層２及びＧｅＯ□パターン３上に
ハロゲン輸送気相成長法、有機金属気相成長（ＭＯＣＶ
Ｄ）法９分子線エピタキシー（ＭＢＥ）法等の化合物半
導体層成長技術を用いてＧａＡｓ層４の成長を行い、成
長後、適正なアニールを施す。このような成長を行うと
。
Ｇｅ０ｔパターン３の上方部３ａ及び周辺部３ｂに形成
されたＧａＡｓ層４ｂは多数の多結晶核が含むことが確
認された。このため、ｃｅｏｚｅターン３から隔ったＧ
ａＡｓ層４ａでは熱膨張係数差に起因する熱応力が解放
されて高品質な単結晶エピタキシャル成長層が実現され
ることになる。
（発明の効果） 以上述べたように１本発明によれば熱膨張係数差に起因
する熱応力を解放して高品質な化合物半導体装置を得る
ことができ、さらに格子定数の不整合をも解消すること
ができる。
【図面の簡単な説明】
図面は本発明に係わる化合物半導体装置の実施例を示し
、第１図ないし第３図は製造手順の工程を順次示した断
面図である。 ｌ・・・Ｓｉ基板　　　　　２・・・Ｇｅ層３　”・Ｇ
　ｅ　Ｏｚパターン　４−・−ＧａＡｓ層はか１名 第７図 第２圀 第３図

Claims (1)

    【特許請求の範囲】
  1. １）Ｓｉ基板上にこのＳｉ基板とIII−Ｖ族化合物半導
    体層の格子定数の不整合を緩和させる中間層が形成され
    るとともにこの中間層表面の一部に酸化物層が形成され
    、前記III−Ｖ族化合物半導体層に局部的な多結晶領域
    が形成されたことを特徴とする化合物半導体装置。
JP8325185A 1985-04-18 1985-04-18 化合物半導体装置 Pending JPS61241911A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8325185A JPS61241911A (ja) 1985-04-18 1985-04-18 化合物半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8325185A JPS61241911A (ja) 1985-04-18 1985-04-18 化合物半導体装置

Publications (1)

Publication Number Publication Date
JPS61241911A true JPS61241911A (ja) 1986-10-28

Family

ID=13797114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8325185A Pending JPS61241911A (ja) 1985-04-18 1985-04-18 化合物半導体装置

Country Status (1)

Country Link
JP (1) JPS61241911A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS636505A (ja) * 1986-06-27 1988-01-12 Nippon Telegr & Teleph Corp <Ntt> 光導波膜とその製造方法
US5326721A (en) * 1992-05-01 1994-07-05 Texas Instruments Incorporated Method of fabricating high-dielectric constant oxides on semiconductors using a GE buffer layer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS636505A (ja) * 1986-06-27 1988-01-12 Nippon Telegr & Teleph Corp <Ntt> 光導波膜とその製造方法
US5326721A (en) * 1992-05-01 1994-07-05 Texas Instruments Incorporated Method of fabricating high-dielectric constant oxides on semiconductors using a GE buffer layer
US5473171A (en) * 1992-05-01 1995-12-05 Texas Instruments Incorporated High-dielectric constant oxides on semiconductors using a Ge buffer layer
US5825055A (en) * 1992-05-01 1998-10-20 Texas Instruments Incorporated Fabricating high-dielectric constant oxides on semiconductors using a GE buffer layer

Similar Documents

Publication Publication Date Title
JP4790909B2 (ja) 横方向成長による窒化ガリウム層の製造
US7888244B2 (en) Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer
EP0191505A2 (en) Method of producing sheets of crystalline material
JPH04318918A (ja) 半導体からなる部品
JPH01289108A (ja) ヘテロエピタキシャル成長方法
US5588994A (en) Method of producing sheets of crystalline material and devices made therefrom
JPS61188927A (ja) 化合物半導体装置
JP2557546B2 (ja) 半導体装置の製造方法
JPS61241911A (ja) 化合物半導体装置
EP0407233B1 (en) Method for fabricating a semiconductor substrate
EP0284437A2 (en) III - V Group compound crystal article and process for producing the same
JP2687445B2 (ja) ヘテロエピタキシャル成長方法
KR100359739B1 (ko) 이종 단결정박막의 접합 및 덧성장방법
JPH01132116A (ja) 結晶物品及びその形成方法並びにそれを用いた半導体装置
JPS60193324A (ja) 半導体基板の製造方法
JPS61189620A (ja) 化合物半導体装置
JPS61189619A (ja) 化合物半導体装置
JPH0963951A (ja) 半導体基板の製造方法及び半導体装置の製造方法
JP2565908B2 (ja) 化合物半導体装置
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
JPS6191917A (ja) 半導体薄膜結晶の製造方法
JP2650770B2 (ja) 縦型超格子素子の製造方法
JPH05267175A (ja) 化合物半導体基板
JPH0425135A (ja) 半導体基板
WO2020230317A1 (ja) 半導体積層構造