JPS6191917A - 半導体薄膜結晶の製造方法 - Google Patents
半導体薄膜結晶の製造方法Info
- Publication number
- JPS6191917A JPS6191917A JP21347784A JP21347784A JPS6191917A JP S6191917 A JPS6191917 A JP S6191917A JP 21347784 A JP21347784 A JP 21347784A JP 21347784 A JP21347784 A JP 21347784A JP S6191917 A JPS6191917 A JP S6191917A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- germanium
- layer
- thin film
- semiconductor thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の属する分野
本発明は、誘電体層で分離された半導体薄膜結晶の製造
方法に関するものである。
方法に関するものである。
従来の技術
従来、この種半導体薄膜結晶の構成の実施例としては、
シリコン基板上に形成した５ｉｏｔ層を中間に介してゲ
ルマニウム薄膜結晶を形成したものがあった。第１図は
、その第一の実施例の膜構造である。すなわちシリコン
基板１上に熱酸化により形成した５１０１層２の一部を
除去し基板のシリコンを露出させた後にゲルマニウム層
３を蒸着等により付着させる。この段階ではゲルマニウ
ム層３は付着条件に依存して非晶質ないし小さい結晶粒
（典型的な粒径は５０ ｎｍ ）からなる多結晶状態に
なっている。次に、レーザビーム又は電子ビーム。
シリコン基板上に形成した５ｉｏｔ層を中間に介してゲ
ルマニウム薄膜結晶を形成したものがあった。第１図は
、その第一の実施例の膜構造である。すなわちシリコン
基板１上に熱酸化により形成した５１０１層２の一部を
除去し基板のシリコンを露出させた後にゲルマニウム層
３を蒸着等により付着させる。この段階ではゲルマニウ
ム層３は付着条件に依存して非晶質ないし小さい結晶粒
（典型的な粒径は５０ ｎｍ ）からなる多結晶状態に
なっている。次に、レーザビーム又は電子ビーム。
もしくは線状ヒータを用いた帯溶融法によりゲルマニウ
ム層６の一部を溶融し、溶融部分をゲルマニウム層面内
で順次移動させゲルマニウムを再結晶化させる。再結晶
化に際しては、シリコン基板と接触しているゲルマニウ
ム層の領域、すなわちＳ１０．窓４においてエピタキシ
ャル成長によりシリコン基板と同一方位のゲルマニウム
結晶が成長し、溶融部分の移動にＬす８１（ｈ層２上の
ゲルマニウム層でも同一方位の結晶となる。このように
して、ゲルマニウム層３の全体がシリコン基板１の方位
と一致した単結晶となる。しかしながら、８．１０１層
２０面積を大きくした構造で上記方法による成長を行な
うと、８１０２層２上のゲルマニウム層の一部で上記エ
ピタキシャル成長による方位とは異なる方位の結晶が成
長するようになる。これは、ゲルマニウム層蒸着時の不
均一、再結晶化時の温度分布等に起因すると考えられ全
面単結晶が得られるＳ Ｉ Ｏを層の面積は最大Ｑ、２
ｙｎｘ”程度である。該ゲルマニウム上に分子線エピタ
キシ法や有機金属気相エピタキシ法等の通常の手段でヒ
化ガリウムを成長させればＳｉｎ、層上にゲルマニウム
を介して最大１２ｍ”のヒ化ガリウム単結晶が実現でき
る。面積的には素子化に充分な大きさを有しているがか
かる従来技術で素子を形成する場合、５ｉｆｔ層の形状
・面積に制限があるため、素子とシリコン基板との電気
的分離を要する時は基板との接触部をエツチング等によ
り除去して素子間分離する必要がある。
ム層６の一部を溶融し、溶融部分をゲルマニウム層面内
で順次移動させゲルマニウムを再結晶化させる。再結晶
化に際しては、シリコン基板と接触しているゲルマニウ
ム層の領域、すなわちＳ１０．窓４においてエピタキシ
ャル成長によりシリコン基板と同一方位のゲルマニウム
結晶が成長し、溶融部分の移動にＬす８１（ｈ層２上の
ゲルマニウム層でも同一方位の結晶となる。このように
して、ゲルマニウム層３の全体がシリコン基板１の方位
と一致した単結晶となる。しかしながら、８．１０１層
２０面積を大きくした構造で上記方法による成長を行な
うと、８１０２層２上のゲルマニウム層の一部で上記エ
ピタキシャル成長による方位とは異なる方位の結晶が成
長するようになる。これは、ゲルマニウム層蒸着時の不
均一、再結晶化時の温度分布等に起因すると考えられ全
面単結晶が得られるＳ Ｉ Ｏを層の面積は最大Ｑ、２
ｙｎｘ”程度である。該ゲルマニウム上に分子線エピタ
キシ法や有機金属気相エピタキシ法等の通常の手段でヒ
化ガリウムを成長させればＳｉｎ、層上にゲルマニウム
を介して最大１２ｍ”のヒ化ガリウム単結晶が実現でき
る。面積的には素子化に充分な大きさを有しているがか
かる従来技術で素子を形成する場合、５ｉｆｔ層の形状
・面積に制限があるため、素子とシリコン基板との電気
的分離を要する時は基板との接触部をエツチング等によ
り除去して素子間分離する必要がある。
また個々の素子の大きさ・配置はｓｉｏ、窓４の存在の
ために制限される。５１０２窓４は上記で説明したよう
に単結晶薄膜を得るため一定の面積・形状・配置密度が
必要であり、特に薄膜内の素子とシリコン基板内にあら
かじめ形成しておいた系子による複合機能集積回路の設
計には大きな制約条件となる。
ために制限される。５１０２窓４は上記で説明したよう
に単結晶薄膜を得るため一定の面積・形状・配置密度が
必要であり、特に薄膜内の素子とシリコン基板内にあら
かじめ形成しておいた系子による複合機能集積回路の設
計には大きな制約条件となる。
第２図は従来技術による第二の実施例の説明図である。
すなわち８１０２層２の上に蒸着等によって付着させた
ゲルマニウム層の一部を除去し連結島状構造にパターン
化したものをあられす。上記と同様な帯溶融法により再
結晶化させると、連結部分では単一の方位を持つ結晶と
なり、これが溶融部分の移動により接続した島状部分に
広がる。この方法ではシリコン基板１との分離は達成さ
れるものの、（１）第一の従来技術実施例と同じく形状
化した薄膜結晶しか得られず、各々のゲルマニウム島状
部分の面積も同様にα２ｗｔｔ”程度以下である、（２
）連結されたゲルマニウムの島同志は単一方位であるが
、分離した隣のパターン同志の方位関係はランダムであ
り、方位関係の制御は困難であるという欠点がある。結
局、弔−の従来技術実施例と同様に集積回路設計上の制
約が大きく、さらに方位関係の任意性に起因する素子特
性の不安定性の問題が解決できない。
ゲルマニウム層の一部を除去し連結島状構造にパターン
化したものをあられす。上記と同様な帯溶融法により再
結晶化させると、連結部分では単一の方位を持つ結晶と
なり、これが溶融部分の移動により接続した島状部分に
広がる。この方法ではシリコン基板１との分離は達成さ
れるものの、（１）第一の従来技術実施例と同じく形状
化した薄膜結晶しか得られず、各々のゲルマニウム島状
部分の面積も同様にα２ｗｔｔ”程度以下である、（２
）連結されたゲルマニウムの島同志は単一方位であるが
、分離した隣のパターン同志の方位関係はランダムであ
り、方位関係の制御は困難であるという欠点がある。結
局、弔−の従来技術実施例と同様に集積回路設計上の制
約が大きく、さらに方位関係の任意性に起因する素子特
性の不安定性の問題が解決できない。
発明の目的
本発明の目的は、高品質の第二の半導体薄膜単結晶を第
一の半導体基板上の全面にわたって、第一の半導体と電
気的に分離した形で構成し、誘電体層上の任意の泣面に
任意の形状・面積を持つ素子を実現することのできる半
導体薄膜結晶の製造方法を提供することである。本発明
の特徴とする所は、第一の半導体基板上に第二の半導体
薄膜を全面にわたってエピタキシャル成長させ、次いで
第一と第二の半導体界面近傍に酸素又は窒素等をイオン
注入した後に加熱処理して、第−又は第二〇半導体の一
部を誘電体層に変成せしめることを特徴とする。
一の半導体基板上の全面にわたって、第一の半導体と電
気的に分離した形で構成し、誘電体層上の任意の泣面に
任意の形状・面積を持つ素子を実現することのできる半
導体薄膜結晶の製造方法を提供することである。本発明
の特徴とする所は、第一の半導体基板上に第二の半導体
薄膜を全面にわたってエピタキシャル成長させ、次いで
第一と第二の半導体界面近傍に酸素又は窒素等をイオン
注入した後に加熱処理して、第−又は第二〇半導体の一
部を誘電体層に変成せしめることを特徴とする。
発明の構成および作用
本発明の実施例を図によって説明する。
第一の工程として、８３図のようにシリコン（第一の半
導体）基板１上に蒸着によりゲルマニウム（第二の半導
体）層５をエピタキシャル成長させた。蒸着時の真空度
は２ Ｘ １０− Ｔｏｒｒ以下で、基板温度を３５０
℃ないし４４０℃に保ち１５０ｎｍの厚さにたい積した
。作製したゲルマニウムは電子線回折・Ｘ線回折により
シリコン基板と同じ方位〔例えば（１００） ］を有す
る単結晶であることが確認された。しかし、ゲルマニウ
ムとシリコンは格子不整合が４．１と大゛きいために該
エピタキシャルゲルマニウム層５はミスフィツト転位や
積層欠陥を多く含んでいる。
導体）基板１上に蒸着によりゲルマニウム（第二の半導
体）層５をエピタキシャル成長させた。蒸着時の真空度
は２ Ｘ １０− Ｔｏｒｒ以下で、基板温度を３５０
℃ないし４４０℃に保ち１５０ｎｍの厚さにたい積した
。作製したゲルマニウムは電子線回折・Ｘ線回折により
シリコン基板と同じ方位〔例えば（１００） ］を有す
る単結晶であることが確認された。しかし、ゲルマニウ
ムとシリコンは格子不整合が４．１と大゛きいために該
エピタキシャルゲルマニウム層５はミスフィツト転位や
積層欠陥を多く含んでいる。
第４図は第二の工程の説明図で、イオン注入直後の酸素
濃度の深さ分布（Ａ）１層構造（Ｂ）を示す。
濃度の深さ分布（Ａ）１層構造（Ｂ）を示す。
酸素イオンの注入エネルギの大きさは、大部分の酸素が
ゲルマニウム層５を通過してシリコン基板１内のゲルマ
ニウム層近傍に到達するように設定した。本実施例では
酸素イオン（ｈ ’ｔ’ ３５０ ｋｅＶでｔ３×１０
Ｘ″ｃ１ｎ−２注入した。注入直後の酸素濃度は第４ｔ
ｇ （Ａ）のよ５なガウス形分布となるが化学量論的組
成を超えて過剰に注入された酸素は注入中もしくは後の
熱処理中に周辺に拡散しＳｔ ｏｘ層６を形成する。一
方、結晶格子のン損゛傷はイオン注入におゆる一般的結
果として、注入酸素濃度最大を示す深さ近傍で最大とな
り、表面に向かって徐々に小さくなっている・。損傷が
ある値より大きくなると結晶格子は規則・ａｔ−失ない
非晶質状態となる。第４図（Ｂ）で７は注入後も結晶状
態が保持されたゲルマニウム層、８，９はそれぞれ非晶
質化したグルマニラ・ムとシラコン層を示す。次いで、
第三の工程として９２０・０１時間の熱処理をアルゴン
雰囲気中で行なった。当該熱処理によりゲルマニウムの
結晶性向上が確認された。すなわち、熱処理によってエ
ピタキシャルゲルマニウム層７はその表面から結晶性が
向上し、注入により非晶質化された層８，９は結晶性回
復が促進され、最終的には熱処理前より良好な単結晶ゲ
ルマニウム層１０（第５図）を得た。これは、シリコン
・ゲルマニウム界面近傍は注入により非晶質化されてお
り、ゲルマニウム層はその表面が最も結晶性が良いため
に熱処理に伴なう結晶性の向上はゲルマニウムの表面層
が種となって進行するからであると解釈される。
ゲルマニウム層５を通過してシリコン基板１内のゲルマ
ニウム層近傍に到達するように設定した。本実施例では
酸素イオン（ｈ ’ｔ’ ３５０ ｋｅＶでｔ３×１０
Ｘ″ｃ１ｎ−２注入した。注入直後の酸素濃度は第４ｔ
ｇ （Ａ）のよ５なガウス形分布となるが化学量論的組
成を超えて過剰に注入された酸素は注入中もしくは後の
熱処理中に周辺に拡散しＳｔ ｏｘ層６を形成する。一
方、結晶格子のン損゛傷はイオン注入におゆる一般的結
果として、注入酸素濃度最大を示す深さ近傍で最大とな
り、表面に向かって徐々に小さくなっている・。損傷が
ある値より大きくなると結晶格子は規則・ａｔ−失ない
非晶質状態となる。第４図（Ｂ）で７は注入後も結晶状
態が保持されたゲルマニウム層、８，９はそれぞれ非晶
質化したグルマニラ・ムとシラコン層を示す。次いで、
第三の工程として９２０・０１時間の熱処理をアルゴン
雰囲気中で行なった。当該熱処理によりゲルマニウムの
結晶性向上が確認された。すなわち、熱処理によってエ
ピタキシャルゲルマニウム層７はその表面から結晶性が
向上し、注入により非晶質化された層８，９は結晶性回
復が促進され、最終的には熱処理前より良好な単結晶ゲ
ルマニウム層１０（第５図）を得た。これは、シリコン
・ゲルマニウム界面近傍は注入により非晶質化されてお
り、ゲルマニウム層はその表面が最も結晶性が良いため
に熱処理に伴なう結晶性の向上はゲルマニウムの表面層
が種となって進行するからであると解釈される。
第５図は上記工程を経た後の層構造を示す。６は注入酸
素によって形成された５１０２層（厚さ５００ｎｍ）＠
１０゛は熱、処理によって結晶性がさらに向上したゲル
マニウム層（厚さ１４０ ｎｍ） 、 １１は熱処理に
よっても充分な結晶性の回復が起こらず転位等の欠陥が
密、に存在するゲルマニウム・シリ、コン界面層（厚さ
２５ ｍｍ ）である。この・界面＠１１は、前記第４
図Ｂに示す８，９０層が熱処理により縮って残存する非
晶質層である。
素によって形成された５１０２層（厚さ５００ｎｍ）＠
１０゛は熱、処理によって結晶性がさらに向上したゲル
マニウム層（厚さ１４０ ｎｍ） 、 １１は熱処理に
よっても充分な結晶性の回復が起こらず転位等の欠陥が
密、に存在するゲルマニウム・シリ、コン界面層（厚さ
２５ ｍｍ ）である。この・界面＠１１は、前記第４
図Ｂに示す８，９０層が熱処理により縮って残存する非
晶質層である。
一方、シリコン基板上に形成されたゲルマニウム薄膜結
晶は成長後にそのまま熱処理しても結晶性の回復は不充
分であった。これは再結晶の格子定数差が４％と大きい
からである。しかるに本発明テはゲルマニウム層とシリ
コン基板との界面近傍は酸素注入に伴なって非晶質化さ
れるため、その後の熱処理において基板シリコンの格子
の影響を受けることがなく、結晶性の良好なゲルマニウ
ム表面からのエピタキシャル成長が進み、格子定数差に
起因した欠陥の導入は起こらず、ゲルマニウム層の著し
い結晶性の向上が見られた。
晶は成長後にそのまま熱処理しても結晶性の回復は不充
分であった。これは再結晶の格子定数差が４％と大きい
からである。しかるに本発明テはゲルマニウム層とシリ
コン基板との界面近傍は酸素注入に伴なって非晶質化さ
れるため、その後の熱処理において基板シリコンの格子
の影響を受けることがなく、結晶性の良好なゲルマニウ
ム表面からのエピタキシャル成長が進み、格子定数差に
起因した欠陥の導入は起こらず、ゲルマニウム層の著し
い結晶性の向上が見られた。
本実施例では、酸素の注入により５ｌＯｘ’に形成した
が、注入イオンは酸素のみに留まらず、例えば窒素を注
入することにエリ窒化シリコンを形成し誘電体層とする
こともできる。さらに第一の工程におけるゲルマニウム
形成も、イオン化蒸着・分子線エビメキシ・気相エピタ
キシ等他の方法を用いて結晶品質の向上を図ることがで
きるのはもちろんである。
が、注入イオンは酸素のみに留まらず、例えば窒素を注
入することにエリ窒化シリコンを形成し誘電体層とする
こともできる。さらに第一の工程におけるゲルマニウム
形成も、イオン化蒸着・分子線エビメキシ・気相エピタ
キシ等他の方法を用いて結晶品質の向上を図ることがで
きるのはもちろんである。
また、第一お工び第二の半導体としてもそれぞれシリコ
ンおよびゲルマニウムに限られるものではない。誘電体
層の形成も第一の半導体中に限られるものではなく、第
二の半導体中もしくは両者にまたがって形成することも
可能である。
ンおよびゲルマニウムに限られるものではない。誘電体
層の形成も第一の半導体中に限られるものではなく、第
二の半導体中もしくは両者にまたがって形成することも
可能である。
効果の説明
以上説明したように、本発明はあらかじめ半導体基板上
にエピタキシャル成長した半導体を誘電体によって分離
するので、単結晶半導体薄膜を誘電体層上に基板全面に
わたって実現できるという利点がある。
にエピタキシャル成長した半導体を誘電体によって分離
するので、単結晶半導体薄膜を誘電体層上に基板全面に
わたって実現できるという利点がある。
本発明を利用すれば、光・電子複会機能集積回路を所望
の素子形状、配置で実現することが可能になる。第６図
はその一例で、ヒ化ガリウム層１２を本発明の実施例で
形成したゲルマニウム薄膜上にエピタキシャル成長させ
たものである。ヒ化ガリウム層１２に形成した発光素子
が発生した光信号１３ヲあらかじめ形成しておいたシリ
コン受光素子１４で受信する機能１選択的に５ＩＣｈ６
形成ぞ行なわなかった部分１５七通しての素子間の電気
的結合、等により上記複曾機能集積回路が形成でさる。
の素子形状、配置で実現することが可能になる。第６図
はその一例で、ヒ化ガリウム層１２を本発明の実施例で
形成したゲルマニウム薄膜上にエピタキシャル成長させ
たものである。ヒ化ガリウム層１２に形成した発光素子
が発生した光信号１３ヲあらかじめ形成しておいたシリ
コン受光素子１４で受信する機能１選択的に５ＩＣｈ６
形成ぞ行なわなかった部分１５七通しての素子間の電気
的結合、等により上記複曾機能集積回路が形成でさる。
この例では各素子間の分離・結合・配線はイオン注入の
技術等を用い面内の任意の位置ででき、回路設計が容易
であるとともに、素子特性も基板内で均一であるという
利点がある−０
技術等を用い面内の任意の位置ででき、回路設計が容易
であるとともに、素子特性も基板内で均一であるという
利点がある−０
第１．第２図は従来技術によるゲルマニウム薄膜結晶の
製造方法の第一および第二の実施例の説明図。第６図は
本発明によるゲルマニウム薄膜結晶の製造方法の実施例
におＣする第一の工程の説明図。第４図は実施例におけ
る第二の工程の説明−で、（Ａ）イオン注入直後の酸素
濃度の深さ分布。 （Ｂ）層構造を表わす。 第５図は実施例における第三の工程の説明図。 第６図は光・電子複合機能集積回路の構成および機能の
説明図。 図面中、 １・・・シリコン基板、２・・・ｓｔｏｗ、ｓ・・・ゲ
ルマニウム、４・・・ＳｉＯ＊ｇ、 ５・・・エピタキ
シャルゲルマニウム、７・・・酸素イオン注入後も結晶
状態が保持されたゲルマニウム層、８・・・酸素イオン
注入により非晶質化されたゲルマニウム層、６・・・注
入酸素ニヨって形成された８１（ｈ、９・・・酸素イオ
ン注入により非晶質化されたシリコン層、１０・・・熱
処理に伴ない結晶性が同上したゲルマニウム層、１１・
・・熱処理後も欠陥が密に存在するゲルマニウム・シリ
コン界面層、１２・・・エビメキシャルヒ化ガリウム、
１３・・・光信号、１４・・・シリコン受光素子、１５
・・・選択的に５ｌｏｔ形成を行なわなかったシリコン
基板の部分特許出願人 日本電信電話公社 代理人 弁理士 玉蟲久五部（外２名）６：ゲルマニウ
ム層 −り ％−０１’ｘの さ０〒− 第６図 １゛／リコ／基板 成を行なわなかうた部分）
製造方法の第一および第二の実施例の説明図。第６図は
本発明によるゲルマニウム薄膜結晶の製造方法の実施例
におＣする第一の工程の説明図。第４図は実施例におけ
る第二の工程の説明−で、（Ａ）イオン注入直後の酸素
濃度の深さ分布。 （Ｂ）層構造を表わす。 第５図は実施例における第三の工程の説明図。 第６図は光・電子複合機能集積回路の構成および機能の
説明図。 図面中、 １・・・シリコン基板、２・・・ｓｔｏｗ、ｓ・・・ゲ
ルマニウム、４・・・ＳｉＯ＊ｇ、 ５・・・エピタキ
シャルゲルマニウム、７・・・酸素イオン注入後も結晶
状態が保持されたゲルマニウム層、８・・・酸素イオン
注入により非晶質化されたゲルマニウム層、６・・・注
入酸素ニヨって形成された８１（ｈ、９・・・酸素イオ
ン注入により非晶質化されたシリコン層、１０・・・熱
処理に伴ない結晶性が同上したゲルマニウム層、１１・
・・熱処理後も欠陥が密に存在するゲルマニウム・シリ
コン界面層、１２・・・エビメキシャルヒ化ガリウム、
１３・・・光信号、１４・・・シリコン受光素子、１５
・・・選択的に５ｌｏｔ形成を行なわなかったシリコン
基板の部分特許出願人 日本電信電話公社 代理人 弁理士 玉蟲久五部（外２名）６：ゲルマニウ
ム層 −り ％−０１’ｘの さ０〒− 第６図 １゛／リコ／基板 成を行なわなかうた部分）
Claims (1)
- 第一の半導体基板上に第二の半導体薄膜結晶を誘電体
層を中間に介して構成するに際し、第一の物質でなる半
導体基板上に第二の物質でなる半導体層をエピタキシャ
ル成長により形成する第一の工程と、上記第一および第
二の物質でなる半導体の界面近傍に酸素もしくは窒素を
イオン注入により導入し、非晶質層を形成する第二の工
程と、第二の工程に引き続いて加熱処理する第三の工程
を含み、上記界面近傍の第一と第二の半導体の一方もし
くは両方を誘電体に変成せしめることを特徴とする半導
体薄膜結晶の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21347784A JPS6191917A (ja) | 1984-10-12 | 1984-10-12 | 半導体薄膜結晶の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21347784A JPS6191917A (ja) | 1984-10-12 | 1984-10-12 | 半導体薄膜結晶の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6191917A true JPS6191917A (ja) | 1986-05-10 |
Family
ID=16639846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21347784A Pending JPS6191917A (ja) | 1984-10-12 | 1984-10-12 | 半導体薄膜結晶の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6191917A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6446837U (ja) * | 1987-09-16 | 1989-03-23 | ||
| JP2008166776A (ja) * | 2006-12-21 | 2008-07-17 | Commiss Energ Atom | シリコンベースの領域及びＧａＡｓベースの領域を関連付けるＳＯＩ基板の製造方法 |
| US7589380B2 (en) | 2002-12-18 | 2009-09-15 | Noble Peak Vision Corp. | Method for forming integrated circuit utilizing dual semiconductors |
| US7973377B2 (en) | 2002-12-18 | 2011-07-05 | Infrared Newco, Inc. | Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57134924A (en) * | 1981-02-16 | 1982-08-20 | Toshiba Corp | Production of semiconductive single-crystal thin film |
-
1984
- 1984-10-12 JP JP21347784A patent/JPS6191917A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57134924A (en) * | 1981-02-16 | 1982-08-20 | Toshiba Corp | Production of semiconductive single-crystal thin film |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6446837U (ja) * | 1987-09-16 | 1989-03-23 | ||
| JPH0542513Y2 (ja) * | 1987-09-16 | 1993-10-26 | ||
| US7589380B2 (en) | 2002-12-18 | 2009-09-15 | Noble Peak Vision Corp. | Method for forming integrated circuit utilizing dual semiconductors |
| US7973377B2 (en) | 2002-12-18 | 2011-07-05 | Infrared Newco, Inc. | Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry |
| US8664739B2 (en) | 2002-12-18 | 2014-03-04 | Infrared Newco, Inc. | Image sensor comprising isolated germanium photodetectors integrated with a silicon substrate and silicon circuitry |
| JP2008166776A (ja) * | 2006-12-21 | 2008-07-17 | Commiss Energ Atom | シリコンベースの領域及びＧａＡｓベースの領域を関連付けるＳＯＩ基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4448632A (en) | Method of fabricating semiconductor devices | |
| US5037774A (en) | Process for the production of semiconductor devices utilizing multi-step deposition and recrystallization of amorphous silicon | |
| JPH076950A (ja) | 電子、電光および光学的な構成要素に対する構造部品を作製する方法 | |
| US6429466B2 (en) | Integrated circuit substrate that accommodates lattice mismatch stress | |
| JPS5893221A (ja) | 半導体薄膜構造とその製造方法 | |
| JPH10294281A (ja) | 転位低減方法 | |
| EP0277415A2 (en) | Semiconductor device comprising an insulating structure and manufacturing process thereof | |
| EP0449589A1 (en) | Method of producing a SOI structure | |
| US5320907A (en) | Crystal article and method for forming same | |
| JPS6191917A (ja) | 半導体薄膜結晶の製造方法 | |
| JPS6158879A (ja) | シリコン薄膜結晶の製造方法 | |
| JPS5856322A (ja) | 半導体基板の製造方法 | |
| JPS60140813A (ja) | 半導体装置の製造方法 | |
| JPH04206932A (ja) | 半導体装置及びその製造方法 | |
| JP2756320B2 (ja) | 結晶の形成方法 | |
| US5364815A (en) | Crystal articles and method for forming the same | |
| JPH05299345A (ja) | 電子素子用基板及びその製造方法 | |
| EP0289114B1 (en) | Process for producing crystals on a light-transmissive substrate | |
| JP2541456B2 (ja) | 微細構造の作製方法 | |
| JP2981777B2 (ja) | 半導体基板の製造方法 | |
| JP2727564B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPS63192223A (ja) | 半導体装置の製造方法 | |
| JP2532252B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2959767B2 (ja) | 半導体基板並びに半導体装置及びその製造方法 | |
| JPH0311618A (ja) | 半導体の製造法 |