JPH01123410A - 化合物半導体基板及びその製造方法 - Google Patents

化合物半導体基板及びその製造方法

Info

Publication number
JPH01123410A
JPH01123410A JP28103187A JP28103187A JPH01123410A JP H01123410 A JPH01123410 A JP H01123410A JP 28103187 A JP28103187 A JP 28103187A JP 28103187 A JP28103187 A JP 28103187A JP H01123410 A JPH01123410 A JP H01123410A
Authority
JP
Japan
Prior art keywords
compound semiconductor
single crystal
semiconductor layer
pattern layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28103187A
Other languages
English (en)
Other versions
JPH0810674B2 (ja
Inventor
Masakazu Ishino
正和 石野
Kazufumi Azuma
和文 東
Isao Obe
功 大部
Masanobu Miyao
正信 宮尾
Juichi Shimada
嶋田 寿一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62281031A priority Critical patent/JPH0810674B2/ja
Publication of JPH01123410A publication Critical patent/JPH01123410A/ja
Publication of JPH0810674B2 publication Critical patent/JPH0810674B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はシリコン基板上に格子定数の異なる化合物半導
体をエピタキシャル成長させて得られる良好な結晶性を
有する化合物半導体基板とそれを製造する製造方法に関
する。
〔従来の技術〕
従来、シリコン基板上にGaAs等の格子定数の異なる
化合物半導体を結晶欠陥を少なくして、エピタキシャル
成長するためには例えば特開昭60−210831号に
記載されているように両者の格子定数差や熱膨張係数差
を吸収するためのG a A sの多結晶領域を設ける
ことが有効であった。しかし、この方法ではシリコン基
板上に酸化シリコン等の絶縁膜をパターン化して形成し
、更にその上にGeのバッファ層を形成する必要があり
、製造方法が複雑となる欠点があった。
〔発明が解決しようとする問題点〕
上記の従来技術には二つの問題点があり、先ず第一は、
絶縁膜の形成とその後のバターニングプロセスであるが
、プロセスを簡略化する点については配慮がされていな
い。第二は、絶縁物のパターニングにより、化合物半導
体を形成する下地基板面には凹凸が形成されており、こ
の上に化合物半導体を形成するため最終的に得られる化
合物半導体の基板面も下地にならい凹凸が形成されてし
まうことである。この凹凸は、その後に素子化する際に
、例えば導体配線を形成する場合に段切れ等を起す原因
となり、素子の歩留り、信頼性等の面で好ましくない。
本発明の目的は、上記従来の問題点を解消するにあり、
新規な多層構造から成る基板とそれを得るための改良さ
れた製造方法とを提供することにある。
〔問題点を解決するための手段〕
上記目的はシリコン基板上にアモルファスシリコン膜を
形成し、その一部分をレーザビームもしくは電子ビーム
等によって照射アニールすることにより部分的に単結晶
化した構造の基板に化合物半導体結晶をエピタキシャル
成長することにより。
達成される。以下に本発明構成の特徴点をさらに詳述す
る。
先ず新規な多層構造から成る化合物半導体基板について
の特徴点を列挙する。
(1)シリコン基板の同一平面上に非単結晶シリコンパ
ターン層と単結晶シリコンパターン磨とが隣接して設け
られ、前記単結晶シリコンパターン層上には更に単結晶
化合物半導体層が5そして前記非単結晶シリコンパター
ン層上には非単結晶化合物半導体層が隣接して形成され
同一平面を構成して成ることを特徴とする。
(2)上記シリコン基板上に形成された非′単結晶シリ
コンパターン層と単結晶シリコンパターン層の厚みが共
に0.05〜0.5μmであることを特徴とする。
(3)上記単結晶化合物半導体層が下地の上記単結晶シ
リコンパターン層との格子定数の差により発生する応力
を、隣接する上記非単結晶化合物半導体層自身が吸収、
緩和し得るに足る面積を有して成ることを特徴とする。
次に、上記化合物半導体基板を製造する方法の発明の特
徴点を以下に列挙する。
(1)シリコン基板上に格子定数の異なる化合物半導体
基板番エピタキシャル成長するに際し、シリコン基板上
にアモルファスシリコン膜を形成する工・程と、前記ア
モルファスシリコン膜面の一部化合物半導体素子形成予
定能動領域の所望該当部分にレーザビームもしくは電子
線“ビームを照射しアニールすることにより当該照射部
分を単結晶化する工程と、次いで前記基板の全表面に化
合物半導体層を形成することにより、前記工程でアモル
ファスシリコン膜が単結晶化した領域上には単結晶化合
物半導体層をエピタキシャル成長させ、それに隣接する
その他の領域上には非単結晶化合物半導体層を形成する
工程とを含むことを特徴とする。
(2)上記アモルファスシリコン膜を形成する工程にお
いて、膜厚を0.05〜0.5声としたことを特徴とす
る。
(3)上記アモルファスシリコン膜にレーザビームもし
くは、電子ビームを局部的に照射するに際し、その後の
化合物半導体層の形成工程において前記局部的照射によ
り得られる単結晶化シリコン膜上に化合物半導体層をエ
ピタキシャル成長させ、かくして得られた単結晶化合物
半導体層と下地の前記単結晶化シリコン膜との格子定数
の差により発生する単結晶化合物半導体層の応力を隣接
する非単結晶化合物半導体層領域で吸収緩和し得るに足
る面積に相当する未照射部を残して、照射することを特
徴とする。
(4)上記アモルファスシリコン膜の形成はCVD法も
しくはスパッタ法で、上記化合物半導体層の形成はMO
CVD法もしくはMBE法で行うことを特徴とする。
上記シリコン基板上に形成すアモルファスシリコン膜は
、周知のスパッタ法もしくはCVD法(プラズマCVD
を含む)により容易に形成できる。また、膜の厚さはレ
ーザビームもしくは電子ビーム照射により十分にアニー
ル効果の得られる厚さにする必要があり、実用上0.0
5〜0.5−とじた。
レーザビームもしくは電子ビーム照射によりアモルファ
スシリコンを単結晶化するに際しては。
全面を単結晶化してはならず、必ず部分的に未照射領域
を積極的に残すことが重要である。この未照射領域のア
モルファスシリコンは、その後の化合物半導体膜の形成
工程に至る過程で多結晶化する場合もあり、引続きアモ
ルファスシリコンの状態を維持する場合もあり、またア
モルファスと多結晶の混在する場合もある。いずれにし
ても照射され単結晶化した領域とは明らかに異なり、こ
のように単結晶化しない(させない)領域を本発明では
非単結晶シリコンパターン層と定義する。
上記のように、非単結晶シリコンパターン層を残す理由
は、以下による。すなわち、この後に続く化合物半導体
層の形成工程において、上記下地となる単結晶化した領
域と非単結晶領域とが隣接しているシリコン基板表面に
化合物半導体をエピタキシャル成長させると、単結晶シ
リコンパターン膜上には単結晶化合物半導体が成長し、
非単結晶シリコンパターン層上には非単結晶化合物半導
体層が形成される。かくして、得られた単結晶化合物半
導体は、下地の単結晶シリコンパターン暦とは格子定数
が異なるため、その差に応じた応力が発生する。この応
力を隣接する非単結晶化合物層に吸収させ緩和すること
により、単結晶化合物半導体領域を安定に存在させるの
がねらいである。
したがって、こめ非単結晶化合物半導体層を形成するた
めに、上記非単結晶シリコンパターン層の存在は必須で
あり、これが非単結晶シリコンパターン層を残す理由で
ある。それ故、積極的に非照射領域を設ける必要があり
、かかる非照射領域の面積は、上記の理由から単結晶化
合物半導体と下地の単結晶シリコンの格子定数の差から
生じる応力を十分に緩和するに足る面積を考慮して決定
すべきである。
化合物半導体をエピタキシャル成長させる手段としては
、周知の例えば分子線エピタキシ(MBE法)もしくは
有機金属気相成長(MOCVD法)等いずれのものでも
よい。
レーザビームもしくは電子ビームの照射パターンは格子
状、ストライプ状、円を含む多角形、その他種々の形状
が選択されるが、重要なことは、格子定数の差からとる
歪を隣接する周囲の非単結晶で吸収緩和させることであ
る。
化合物半導体としては、、GaAs系に限らずその他の
■−v族、■−■族化合物いずれのものでもよい。
〔作用〕
シリコン基板上に形成されたアモルファスシリコン膜は
レーザビームもしくは電子ビームを照射して加熱するこ
とにより容易に下地のシリコン基板と同一の結晶軸を有
する単結晶とすることができる。そこで例えばレーザ光
を照射する部分を走査することにより、任意の二次元パ
ターンでアモルファスシリコン膜を単結晶化でき、この
上に化合物半導体として例えばGaAs結晶を成長する
ことにより、単結晶シリコン上には単結晶GaAsがエ
ピタキシャル成長し、未照射のアモルファスシリコン上
には非単結晶GaAsが成長することになる。このため
、単結晶化のパターンを適切に選ぶことにより、SLと
GaAsの格子定数差や熱膨張係数差に起因する結晶の
歪を非単結晶の部分で吸収し、単結晶GaAsの部分は
結晶欠陥の少ない良好な結晶を得ることができる。
〔実施例〕
以下、本発明の実施例を図面に従い説明する。
第1図はシリコン基板1の上にアモルファスシリコン膜
2 をCVD法で形成し、更にアモルファスシリコン膜
の一部分をレーザ光でアニールすることにより単結晶シ
リコンとしたレーザアニール部3を示す基板の断面であ
る。第2図は第1図で示した基板上にG a A s結
晶を成長させた後の基板断面を示す図、第3図は第2図
の斜視図であり、単結晶シリコン上には単結晶G a 
A s 4が、アモルファスシリコン上には多結晶Ga
As5が成長していることを示している。
上記した膜構造の基板を得るためには例えば以下に示す
方法がある。まずシリコン基板をフッ酸で洗浄した後、
プラズマCVD装置内でアモルファスシリコンを0.1
t1m程度の厚さに形成し、プラズマCVD装置から取
り出した後に、アモルファスシリコン膜を単結晶化する
に十分なエネルギのレーザ光を照射して部分的にアモル
ファスシリコン膜を単結晶化する。この状態を示すのが
第1図である。次に第1図で示す基板を分子線エピタキ
シ装置内に導入して400℃前後の基板温度でGaAs
のエピタキシャル膜を10〜1100n形成する。
更にこの後、基板温度を600℃程度まで上げて必要と
されるGaAsの膜厚を形成することにより、シリコン
とGaAsの格子定数差や熱膨張係数の違いにより界面
で発生する応力を多結晶GaAs部分で吸収することが
できて、単結晶GaAs部分は結晶欠陥の少ない良好な
エピタキシャル層を得ることができる。
なお本実施例ではアモルファスシリコン膜の形成にプラ
ズマCVDを用いたが、スパッタ法、その他通常のCV
D法等他の方法で形成した膜でも実施可能である。また
、アモルファスシリコン膜の厚さはレーザ光が透過して
アニールが行える厚さであれば良く、実施例はその代表
例である。またG a A s結晶の成長方法について
も分子線エピタキシ法のみならず有機金属気相成長(M
OCVD)法を用いても行うことができる。
〔発明の効果〕
本発明によればシリコン基板と整合性の良いアモルファ
スシリコンをレーザビームもしくは電子ビームでアニー
ルするだけで、その上に成長させる化合物半導体、例え
ばGaAs結晶の単結晶部分を選択的に成長させること
ができて、G a A s結晶の結晶欠陥低減を簡単な
プロセスで実現できる効果がある。また、本発明の化合
物半導体基板は、各層が平滑で凹凸面が無いことから、
化合物半導体素子を形成する場合、配線の段切れ等の事
故が無く信頼性の高い基板を実現することができる。
【図面の簡単な説明】
第1図は本発明による化合物半導体基板を得るための途
中段階を示す基板の部分断面図、第2図は最終段階で得
られた基板の部分断面図、第3図は第2図の斜視図であ
る。 図において、 1・・・シリコン基板 2・・・アモルファスシリコン膜 3・・・レーザビーム照射部 4・・・単結晶GaAs    5・・・多結晶GaA
s代理人弁理士  中 村 純之助 μ)  ぐN 件 へ

Claims (1)

  1. 【特許請求の範囲】 1、シリコン基板の同一平面上に非単結晶シリコンパタ
    ーン層と単結晶シリコンパターン層とが隣接して設けら
    れ、前記単結晶シリコンパターン層上には更に単結晶化
    合物半導体層が、そして前記非単結晶シリコンパターン
    層上には非単結晶化合物半導体層が隣接して形成され同
    一平面を構成して成ることを特徴とする化合物半導体基
    板。 2、上記シリコン基板上に形成された非単結晶シリコン
    パターン層と単結晶シリコンパターン層の厚みが共に0
    .05〜0.5μmであることを特徴とする特許請求の
    範囲第1項記載の化合物半導体基板。 3、上記単結晶化合物半導体層が下地の上記単結晶シリ
    コンパターン層との格子定数の差により発生する応力を
    、隣接する上記非単結晶化合物半導体層自身が吸収、緩
    和し得るに足る面積を有して成ることを特徴とする特許
    請求の範囲第1項もしくは第2項記載の化合物半導体基
    板。 4、上記化合物半導体がGaAs系から成ることを特徴
    とする特許請求の範囲第1項、第2項もしくは第3項記
    載の化合物半導体基板。 5、シリコン基板上に格子定数の異なる化合物半導体を
    エピタキシャル成長するに際し、シリコン基板上にアモ
    ルファスシリコン膜を形成する工程と、前記アモルファ
    スシリコン膜面の一部化合物半導体素子形成予定能動領
    域の所望該当部分にレーザビームもしくは電子ビームを
    照射しアニールすることにより当該照射部分を単結晶化
    する工程と、次いで前記基板の全表面に化合物半導体層
    を形成することにより、前記工程でアモルファスシリコ
    ン膜が単結晶化した領域上には単結晶化合物半導体層を
    エピタキシャル成長させ、それに隣接するその他の領域
    上には非単結晶化合物半導体層を形成する工程とを含む
    ことを特徴とする化合物半導体基板の製造方法。 6、上記アモルファスシリコン膜を形成する工程におい
    て、膜厚を0.05〜0.5μmとしたことを特徴とす
    る特許請求の範囲第5項記載の化合物半導体基板の製造
    方法。 7、上記化合物半導体層がGaAsから成ることを特徴
    とする特許請求の範囲第5項もしくは第6項記載の化合
    物半導体基板の製造方法。 8、上記アモルファスシリコン膜の形成はCVD法もし
    くはスパッタ法で、上記化合物半導体層の形成はMOC
    VD法もしくはMBE法で行うことを特徴とする特許請
    求の範囲第5項、第6項もしくは第7項記載の化合物半
    導体基板の製造方法。 9、上記アモルファスシリコン膜にレーザビームもしく
    は、電子ビームを局部的に照射するに際し、その後の化
    合物半導体層の形成工程において前記局部的照射により
    得られる単結晶化シリコン膜上に化合物半導体層をエピ
    タキシャル成長させ、かくして得られた単結晶化合物半
    導体層と下地の前記単結晶化シリコン膜との格子定数の
    差により発生する単結晶化合物半導体層の応力を隣接す
    る非単結晶化合物半導体層領域で吸収緩和し得るに足る
    面積に相当する未照射部を残して、照射することを特徴
    とする特許請求の範囲第5項記載の化合物半導体基板の
    製造方法。
JP62281031A 1987-11-09 1987-11-09 化合物半導体基板及びその製造方法 Expired - Lifetime JPH0810674B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62281031A JPH0810674B2 (ja) 1987-11-09 1987-11-09 化合物半導体基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62281031A JPH0810674B2 (ja) 1987-11-09 1987-11-09 化合物半導体基板及びその製造方法

Publications (2)

Publication Number Publication Date
JPH01123410A true JPH01123410A (ja) 1989-05-16
JPH0810674B2 JPH0810674B2 (ja) 1996-01-31

Family

ID=17633326

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62281031A Expired - Lifetime JPH0810674B2 (ja) 1987-11-09 1987-11-09 化合物半導体基板及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0810674B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082393A (ja) * 2009-10-08 2011-04-21 Sumitomo Electric Ind Ltd 半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法
JP2013191862A (ja) * 2013-04-26 2013-09-26 Sumitomo Electric Ind Ltd 半導体デバイスおよびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60210831A (ja) * 1984-04-04 1985-10-23 Agency Of Ind Science & Technol 化合物半導体結晶基板の製造方法
JPS61131526A (ja) * 1984-11-30 1986-06-19 Fujitsu Ltd 半導体装置の製造方法
JPS61203630A (ja) * 1985-03-07 1986-09-09 Nec Corp 半導体ウェーハとその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60210831A (ja) * 1984-04-04 1985-10-23 Agency Of Ind Science & Technol 化合物半導体結晶基板の製造方法
JPS61131526A (ja) * 1984-11-30 1986-06-19 Fujitsu Ltd 半導体装置の製造方法
JPS61203630A (ja) * 1985-03-07 1986-09-09 Nec Corp 半導体ウェーハとその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011082393A (ja) * 2009-10-08 2011-04-21 Sumitomo Electric Ind Ltd 半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法
JP2013191862A (ja) * 2013-04-26 2013-09-26 Sumitomo Electric Ind Ltd 半導体デバイスおよびその製造方法

Also Published As

Publication number Publication date
JPH0810674B2 (ja) 1996-01-31

Similar Documents

Publication Publication Date Title
US4444620A (en) Growth of oriented single crystal semiconductor on insulator
JPH10294281A (ja) 転位低減方法
JPS60210831A (ja) 化合物半導体結晶基板の製造方法
JPS61188927A (ja) 化合物半導体装置
JPH01123410A (ja) 化合物半導体基板及びその製造方法
JPS60193324A (ja) 半導体基板の製造方法
JP2687445B2 (ja) ヘテロエピタキシャル成長方法
JPS6191917A (ja) 半導体薄膜結晶の製造方法
JPH0236051B2 (ja)
JPH07273025A (ja) 半導体基板
JPH01218009A (ja) 結晶成長方法
JPH04182386A (ja) エピタキシャル成長基板サセプタ
JP2813978B2 (ja) 半導体基板
JPH01261291A (ja) レーザアニール方法
JP2696928B2 (ja) ヘテロエピタキシャル成長方法
JPS61284913A (ja) GaAsの選択エピタキシヤル成長方法
JP2790492B2 (ja) 半導体薄膜の成長方法
JPH0396225A (ja) 半導体基板の製造方法
JPS61241911A (ja) 化合物半導体装置
JPH05275328A (ja) 半導体基板の形成方法
JPS62189720A (ja) 半導体装置の製造方法
JPS60246622A (ja) 半導体結晶層の製造方法
JPH0779078B2 (ja) 半導体層の単結晶化方法
JPH0523492B2 (ja)
JPH04202097A (ja) 半導体基体及びその製造方法