JPH04202097A - 半導体基体及びその製造方法 - Google Patents
半導体基体及びその製造方法Info
- Publication number
- JPH04202097A JPH04202097A JP33706090A JP33706090A JPH04202097A JP H04202097 A JPH04202097 A JP H04202097A JP 33706090 A JP33706090 A JP 33706090A JP 33706090 A JP33706090 A JP 33706090A JP H04202097 A JPH04202097 A JP H04202097A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor
- buffer layer
- growing
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000013078 crystal Substances 0.000 claims abstract description 9
- 238000000137 annealing Methods 0.000 claims abstract description 4
- 150000001875 compounds Chemical class 0.000 claims description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、電子デバイス、光デバイス等を製造するため
に用いる半導体基体及びその製造方法に関する。
に用いる半導体基体及びその製造方法に関する。
［従来の技術］
光電子集積回路等を構成するための光デバイス及び電子
デバイスを製造する場合、Ｓｉ基板上に結晶成長（以後
、単に成長という）させる化合物半導体結晶層の成長状
態は、集積回路の性能を大きく支配するために重要であ
る。
デバイスを製造する場合、Ｓｉ基板上に結晶成長（以後
、単に成長という）させる化合物半導体結晶層の成長状
態は、集積回路の性能を大きく支配するために重要であ
る。
一般に、Ｓｉ基板上に化合物半導体を成長させる場合、
格子定数、膨脹係数、極性の有無等が原因となり、化合
物半導体の成長界面に密度が１０８／Ｃｍ２程度の転位
が起こり満足のいく成長層が得られないことが多い。
格子定数、膨脹係数、極性の有無等が原因となり、化合
物半導体の成長界面に密度が１０８／Ｃｍ２程度の転位
が起こり満足のいく成長層が得られないことが多い。
従来、この転位密度を低減するために、化合物半導体の
結晶成長を行う際初期段階で成長モードを制御する方法
がとられている。
結晶成長を行う際初期段階で成長モードを制御する方法
がとられている。
詳しく言えば、ＭＢＥ法、ＭＯＣＶＤ法等を用いて、所
謂２段階成長法の第１段階における成長開始から２分子
層あるいは３分子層程度成長するまでの成長モートを１
通常この第１段階において成長させるＧａＡｓに代えて
ＡｌＡｓを成長させること、あるいは、低温ＭＥＥ法に
より、化合物半導体を２次元成長させることによって転
位密度を低減している。
謂２段階成長法の第１段階における成長開始から２分子
層あるいは３分子層程度成長するまでの成長モートを１
通常この第１段階において成長させるＧａＡｓに代えて
ＡｌＡｓを成長させること、あるいは、低温ＭＥＥ法に
より、化合物半導体を２次元成長させることによって転
位密度を低減している。
［発明が解決しようとする課題］
しかし、従来より化合物半導体を成長させる前に行って
いるＳｉ基板表面の酸化膜の熱的除去によって、Ｓｉ基
板表面に凹凸が生じたり、ダブル・ドメイン構造になっ
てアンチフェイズバウンダリが発生してしまう。
いるＳｉ基板表面の酸化膜の熱的除去によって、Ｓｉ基
板表面に凹凸が生じたり、ダブル・ドメイン構造になっ
てアンチフェイズバウンダリが発生してしまう。
ところが、前述したような方法においては、初期の成長
モードがＳｉ基板の表面の状態に大きく影響される。し
たがって、十分に転位密度を低減させるためには、成長
界面（Ｓｉ基板表面）を平坦、かつ、アンチフェイズバ
ウンダリが発生しないシングル・ドメイン構造にする必
要がある。
モードがＳｉ基板の表面の状態に大きく影響される。し
たがって、十分に転位密度を低減させるためには、成長
界面（Ｓｉ基板表面）を平坦、かつ、アンチフェイズバ
ウンダリが発生しないシングル・ドメイン構造にする必
要がある。
本発明の課題は、化合物半導体の成長界面の転位密度が
低い半導体基体及びその製造方法を提供することである
。
低い半導体基体及びその製造方法を提供することである
。
［課題を解決するための手段］
本発明によれば、８１基板と、該Ｓｉ基板上に形成され
且つアニールきれたＳｉバッファ層と。
且つアニールきれたＳｉバッファ層と。
該Ｓ１バッファ層表面に形成された化合物半導体結晶層
とを有することを特徴とする半導体基体及びその製造方
法が得られる。
とを有することを特徴とする半導体基体及びその製造方
法が得られる。
［実施例］
次に１本発明の一実施例を詳細に説明する。
第１図（ａ）において基板１は（１００）Ｓｉで形成さ
れている。基板１の化学処理された表面には、酸化膜２
が形成されている。今、高真空（１０”Ｔｏｒｒ）にお
いて基板］を加熱（約８００°Ｃ）しつつＳｉ分子ビー
ム（１０１３／ｃｍ２）照射により熱処理して酸化膜２
を除去する。
れている。基板１の化学処理された表面には、酸化膜２
が形成されている。今、高真空（１０”Ｔｏｒｒ）にお
いて基板］を加熱（約８００°Ｃ）しつつＳｉ分子ビー
ム（１０１３／ｃｍ２）照射により熱処理して酸化膜２
を除去する。
この時、第１図（ｂ）に示すように基板］の表面部分は
、熱処理時の熱エネルギによってダブル・ドメイン構造
（Ｓ ｉ−８ｉダイ７の方向がステップを境に異なる）
を形成し、かつ、数原子程度の凹凸が存在する酸化膜除
去面３となる。
、熱処理時の熱エネルギによってダブル・ドメイン構造
（Ｓ ｉ−８ｉダイ７の方向がステップを境に異なる）
を形成し、かつ、数原子程度の凹凸が存在する酸化膜除
去面３となる。
次に、基板１を加熱（約５００℃）しつつ、電子ビーム
蒸着源等によってＳｉＭＢＥ成長を行いＳｉバッファ層
４を数１０００Ａ形成する。続いて、基板１をアニール
（１０００℃から１２００℃）する。このようにすると
、第１図（Ｃ）に示すように表面部分はシングル・ドメ
イン構造かつ平坦化されたＳｉ清浄表面５となる。
蒸着源等によってＳｉＭＢＥ成長を行いＳｉバッファ層
４を数１０００Ａ形成する。続いて、基板１をアニール
（１０００℃から１２００℃）する。このようにすると
、第１図（Ｃ）に示すように表面部分はシングル・ドメ
イン構造かつ平坦化されたＳｉ清浄表面５となる。
更に、第１図（ｄ）に示すように基板１を加熱（２５０
℃から５００℃）しつつ、Ｓｉ清浄表面５の上にＧａＡ
ｓバッファ層６を形成する。続いて、この基板１を加熱
（約６００℃）しつつ、ＧａＡｓバッファ層６の上にＧ
ａＡｓ層７を形成する。
℃から５００℃）しつつ、Ｓｉ清浄表面５の上にＧａＡ
ｓバッファ層６を形成する。続いて、この基板１を加熱
（約６００℃）しつつ、ＧａＡｓバッファ層６の上にＧ
ａＡｓ層７を形成する。
以上述べたように１本発明では、Ｓｉ基板１の表面を熱
処理して酸化膜２を除去した後、Ｓｉバッファ層４を数
１０００Ａ形成し、これをアニールしてＳｉ清浄表面５
を形成した後、ＧａＡｓ層７を形成している。
処理して酸化膜２を除去した後、Ｓｉバッファ層４を数
１０００Ａ形成し、これをアニールしてＳｉ清浄表面５
を形成した後、ＧａＡｓ層７を形成している。
このようにして、半導体結晶成長層の成長界面が平坦か
つシングル・ドメイン構造である半導体基体が得られる
。
つシングル・ドメイン構造である半導体基体が得られる
。
尚１本発明は、Ｓｉ基板上の半導体材料一般（例えばＡ
ＩＡｓ）に適用可能であり、基板１もＳｉに限らず、い
わゆる格子不整合エピタキシャル系であればよい。
ＩＡｓ）に適用可能であり、基板１もＳｉに限らず、い
わゆる格子不整合エピタキシャル系であればよい。
［発明の効果］
本発明の半導体基体は、化合物半導体の成長界面が平坦
かつシングル・ドメイン構造であるから。
かつシングル・ドメイン構造であるから。
転位密度が低い。
また９本発明の製造方法によれば、Ｓｉ基板上にＳｉ層
を成長させ、アニールすることで、Ｓｉ層の表面を平坦
且つシングル・ドメイン構造にすることができ、Ｓｉ層
上に成長させる化合物半導体の転位密度を低減させるこ
とができる。
を成長させ、アニールすることで、Ｓｉ層の表面を平坦
且つシングル・ドメイン構造にすることができ、Ｓｉ層
上に成長させる化合物半導体の転位密度を低減させるこ
とができる。
第１図は１本発明の一実施例の製造工程を説明するため
の図である。 １・・・基板、２・・・酸化膜、３・・・酸化膜除去面
、４・争・Ｓｉバッファ層、５・・・Ｓｉ清浄表面、６
・・・ＧａＡｓバッファ層、７・・・ＡｌＡｓ層。 笥 １ （ｂ） （Ｃ） （ｄ）
の図である。 １・・・基板、２・・・酸化膜、３・・・酸化膜除去面
、４・争・Ｓｉバッファ層、５・・・Ｓｉ清浄表面、６
・・・ＧａＡｓバッファ層、７・・・ＡｌＡｓ層。 笥 １ （ｂ） （Ｃ） （ｄ）
Claims (1)
- 【特許請求の範囲】 １、Ｓｉ基板と、該Ｓｉ基板上に形成され且つアニール
されたＳｉバッファ層と、該Ｓｉバッファ層表面に形成
された化合物半導体結晶層とを有することを特徴とする
半導体基体。 ２、Ｓｉ基板上に化合物半導体を結晶成長させる半導体
基体製造方法において、前記Ｓｉ基板の表面に形成され
た酸化膜を除去する第１の工程と、前記Ｓｉ基板の表面
にＳｉバッファ層をエピタキシャル成長させる第２の工
程と、前記Ｓｉバッファ層をアニールする第３の工程と
、前記Ｓｉバッファ層の表面に前記化合物半導体を結晶
成長させる第４の工程とを含むことを特徴とする半導体
基体製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33706090A JPH04202097A (ja) | 1990-11-30 | 1990-11-30 | 半導体基体及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33706090A JPH04202097A (ja) | 1990-11-30 | 1990-11-30 | 半導体基体及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04202097A true JPH04202097A (ja) | 1992-07-22 |
Family
ID=18305053
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33706090A Pending JPH04202097A (ja) | 1990-11-30 | 1990-11-30 | 半導体基体及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04202097A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915320A (zh) * | 2014-04-22 | 2014-07-09 | 西安神光皓瑞光电科技有限公司 | 一种通过化学处理缓冲层提高晶体质量的方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01184815A (ja) * | 1988-01-13 | 1989-07-24 | Fujitsu Ltd | 半導体ウエハ及びその製造方法 |
| JPH01318228A (ja) * | 1988-06-20 | 1989-12-22 | Toshiba Corp | 半導体薄膜の結晶成長方法 |
-
1990
- 1990-11-30 JP JP33706090A patent/JPH04202097A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01184815A (ja) * | 1988-01-13 | 1989-07-24 | Fujitsu Ltd | 半導体ウエハ及びその製造方法 |
| JPH01318228A (ja) * | 1988-06-20 | 1989-12-22 | Toshiba Corp | 半導体薄膜の結晶成長方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103915320A (zh) * | 2014-04-22 | 2014-07-09 | 西安神光皓瑞光电科技有限公司 | 一种通过化学处理缓冲层提高晶体质量的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920006262B1 (ko) | 반도체 박막형성법 | |
| US5252173A (en) | Process for growing semiconductor layer on substrate | |
| JP2576766B2 (ja) | 半導体基板の製造方法 | |
| JPH04202097A (ja) | 半導体基体及びその製造方法 | |
| JPH09260289A (ja) | 化合物半導体単結晶の成長方法 | |
| JPS6170715A (ja) | 化合物半導体の成長方法 | |
| KR20000066758A (ko) | 질화갈륨 반도체 레이저 기판의 제조방법 | |
| JP3270945B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JP3078927B2 (ja) | 化合物半導体薄膜の成長方法 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JPH05283336A (ja) | 化合物半導体層の形成方法 | |
| JPH05275328A (ja) | 半導体基板の形成方法 | |
| JPH0536605A (ja) | 化合物半導体基板の製造方法 | |
| JP2790492B2 (ja) | 半導体薄膜の成長方法 | |
| JPH03171617A (ja) | シリコン基板上への３―５族化合物半導体のエピタキシャル成長方法 | |
| JPH0927451A (ja) | 化合物半導体基板の製造方法 | |
| JPH03188619A (ja) | 異種基板上への３―５族化合物半導体のヘテロエピタキシャル成長法 | |
| JPH01123410A (ja) | 化合物半導体基板及びその製造方法 | |
| JP2503255B2 (ja) | 化合物半導体基板の製造方法 | |
| JPH04199812A (ja) | 半導体結晶成長方法 | |
| JPH01184815A (ja) | 半導体ウエハ及びその製造方法 | |
| JP2560740B2 (ja) | エピタキシャル成長方法 | |
| JPS63276218A (ja) | 半導体薄膜結晶の成長方法 | |
| JPH09106949A (ja) | 化合物半導体基板及びその製造方法 | |
| JPH06283447A (ja) | 化合物半導体薄膜の気相成長方法 |