JPH03171617A - シリコン基板上への3―5族化合物半導体のエピタキシャル成長方法 - Google Patents

シリコン基板上への3―5族化合物半導体のエピタキシャル成長方法

Info

Publication number
JPH03171617A
JPH03171617A JP31102289A JP31102289A JPH03171617A JP H03171617 A JPH03171617 A JP H03171617A JP 31102289 A JP31102289 A JP 31102289A JP 31102289 A JP31102289 A JP 31102289A JP H03171617 A JPH03171617 A JP H03171617A
Authority
JP
Japan
Prior art keywords
single crystal
silicon single
insulating film
film layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31102289A
Other languages
English (en)
Inventor
Shigeo Sugao
繁男 菅生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP31102289A priority Critical patent/JPH03171617A/ja
Publication of JPH03171617A publication Critical patent/JPH03171617A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 シリコン基板上のill−V族化合物半導体のエピタキ
シャル成長方法に関する. 〔従来の技術〕 シリコン単結晶基板上に砒化ガリウム等の■−■族化合
物半導体層を戒長させる際に、表面清浄化が困難である
こと、大きな格子定数差を有すること、シリコンが共有
結合性結晶であるのに対し1l1−V族化合物半導体が
分極性結晶であること等の問題がある。これらの問題の
ためシリコン基板上に戊長じた化合物半導体層は108
cm−’程度の高い転位密度を有しデバイス作製に充分
な品質を化、歪超格子層からなるバッファ層、基板方位
の傾斜等の方法がある。これらの手法を用いたシリコン
基板上への化合物半導体層のエピタキシャル或長の例が
応用電子物性分科会研究報告(同報告書、NIL424
,p.12)に報告されている。この従来例ではシリコ
ン単結晶基板上にInP単結晶層を成長させており、エ
ッチピット密度として107cm−3が得られている。
〔発明が解決しようとする課題〕
しかしながら、転位に比較的敏感なデバイスである半導
体レーザや発光ダイオードではエッチビット密度を1 
0 5 CI−3以下に抑える必要があるため、従来の
成長法による結晶品質では発光素子への応用が困難であ
った。
本発明は、シリコン単結晶基板上に転位の少ない化合物
半導体層をエピタキシャル成長させることを目的とする
〔課題を解決するための手段〕
本発明のエピタキシャル或長方法は、シリコン単結晶表
面を一部露出した絶縁膜屑をシリコン単結晶基板上に形
成する第1の工程と、前記基板表面にI[−V族化合物
半導体層を、前記絶縁膜層を選択戒長マスクとしてエピ
タキシャル或長させる第2の工程とからなることを特徴
とする楕或とした. 〔作用〕 本発明によるシリコン基板上への■−V族化合物半導体
のエピタキシャル成長方法では、第1の工程で形或した
、シリコン単結晶表面を一部露出した絶縁M層を選択成
長マスクとして用い、第2の工程で化合物半導体層を選
択的にエピタキシャル戒長させる。この結果、デバイス
形成に必要な領域にのみ化合物半導体層を形成すること
になり、従来基板全面にエピタキシャル成長させた場合
に比べ著しく基板表面における化合物半導体層の表面積
の割合が低減できる。その結果、第1に、シリコン基板
と化合物半導体層との熱膨張率の違いによって成長温度
から室温までに下げる間に発生する歪及び転位が著しく
低減される。これは、この転位の原因となる歪の大きさ
がシリコン基板と化合物半導体層との界面の面積に依存
するためである。第2の格子定数差に起因する歪が緩I
JS て微少な領域では変化し易いためである。
〔実施例〕
以下、図面を用いて本発明の実施例を説明する。
第1図は本発明の実施例を説明する工程図であ?.本実
施例ではシリコン単結晶基板上に燐化インジウム単結晶
層をエピタキシャル成長させる場合について説明する。
まず第1の工程として<110>方向に2゜傾けた(1
00)面を表面とするシリコン単結晶基板1の上に熱C
VD法により厚さ200nmのSiO■絶縁膜N2を積
層したのち、通常のフォトリソグラフィーと化学エッチ
ングの手法によりlOμmX10μmの窓状に露出させ
たシリコン単結晶表面3を300μm X 3.0 0
μmに1個の割合で形戒した(第l図(a)).つぎに
第2の工程としてSi02絶縁膜層2を選択成長マスク
として用い、S i02絶縁膜層2の開口部底部に露出
しているシリコン単結晶表面3に選択的に砒化ガリウム
バッファ層4と燐化インジウム層5を順次エピタキシャ
ル戒長させた(第1図(b)). 本実施例では選択成長特性を有するエピタキシャル成長
方法としてケミカルビームエピタキシャル或長法を用い
た。■族材料にはトリエチルカリウム(略称TEG,分
子式(C2Hq)sGa)、およびトリエチルインジウ
ム(略称TE I ,分子式(C211,)31n)を
用い、V族材料にはアルシン(分子弐^sll3)及び
ホスフィン(分子式PR, )を用い、これらのガスを
高真空中で成長温度に加熱保持されたシリコン単結晶基
板1に照射してエピタキシャル成長させた。砒化ガリウ
ムバッファ層4の成長にはトリエチルガリウムとアルシ
ンを、また、燐化インジウム層5の成長にはトリエチル
インジウムとホスフィンをそ゛れぞれ用いた。転位低減
のための一般的な手法である、高温(1000℃)での
表面清浄化、砒化ガリウムバッファ層もしくは歪超格子
バッファ層を用いた。
こうして形成した燐化インジウム層5は或長面積及び表
面積が10μmX10μm及び0.1%程度と非常に小
さいため転位密度は10’cm−’以下に低減できる。
従って、転位に比較的敏感なデバイスである半導体レー
ザや発光ダイオード等の発光素子への応用が可能となる
上記実施例では燐化インジウム層を戒長させたパ゛砒化
ガリウム等、他のll[−V族化合物半導体層の場合に
おいても同様の効果が得られる.上記実施例では選択戒
長特性を有する成長方法としてケミカルビームエピタキ
シャル或長法を用いたが、ハイドライド気相成長法等、
選択成長特性を有する他の成長方法を用いてもよい。
〔発明の効果〕
本発明によれば、シリコン単結晶基板との熱膨張係数差
、格子不整による転位が微小領域への選択或長によって
低減されるために、従来技術に比べ結晶性が向上する。
【図面の簡単な説明】
第1図は本発明の一実施例を説明する工程図である。 1・・・シリコン単結晶基板、2・・・Si02絶縁膜
層、3・・・シリコン単結晶表面、4・・・砒化ガリウ
ムバッファ層、5・・・燐化インジウム層。

Claims (1)

    【特許請求の範囲】
  1. シリコン単結晶表面を一部露出した絶縁膜層をシリコン
    単結晶基板上に形成する第1の工程と、前記基板表面に
    III−V族化合物半導体層を、前記絶縁膜層を選択成長
    マスクとしてエピタキシャル成長させる第2の工程とか
    らなるシリコン単結晶基板上への化合物半導体層の成長
    方法。
JP31102289A 1989-11-29 1989-11-29 シリコン基板上への3―5族化合物半導体のエピタキシャル成長方法 Pending JPH03171617A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31102289A JPH03171617A (ja) 1989-11-29 1989-11-29 シリコン基板上への3―5族化合物半導体のエピタキシャル成長方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31102289A JPH03171617A (ja) 1989-11-29 1989-11-29 シリコン基板上への3―5族化合物半導体のエピタキシャル成長方法

Publications (1)

Publication Number Publication Date
JPH03171617A true JPH03171617A (ja) 1991-07-25

Family

ID=18012177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31102289A Pending JPH03171617A (ja) 1989-11-29 1989-11-29 シリコン基板上への3―5族化合物半導体のエピタキシャル成長方法

Country Status (1)

Country Link
JP (1) JPH03171617A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806202B2 (en) 2002-12-03 2004-10-19 Motorola, Inc. Method of removing silicon oxide from a surface of a substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806202B2 (en) 2002-12-03 2004-10-19 Motorola, Inc. Method of removing silicon oxide from a surface of a substrate

Similar Documents

Publication Publication Date Title
EP0331467B1 (en) Method of forming semiconductor thin film
EP0342937B1 (en) Manufacturing a semiconductor wafer having a III-V group semiconductor compound layer on a silicon substrate
JP3114809B2 (ja) 半導体装置
JPH0794420A (ja) 化合物半導体結晶基板の製造方法
EP0291346B1 (en) A laminated structure of compound semiconductors
KR100319300B1 (ko) 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자
JPH0484418A (ja) 異種基板上への3―v族化合物半導体のヘテロエピタキシャル成長法
WO2013148065A1 (en) Method for forming group iii/v conformal layers on silicon substrates
EP0430562B1 (en) Semiconductor heterostructure and method of producing the same
JPS61188927A (ja) 化合物半導体装置
KR100323710B1 (ko) 질화갈륨 반도체 레이저 기판의 제조방법
JPH03171617A (ja) シリコン基板上への3―5族化合物半導体のエピタキシャル成長方法
KR100359739B1 (ko) 이종 단결정박막의 접합 및 덧성장방법
JPH05267175A (ja) 化合物半導体基板
US5183778A (en) Method of producing a semiconductor device
JPH0434920A (ja) 異種基板上への3―v族化合物半導体のヘテロエピタキシャル成長法
US6633056B2 (en) Hetero-integration of dissimilar semiconductor materials
JP2706592B2 (ja) 結晶基板の製造方法
KR100425092B1 (ko) 실리콘 컴플라이언트 기판 제조방법
JPH03247597A (ja) シリコン基板上への3―v族化合物半導体のエピタキシャル成長方法
JPH03197393A (ja) シリコン基板上への3―v族化合物半導体のエピタキシャル成長方法
JPS6398120A (ja) 結晶成長方法
JPH03188619A (ja) 異種基板上への3―5族化合物半導体のヘテロエピタキシャル成長法
JPH07249579A (ja) 化合物半導体層の形成方法
JP2503255B2 (ja) 化合物半導体基板の製造方法