KR100425092B1 - 실리콘 컴플라이언트 기판 제조방법 - Google Patents
실리콘 컴플라이언트 기판 제조방법 Download PDFInfo
- Publication number
- KR100425092B1 KR100425092B1 KR10-2001-0029773A KR20010029773A KR100425092B1 KR 100425092 B1 KR100425092 B1 KR 100425092B1 KR 20010029773 A KR20010029773 A KR 20010029773A KR 100425092 B1 KR100425092 B1 KR 100425092B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicon substrate
- silicon
- substrate
- reaction layer
- compliant
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 98
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 90
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 90
- 239000010703 silicon Substances 0.000 title claims abstract description 90
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 35
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000000025 interference lithography Methods 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 239000002356 single layer Substances 0.000 claims description 3
- 238000001459 lithography Methods 0.000 claims description 2
- 239000011159 matrix material Substances 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 20
- 150000001875 compounds Chemical class 0.000 abstract description 18
- 238000004519 manufacturing process Methods 0.000 abstract description 15
- 230000005693 optoelectronics Effects 0.000 abstract description 7
- 239000000463 material Substances 0.000 description 9
- 238000000407 epitaxy Methods 0.000 description 8
- 235000012431 wafers Nutrition 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910004613 CdTe Inorganic materials 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000661 Mercury cadmium telluride Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Semiconductor Lasers (AREA)
Abstract
실리콘 컴플라이언트 기판(silicon compliant substrate) 제조방법에 관한 것으로, 제 1 실리콘 기판 위에 반응층을 성장시키고, 제 1 실리콘 기판의 반응층 표면과 준비된 제 2 실리콘 기판 표면이 마주보도록 제 2 실리콘 기판 위에 반응층이 성장된 제 1 실리콘 기판을 트위스트(twist)시켜 올린 후, 압력을 가하면서 열처리하여 제 2 실리콘 기판과 반응층을 접합시킨 다음, 반응층으로부터 제 1 실리콘 기판을 제거함으로써, 실리콘 컴플라이언트 기판을 제작한다. 이와 같이 제작된 실리콘 컴플라이언트 기판을 기반으로 하여 화합물 반도체가 구현 가능하므로 각종 광전 소자 및 광전 집적회로 등을 제작할 수 있다.
Description
본 발명은 실리콘 컴플라이언트 기판(silicon compliant substrate) 제조방법에 관한 것이다.
최근 실리콘 반도체와 Ⅲ-Ⅴ, Ⅱ-Ⅵ, 그리고 Ⅳ-Ⅵ 등의 화합물 반도체간의 집적에 관한 연구가 활발히 진행되고 있다.
실리콘은 값이 싸고, 지구상에 풍부한 물질이며, 양질의 자연 산화막으로 인하여 공정조건이 확립되었고, 또한 오늘날 대부분의 전자소자에 이용되고 있다.
그러나, 실리콘은 여러 가지 전기적, 광학적 성질들을 모두 갖추고 있는 것은 아니다.
실리콘이 갖지 못한 전기적, 광학적 성질을 갖는 재료들은 Ⅲ-Ⅴ, Ⅱ-Ⅵ, 그리고 Ⅳ-Ⅵ 등의 화합물 반도체들이다.
즉, 화합물 반도체들로는 GaAs, InP, GaN, CdTe, SiGe, HgCdTe, InGaAs, AlGaAs, InGaAsP, InGaAlP 등이 있다.
이러한 재료들은 매우 우수한 전기적, 광학적 특성들을 가지고 있다.
그러나, 이런 재료들의 문제점은 적절한 단결정 웨이퍼가 없거나, 크기가 작고 고가이면서 절연막 형성에 있어 실리콘 웨이퍼보다 우수하지 못하다는 점이다.
그러므로, 많은 사람들이 실리콘 웨이퍼를 기반으로 이러한 화합물 반도체들을 성장시키고자 많은 노력을 기울여 왔다.
그러나, 이러한 화합물 반도체들은 실리콘과의 격자상수차이(lattice mismatch)나 열팽창계수차이(thermal mismatch)가 크기 때문에 양질의 에피층을 성장시키기가 매우 어렵다.
즉, 자연계의 불변법칙으로 여겨지는 임계두께(critical thickness)로 인하여 그 이상으로의 성장시 많은 드레딩 디스로케이션(threading dislocation)이 발생하며, 이로 인해 실리콘과 화합물 반도체를 집적한 소자제작은 매우 어려운 실정이다.
그러므로 이러한 문제를 극복하기 위하여 많은 방법들이 시도되었지만, 아직까지 적절한 해결 방안이 제시되지 못하고 있는 실정이다.
본 발명의 목적은 이러한 문제들을 해결하기 위한 것으로, 실리콘 기판 위에 화합물 반도체를 결함없이 형성하여 실리콘의 장점과 화합물 반도체의 장점을 결합시킨 실리콘 컴플라이언트 기판 제조방법을 제공하는데 있다.
본 발명의 다른 목적은 특성이 향상되고 값이 저렴한 광소자 및 전자소자를 제작할 수 있는 실리콘 컴플라이언트 기판 제조방법을 제공하는데 있다.
도 1a 내지 도 1d는 본 발명 제 1 실시예에 따른 실리콘 컴플라이언트 기판의 제조 공정을 보여주는 공정 단면도
도 2a 내지 도 2d는 본 발명 제 2 실시예에 따른 실리콘 컴플라이언트 기판의 제조 공정을 보여주는 공정 단면도
도 3a 및 도 3b는 트위스트된 실리콘 기판들을 보여주는 도면
도 4는 본 발명에 따른 컴플라이언트 기판을 형성하기 위하여 사용되는 장치를 보여주는 도면
도 5a 및 도 5b는 본 발명에 따른 실리콘 컴플라이언트 기판에 패턴된 홈을 보여주는 도면
도 6은 본 발명에 따른 실리콘 컴플라이언트 기판 위에 반도체 화합물 에피층을 형성한 도면
본 발명에 따른 실리콘 컴플라이언트 기판 제조방법은 제 1 실리콘 기판 위에 반응층을 성장시키는 단계와, 제 1 실리콘 기판의 반응층 표면과 준비된 제 2 실리콘 기판 표면이 마주보도록 제 2 실리콘 기판 위에 반응층이 성장된 제 1 실리콘 기판을 트위스트(twist)시켜 올린 후, 압력을 가하면서 열처리하여 제 2 실리콘 기판과 반응층을 접합시키는 단계와, 반응층으로부터 제 1 실리콘 기판을 제거하는 단계로 이루어진다.
여기서, 제 1 실리콘 기판 위에 성장되는 반응층은 Si/GaP로 이루어진 이중층이거나, GaP로 이루어진 단일층으로 한다.
그리고, 제 1 실리콘 기판은 제 2 실리콘 기판의 수평방향에 대해 0°＜ θ＜ 90°인 각도로 트위스트(twist)되어 제 2 실리콘 기판 위에 올려진다.
또한, 제 1 실리콘 기판을 제거한 후에 반응층의 소정영역을 패터닝하여 패트릭스 형태의 홈을 형성할 수 있다.
본 발명은 상기와 같은 방법으로 우수한 실리콘 컴플라이언트 기판을 제조함으로써, 실리콘 기판을 기반으로 하여 화합물 반도체가 구현 가능하므로 각종 광전 소자 및 광전 집적회로 등을 제작할 수 있다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
상기와 같은 특징을 갖는 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.
본 발명에서 정의하는 컴플라이언트 기판(compliant substrate)은 말을 잘 듣는 기판이란 뜻이다.
반도체 에피택시에서 임계두께(hc)라는 것이 존재한다.
이것은 어떤 기판에 그 기판과 격자상수가 다른 물질이 에피택시될 때, 특정한 두께 이상으로부터 결함이 생겨남을 의미하는 것이다.
이러한 문제를 극복하기 위하여 많은 노력들이 시도되었으나 드레딩 디스로케이션(threading dislocation)이나 미스핏 디스로케이션(misfit dislocation)의 생성과 같은 문제를 완전히 해결하지 못하는 실정이다.
본 발명은 실리콘 기판 위에서 발생하는 이러한 문제들을 그그복하기 위한 실리콘 컴플라이언트 기판 제조방법에 관한 것이다.
일반적으로, 컴플라이언트 기판이란 다음 두 가지 이론에 근거한다.
첫째, 기존의 임계두께란 기판의 두께가 무한대라고 가정하였지만 컴플라이언트 기판은 기판의 두께를 매우 얇게 하여 얻을 수 있다.
둘째, 기존의 임계두께란 기판의 넓이가 무한대라고 가정하였지만 컴플라이언트 기판은 기판의 넓이를 매우 얇게 하여 얻을 수 있다.
도 1a 내지 도 1d는 본 발명 제 1 실시예에 따른 실리콘 컴플라이언트 기판의 제조 공정을 보여주는 공정 단면도이다.
먼저, 도 1a에 도시된 바와 같이 제 1 실리콘 기판 위에 MOCVD(Metal Organic Chemical Vapor Deposition) 등의 화합물 반도체 에피탁시 장비를 이용하여 반응층으로 GaP층을 약 1 - 80nm 두께로 성장시킨다.
여기서, GaP층은 실리콘 기판과 가장 작은 격자 상수 차이를 갖는 화합물 반도체로서, 상온에서 약 0.36%의 차이밖에는 나지 않으며, 이때 임계두께는 약 90nm이다.
제 1 실리콘 기판 위에 GaP층을 성장할 때, 약 850℃ 이상의 고온에서 Ga와 P의 조성비를 1대 1000 이상으로 하여 성장시킨다.
이는 P가 실리콘 표면에 대한 흡착력이 나쁘기 때문이다.
이어, ECRCVD(Electron Cyclotron Resonance Chemical Vapor Deposition) 등의 Si 에피택시 장비를 이용하여 GaP층 위에 Si을 약 1 - 11nm로 성장시킨다.
그리고, 도 1b 및 도 1c에 도시된 바와 같이, 컴플라이언트 기판이 될 제 2 실리콘 기판을 준비한 다음, 제 1 실리콘 기판의 GaP와 Si가 순차적으로 형성된 반응층 표면과 준비된 제 2 실리콘 기판 표면이 마주보도록 제 2 실리콘 기판 위에 제 1 실리콘 기판을 트위스트(twist)시켜 올려 부착한다.
여기서, 제 1 실리콘 기판은 도 3a 및 도 3b에 도시된 바와 같이 제 2 실리콘 기판의 수평방향에 대해 0°＜ θ＜ 90°인 각도로 트위스트(twist)되어 제 2 실리콘 기판 위에 부착된다.
이와 같이, 제 2 실리콘 기판을 트위스트시켜 올리는 이유는 스크루 디스로케이션(screw dislocation)을 인위적으로 발생시키기 위함이다.
트위스트 본딩으로 생성되는 스크루 디스로케이션은 컴플라이언트 기판에 격자 상수가 다른 물질이 성장될 때 부분적 디스로케이션(partial dislocation)으로 분리된 후 표면쪽으로 이동하게 되며 이는 에피층의 스트레스(stress)를 이완시키는 역할을 한다.
이와 같이 부착된 두 기판을 도 4에 도시된 장치의 본딩 고정대에 로딩한 후에 열처리한다.
이는 온도상승시 돔(dome)의 팽창하는 힘으로 두 경면을 압착하게 된다.
이때, 열처리의 온도는 약 600 - 1000℃ 범위로 한다.
도 4의 돔은 알루미늄, SiC가 코팅된 그래파이트(graphite), 몰리브덴, 텅스텐 등 여러 가지 재료가 사용될 수 있다.
이는 열팽창 계수의 크기로 두 경면에 가하는 힘을 조절할 수 있고, 또한 재료의 녹는점을 고려하여 선택할 수 있다.
이와 같은 방법으로, 두 기판을 접합하고 나서, 도 1d에 도시된 바와 같이 Si 반응층으로부터 제 1 실리콘 기판 및 GaP층을 제거하기 위한 리프트-오프(lift-off) 공정을 수행함으로써, 실리콘 컴플라이언트 기판의 제작을 완료한다.
도 2a 내지 도 2d는 본 발명 제 2 실시예에 따른 실리콘 컴플라이언트 기판의 제조 공정을 보여주는 공정 단면도이다.
본 발명 제 2 실시예는 본 발명 제 1 실시예의 공정과 거의 비슷하므로 다른 부분만 간단히 설명하기로 한다.
먼저, 도 2a에 도시된 바와 같이 제 1 실리콘 기판 위에 MOCVD(Metal Organic Chemical Vapor Deposition) 등의 화합물 반도체 에피탁시 장비를 이용하여 반응층으로 GaP층을 약 1 - 11nm 두께로 성장시킨다.
그리고, 도 2b 및 도 2c에 도시된 바와 같이, 컴플라이언트 기판이 될 제 2 실리콘 기판을 준비한 다음, 제 1 실리콘 기판의 GaP가 순차적으로 형성된 반응층 표면과 준비된 제 2 실리콘 기판 표면이 마주보도록 제 2 실리콘 기판 위에 제 1 실리콘 기판을 트위스트(twist)시켜 올려 부착한다.
이와 같이 부착된 두 기판을 도 4에 도시된 장치의 본딩 고정대에 로딩한 후에 열처리한다.
이는 온도상승시 돔(dome)의 팽창하는 힘으로 두 경면을 압착하게 된다.
이때, 열처리의 온도는 약 400 - 850℃ 범위로 한다.
이와 같은 방법으로, 두 기판을 접합하고 나서, 도 2d에 도시된 바와 같이GaP 반응층으로부터 제 1 실리콘 기판을 제거하기 위한 리프트-오프(lift-off) 공정을 수행함으로써, 실리콘 컴플라이언트 기판의 제작을 완료한다.
이렇게 완성된 실리콘 컴플라이언트 기판의 반응층에 도 5a 및 도 5b와 같이 홈을 만들면 그 위에 성장되는 에피층의 측면 스트레스도 이완시켜주는 역할을 할 수 있다.
이런 경우에 성장될 수 있는 에피층의 임계두께는 좀 더 증가하게 된다.
홈의 패터닝 방법은 선폭이 작을수록 유리하다.
패터닝 방법으로 포토리소그래피(photolithography)는 마이크로 미터 스케일(micro meter scale)로, 이-빔 리소그래피(e-beam lithography) 및 홀로그래픽 리소그래피(holographic lithography)는 나노 미터 스케일(nano meter scale)로 패터닝할 수 있다.
특히, 홀로그래픽 리소그래피는 큰 면적의 웨이퍼에 적용할 수 있고, 공정상의 소요시간도 이-빔 리소그래피에 비해 월등히 우수한 특성을 갖는다.
이와 같이 완성된 실리콘 컴플라이언트 기판에 도 6에 도시된 바와 같이 Ⅲ-Ⅴ, Ⅱ-Ⅵ, Ⅳ-Ⅵ 등의 화합물 반도체 에피택시를 할 수 있다.
상기에 서술한 바와 같이 기판의 두께가 무한대일 때, 격자상수가 다른 물질의 성장은 임계두께를 갖기 때문에 제한적일 수밖에 없다.
반면에 기판의 두께가 "제로"가 된다면 성장될 수 있는 에피층의 두께는 무한대가 될 수 있다.
실제로 본딩되는 층의 두께가 약 20nm 이하일 때, 임계두께는 크게 늘어나기시작한다.
본 발명은 실리콘 기판을 기반으로 하여 화합물 반도체로 구현 가능한 각종 광전소자 및 광전 집적회로의 제작이 가능해진다.
이와 같이, 본 발명은 GaP 에피택시 기술과 실리콘 웨이퍼간의 퓨전 본딩(fusion bonding) 기술을 접목하여 가공함으로써 기존의 난해했던 실리콘 웨이퍼 위에 화합물 반도체의 에피택시를 가능케 하며, 이는 실리콘 웨이퍼와 화합물 반도체간의 집적을 가능케 한다.
또한, 더욱 개선되고 우수한 실리콘 컴플라이언트 기판을 제작할 수 있으므로, 이를 이용하여 성능이 우수한 소자들을 제작할 수 있다.
즉, 본 발명은 포토다이오드, 레이저 다이오드, 발광 다이오드 등의 광소자와 HEMT(High Electron Mobility Transistor), HBT(Heterojunction Bipolar Transistor) 등의 전자소자 및 광전 집적회로(Opto-Electronic Integrated Circuit)를 제작하는데 매우 용이하다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.
Claims (7)
- 제 1 실리콘 기판 위에 Si/GaP로 이루어진 이중층이거나, GaP로 이루어진 단일층으로 이루어진 반응층을 성장시키는 제 1 단계;상기 제 1 실리콘 기판의 반응층 표면과 준비된 제 2 실리콘 기판 표면이 마주보도록 상기 제 2 실리콘 기판 위에 상기 반응층이 성장된 제 1 실리콘 기판을 트위스트(twist)시켜 올린 후, 압력을 가하면서 열처리하여 상기 제 2 실리콘 기판과 반응층을 접합시키는 제 2 단계; 그리고,상기 반응층으로부터 상기 제 1 실리콘 기판을 제거하는 제 3 단계를 포함하여 이루어지는 것을 특징으로 하는 실리콘 컴플라이언트 기판 제조방법.
- 삭제
- 제 1 항에 있어서, 상기 이중층의 GaP는 1 - 80nm 두께로 형성되고, 상기 단일층의 GaP는 1 - 11nm 두께로 형성되는 것을 특징으로 하는 실리콘 컴플라이언트 기판 제조방법.
- 제 1 항에 있어서, 상기 제 2 단계에서,상기 제 1 실리콘 기판은 상기 제 2 실리콘 기판의 수평방향에 대해 0°＜θ＜ 90°인 각도로 트위스트(twist)되어 제 2 실리콘 기판 위에 올려지는 것을 특징으로 하는 실리콘 컴플라이언트 기판 제조방법.
- 제 1 항에 있어서, 상기 제 3 단계에서,상기 제 1 실리콘 기판을 제거한 후, 상기 반응층의 소정영역을 패터닝하여 홈을 형성하는 것을 특징으로 하는 실리콘 컴플라이언트 기판 제조방법.
- 제 5 항에 있어서, 상기 홈은 매트릭스(matrix) 형태로 형성되는 것을 특징으로 하는 실리콘 컴플라이언트 기판 제조방법.
- 제 5 항에 있어서, 상기 홈은 포토리소그래피, 이-빔 리소그래피, 홀로그래픽 리소그래피 중 어느 한 공정으로 형성하는 것을 특징으로 하는 실리콘 컴플라이언트 기판 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0029773A KR100425092B1 (ko) | 2001-05-29 | 2001-05-29 | 실리콘 컴플라이언트 기판 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0029773A KR100425092B1 (ko) | 2001-05-29 | 2001-05-29 | 실리콘 컴플라이언트 기판 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020090760A KR20020090760A (ko) | 2002-12-05 |
| KR100425092B1 true KR100425092B1 (ko) | 2004-03-30 |
Family
ID=27706942
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0029773A KR100425092B1 (ko) | 2001-05-29 | 2001-05-29 | 실리콘 컴플라이언트 기판 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100425092B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2903808B1 (fr) | 2006-07-11 | 2008-11-28 | Soitec Silicon On Insulator | Procede de collage direct de deux substrats utilises en electronique, optique ou opto-electronique |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07307259A (ja) * | 1994-03-16 | 1995-11-21 | Nec Corp | Ｓｉ基板上化合物半導体積層構造の製造方法 |
| US5981400A (en) * | 1997-09-18 | 1999-11-09 | Cornell Research Foundation, Inc. | Compliant universal substrate for epitaxial growth |
| US6261928B1 (en) * | 1997-07-22 | 2001-07-17 | Commissariat A L 'energie Atomique | Producing microstructures or nanostructures on a support |
| US6329070B1 (en) * | 1999-12-09 | 2001-12-11 | Cornell Research Foundation, Inc. | Fabrication of periodic surface structures with nanometer-scale spacings |
| US6406795B1 (en) * | 1998-11-25 | 2002-06-18 | Applied Optoelectronics, Inc. | Compliant universal substrates for optoelectronic and electronic devices |
-
2001
- 2001-05-29 KR KR10-2001-0029773A patent/KR100425092B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07307259A (ja) * | 1994-03-16 | 1995-11-21 | Nec Corp | Ｓｉ基板上化合物半導体積層構造の製造方法 |
| US6261928B1 (en) * | 1997-07-22 | 2001-07-17 | Commissariat A L 'energie Atomique | Producing microstructures or nanostructures on a support |
| US5981400A (en) * | 1997-09-18 | 1999-11-09 | Cornell Research Foundation, Inc. | Compliant universal substrate for epitaxial growth |
| US6406795B1 (en) * | 1998-11-25 | 2002-06-18 | Applied Optoelectronics, Inc. | Compliant universal substrates for optoelectronic and electronic devices |
| US6329070B1 (en) * | 1999-12-09 | 2001-12-11 | Cornell Research Foundation, Inc. | Fabrication of periodic surface structures with nanometer-scale spacings |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020090760A (ko) | 2002-12-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9870920B2 (en) | Growing III-V compound semiconductors from trenches filled with intermediate layers | |
| US6030884A (en) | Method of bonding a III-V group compound semiconductor layer on a silicon substrate | |
| US7358160B2 (en) | Method of selective formation of compound semiconductor-on-silicon wafer with silicon nanowire buffer layer | |
| US4997787A (en) | Method for fabricating a semiconductor film which is electrically isolated from a substrate | |
| JP5244487B2 (ja) | 窒化ガリウム成長用基板及び窒化ガリウム基板の製造方法 | |
| JPH10321911A (ja) | 単結晶シリコン上に化合物半導体のエピタキシヤル層を製造する方法及びそれにより製造された発光ダイオード | |
| US7785991B2 (en) | Process for integrating a III-N type component on a (001) nominal silicium substrate | |
| CN111668089A (zh) | 一种用石墨烯掩膜生长氮化镓的方法 | |
| KR100425092B1 (ko) | 실리콘 컴플라이언트 기판 제조방법 | |
| KR100323710B1 (ko) | 질화갈륨 반도체 레이저 기판의 제조방법 | |
| JP2000150388A (ja) | Ｉｉｉ族窒化物半導体薄膜およびその製造方法 | |
| KR20040078211A (ko) | 질화갈륨 기판 제조 방법 | |
| KR101055763B1 (ko) | 이온주입층을 사용하여 기판에서 질화물 반도체층을분리하는 방법 | |
| KR100359739B1 (ko) | 이종 단결정박막의 접합 및 덧성장방법 | |
| US11087974B2 (en) | Preparation of compound semiconductor substrate for epitaxial growth via non-destructive epitaxial lift-off | |
| JPH0963951A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| TW201729355A (zh) | 製造混合式基材的方法 | |
| KR940008022B1 (ko) | 화합물 반도체를 이용한 이종 반도체간 접합방법 | |
| KR20040078209A (ko) | 보이드를 갖는 완충층을 이용한 화합물 반도체 기판 제조방법 | |
| TWM634692U (zh) | 接合基板 | |
| JP2003086508A (ja) | 化合物半導体層基板およびその作製方法、並びにこの基板上に作製したデバイス | |
| KR100437775B1 (ko) | 질화물 반도체 기판 제조방법 | |
| KR100407955B1 (ko) | 퓨전 기판 위에 ＧａＡｓ을 형성하는 방법 | |
| KR20010078356A (ko) | 에지 성장 헤테로에피텍시 | |
| KR20230034310A (ko) | 자기 지지 서브스트레이트의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |