KR100437775B1 - 질화물 반도체 기판 제조방법 - Google Patents

질화물 반도체 기판 제조방법 Download PDF

Info

Publication number
KR100437775B1
KR100437775B1 KR10-2001-0062693A KR20010062693A KR100437775B1 KR 100437775 B1 KR100437775 B1 KR 100437775B1 KR 20010062693 A KR20010062693 A KR 20010062693A KR 100437775 B1 KR100437775 B1 KR 100437775B1
Authority
KR
South Korea
Prior art keywords
thin film
nitride thin
nitride
substrate
mask pattern
Prior art date
Application number
KR10-2001-0062693A
Other languages
English (en)
Other versions
KR20030030521A (ko
Inventor
이재형
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR10-2001-0062693A priority Critical patent/KR100437775B1/ko
Publication of KR20030030521A publication Critical patent/KR20030030521A/ko
Application granted granted Critical
Publication of KR100437775B1 publication Critical patent/KR100437775B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H01L21/0265—Pendeoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Lasers (AREA)

Abstract

본 발명은 질화물 반도체 기판 제조 방법을 제공하기 위한 것으로서, 제1 기판 상에 제1 질화물 박막을 형성하고, 그 상부에 스트라이프 형태의 제1 마스크 패턴을 형성하는 단계; 제1 마스크 패턴을 이용하여 제1 기판의 일부까지 상기 제1 질화물 박막을 오버에칭하고 상기 제1 마스크 패턴을 제거하고, 상기 식각 측면으로부터 제2 질화물 박막을 팬디오에피택시를 이용하여 측면성장시키는 단계; 상기 제1 기판 상부에 형성된 제2 질화물 박막 상에 돌출부를 갖는 스트라이프 형태의 제2 마스크 패턴을 형성하여 상기 돌출부의 면적만큼 상기 제2 질화물 박막과 상기 제1 기판이 접합되도록 상기 제1 및 제2 질화물 박막을 식각한 후 제2 마스크 패턴을 제거하는 단계로 이루어지며, 제1 기판과 그 상부에 형성되는 질화물 박막의 접합면적을 줄여 제1 기판으로부터 결함이 적은 질화물만으로 이루어진 기판을 얻을 수 있고 격자 상수 부정합과 열팽창 계수 차이가 없으므로 상부에 소자 구조를 성장하는 경우, 결함이 상부로 유기되지 않으므로 소자 성능을 극대화할 수 있다.

Description

질화물 반도체 기판 제조방법{Fabrication Method for Nitride Semiconductor Substrate}
본 발명은 고품질의 질화물 반도체 기판 제조방법에 관한 것으로, 특히 단파장(자외선, 청색 영역) 광소자나 고출력, 고전력 전자소자에 사용되는 질화물 반도체 소자의 성능 향상을 기할 수 있도록 해주는 질화물 반도체 기판을 제조하기 위한 결정성장 및 공정방법에 관한 것이다.
상기 질화물 반도체 소자는 넓은 밴드갭을 이용해 단파장 영역의 빛을 낼 수 있는 광소자에 응용될 수 있으며, 높은 전자 포화 속도와 큰 항복 전압, 높은 열전도도 등의 우수한 특성으로 인해 고온, 고주파, 고전력, 고전력 전자소자에의 응용을 위한 연구가 활발히 진행되고 있다.
이러한 질화물 반도체 소자를 광소자에 적용한 일예로, 질화물 반도체 레이저를 제작하기 위한 반도체 박막을 성장할 때 울쓰광(Wurtzite) 구조의 성장에 적합한 이종 물질인 사파이어 기판 위에 직접 성장을 하는 것이 일반적이었다. 이는 사파이어 기판이 다른 기판에 비해 구하기 쉽고 기판 전처리 과정이 간단하며 질화물 반도체 박막 성장시 고온에서 안정하다는 장점을 가지고 있기 때문이다.
하지만 질화물 반도체 박막과 열팽창 계수와 격자 상수에 있어 큰 차이를 가지고 있기 때문에 결정 결함을 감소시켜 고품위의 질화물 박막을 얻는 데는 근본적인 한계가 있다.
일반적으로 이종 기판 위에 박막을 성장할 때 기판과 박막간의 열팽창 계수와 격자 상수에 있어서 차이가 나기 때문에 부정합 전위(misfit dislocation) 등의결함이 많이 발생한다.
이러한 결함들이 상위층 성장시 전달되지 않도록 하는 것이 중요하므로 이를 위해서 완충막을 도입하기도 한다. 완충막에 의해 응력을 차단함으로써 상위층으로 전위가 이동 및 전파되는 구동력을 줄이는 방법이 있고, 완충막에 큰 응력을 건 다음 열처리 과정을 통해 전위 등의 결함을 외부로 제거해버리는 방법이 있지만 결함을 줄이는데 한계가 있다.
이와 같이 사파이어 기판 위에 직접적으로 GaN 박막 등의 질화물 반도체 박막을 성장하는 것이 아닌 레이저 다이오드 구조의 후속 성장을 위한 모재로서의 일차적인 GaN 기판을 성장하는 것에 대한 연구가 많이 이루어지고 있다.
이는 두꺼운 GaN 막이 사파이어 기판 위에 성장되어 있는 형태로서 GaN 만의 후막에 GaN 박막을 성장하는 것은 아니라는 측면에서 진정한 의미의 호모에피텍시(homoepitaxy)라고 할 수는 없다.
도1a 내지 도1c는 종래 기술에 따른 측면 성장 방법(LEO : lateral epitaxial overgrowth)을 이용한 질화물 반도체 박막 제조 공정 단면도이다.
도1a에 도시된 바와 같이 사파이어 기판(1) 위에 제 1 질화물 박막(2)을 형성한다. 그후 제 1 질화물 박막(2)의 소정 영역이 노출되도록 소정 패턴을 갖는 유전막 마스크(3)를 형성한다.
이어 도1b 및 도1c에 도시된 바와 같이 노출된 제 1 질화물 박막(2)을 통해 제 2 질화물 박막(4)이 측면 성장을 하도록 하여 유전막 마스크(3)의 위 부분도 덮도록 제 2 질화물 박막(4)을 성장시킨다.
유전체 마스크(3)로 가려진 부분 위에 측면 성장된 부분은 결함 밀도가 감소하나 유전체 마스크(3)로 가려지지 않은 부분의 제 1 질화물 박막(2) 위에 성장되는 제 2 질화물 박막(4)은 하부 모재인 GaN 박막 등의 제 1 질화물 박막(2)의 결함이 그대로 전달되어 결정성이 우수하지 못하다.
즉 평균적으로는 결함 밀도가 감소하나 국부적으로 결함 밀도가 높은 부분과 낮은 부분이 일정한 주기를 가지고 존재하게 된다. 이것은 이후 공정에서 레이저 다이오드의 리지(ridge)부분 등을 형성하게 될 때, 리지부분이 결함 밀도가 낮은 부분인 상기 유전체 마스크(3)와 같은 유전체 산화막 위에 성장된 결정 위에 정렬해야 하는 제약을 가져오며 결함 밀도의 평균적 감소에 있어서도 어느 정도 한계를 가지게 된다.
또한 이 방법은 유전체 마스크(3)의 산화막의 품질이 우수하지 못하거나 성장 조건을 제대로 조절하지 못하는 경우 측면 성장되는 부분과의 상호 작용으로 내부 응력이 크게 걸리게 되는 문제점이 있다.
도2a내지 도2c는 종래 기술에 따른 팬디오에피텍시(pendeoepitaxy) 성장 방법을 이용한 질화물 반도체막 제조 공정 단면도이다.
먼저 도2a와 같이 사파이어 기판(10) 위에 제 1 질화물 박막(11)을 형성한다. 이어, 도2b와 같이 사파이어 기판(10) 위에 제 1 질화물 박막(11)을 주기적인 스트라이프 형태로 형성한 후 후속 성장시 이 부분을 모재로 도2c와 같이 제2 질화물 박막(12)을 측면성장시킨다.
그러나 측면 성장이 일어난 부분의 결함 밀도는 낮으나 측면 성장의 모재가되는 부분의 결함 밀도는 변화시킬 수 없다. 따라서 전체적인 평균 결함 밀도를 어느 이상 줄일 수 없다. 또한 모재의 결함이 많을 경우 측면 성장되는 부분의 결정성도 우수하지 못하게 된다. 그리고 공정에서 레이저 다이오드의 리지(ridge)부분을 결함 밀도가 낮은 부분 위에 정렬해야 하는 등의 제약이 존재한다.
우수한 특성의 광소자나 전자소자를 제작하기 위해서는 상위층에 전달되는 결함을 줄이는 것이 필요하다. 따라서 상위층에 전달되는 결함을 줄여 안정적이고 우수한 성능의 소자를 제작할 수 있도록 고품위 박막을 얻는 방법이 모색되어야 한다. 즉, 박막의 결정성은 소자의 전체 성능을 크게 좌우하기 때문에 고품위의 박막을 얻는 것은 안정적이고 우수한 성능의 반도체 레이저 제작에 필수적이라고 할 수 있다.
궁극적으로 질화물만의 기판을 얻는 것이 더 바람직하다고 볼 수 있는데, 이는 위와 같은 방법을 통해 사파이어 위에 결정성이 우수한 질화물을 얻어서 이를 모재로 후속성장을 한다고 하더라도 열팽창 계수와 격자상수가 다르기 때문에 냉각시 사파이어와 질화물의 계면으로부터 부정합전위 등이 유기되어 전체적인 결정성을 열화시키는 문제가 있다.
본 발명은 단파장(자외선, 청색 영역) 광소자나 고출력, 고전력 전자소자에 사용되는 질화물 반도체 소자의 성능 향상을 기할 수 있도록 해주는 고품질의 질화물 반도체 기판 제조 방법을 제공하는데 그 목적이 있다.
도1a 내지 도1c는 종래 기술에 따른 측면 성장 방법(LEO : lateral epitaxial overgrowth)을 이용한 질화물 반도체 박막 제조 공정 단면도.
도2a내지 도2c는 종래 기술에 따른 팬디오에피텍시(pendeoepitaxy) 성장 방법을 이용한 질화물 반도체막 제조 공정 단면도.
도3a 내지 도3d는 이중 팬디오에피택시를 이용한 질화물 반도체 기판 제조공정의 단면도.
도4a 내지 도4f는 본 발명에 따른 질화물 반도체 기판 제조공정의 단면도.
도5는 상기 도4f의 하단의 도면의 일 실시도.
*도면의 주요부분에 대한 부호의 설명
100 : 사파이어 기판
101 : 제1 질화물 박막
103 : 제2 질화물 박막
104-1, 104-2 : 제2 마스크 패턴
105 : 제3 질화물 박막
상기와 같은 목적을 달성하기 위한 본 발명에 따른 질화물 반도체 기판 제조방법 의 특징은 제1 기판 상에 제1 질화물 박막을 형성하는 단계; 상기 제1 질화물 박막 상에 스트라이프 형태의 제1 마스크 패턴을 형성하는 단계; 상기 제1 마스크 패턴으로 상기 사파이어 기판의 일부까지 상기 제1 질화물 박막을 오버에칭하고 상기 제1 마스크 패턴을 제거하는 단계; 상기 제1 질화물 박막의 식각 측면으로부터 제2 질화물 박막을 팬디오에피택시를 이용하여 측면성장시키는 단계; 상기 식각된 사파이어 기판 상부에 형성된 제2 질화물 박막 상에 돌출부를 갖는 스트라이프 형태의 제2 마스크 패턴을 형성하는 단계; 상기 제2 마스크 패턴을 이용하여 상기 돌출부의 면적만큼 상기 제1 질화물 박막과 상기 제1 기판이 접합되도록 상기 제1 및 제2 질화물 박막을 식각한 후 제2 마스크 패턴을 제거하는 단계를 포함하여 이루어지는데 있다.
그리고 상기 제2 질화물 박막의 식각 측면으로부터 제3 질화물 박막을 측면성장하고 냉각하여 (상기 제1 기판과 상기 제1 질화물 박막간의 열팽창 계수차에 의해) 상기 제2 질화물 박막 및 제3 질화물 박막을 상기 제1 기판과 분리하여 질화물만으로 이루어진 기판을 얻는 것을 특징으로 한다.
그리고 상기 제2 마스크 패턴의 돌출부는 상기 제1 및 제2 질화물 박막의 결정 벽개 방향과 어긋나는 방향으로 배열되는 것을 특징으로 한다.
본 발명의 특징에 따른 작용은 상기 결함이 높은 제1 질화물 박막을 식각해내고 식각 측면에 1차 팬디오에피텍시(pendeoepitaxy) 시행에 의해 제2 질화물 박막을 측면 성장시키고, 측면 성장에 의한 결함이 적은 상기 제2 질화물 박막을 모재로 나머지 결함이 많은 제1 질화물 박막을 식각할 때, 적절한 간격을 갖고 돌출부가 형성된 제2 마스크 패턴을 도입하여 상기 제1 기판과 제2 질화물 박막의 접합부의 접합면적을 줄이고, 다시 2차 팬디오에피텍시에 의해 제3 질화물 박막을 형성하는 공정을 통해, 줄어든 접합면적에 의해 상기 제1 기판으로부터 쉽게 질화물 박막을 분리해 내어 질화물만의 기판을 얻을 수 있다.
본 발명의 다른 목적, 특성 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
본 발명에 따른 질화물 반도체 기판 제조방법의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
광소자나 전자소자의 구조성장을 위한 모재로서의 질화물 박막을 성장하는데 있어서 적절한 공정을 추가해주면 우수한 품질의 질화물 기판을 얻을 수 있다.
도3a 내지 도3d는 이중 팬디오에피택시를 이용한 질화물 반도체 기판 제조공정의 단면도이다.
도3a와 같이 사파이어 기판(100)에 제1 질화물 박막(101)을 형성한 후, 제1 마스크 패턴(미도시) 식각하고, 1차 팬디오에피택시를 이용한 측면성장에 의해 제2 질화물 박막(103)을 형성한 것으로, 결함 밀도가 높은 부분(A)과 낮은 부분(B)이 주기적으로 존재하는 형태의 질화물 박막을 얻는다.
이어 도3b는 단면도 및 평면도에 도시한 바와 같이, 측면성장에 의해 결함이 적은 제2 질화물 박막(103) 상부에 제2 마스크 패턴(104-1)을 형성한다.
이어, 도3c와 같이 결함밀도가 높은 제1 질화물 박막(101)을 패턴 식각하면결함 밀도가 낮은 부분(측면성장을 통해 얻어진 부분)이 아일랜드로 남게 된다.
이어 도3d와 같이 상기 아일랜드를 이용하여 2차 팬디오에피텍시를 추가적으로 시행하여 새롭게 측면 성장되는 제3 질화물 박막(105)은 결함 밀도가 높은 아일랜드로부터 성장되었을 때보다 우수한 결정성을 가지게 되며 아일랜드 자체도 낮은 결함 밀도를 가지고 있기 때문에 전체적으로 결함 밀도가 크게 감소된 질화물 박막을 얻을 수 있게 된다.
1㎛<W1, W2<30㎛
그리고 도3d의 하단에 도시된 도면은 도3d의 상단의 평면도를 도시한 것으로, 도3d의 상단의 단면도와의 상관 관계를 살펴보면 사파이어 기판(100)과 제1 질화물 박막이 스트라이프 패턴(C)으로 붙어 있는 부분을 확인할 수 있다.
상기와 같은 스트라이프 패턴으로 인해 사파이어 기판(100)으로부터 질화물 박막(103, 105)을 분리하는 것이 용이하지 않으므로, 2차 팬디오에피텍시를 위한 제1 질화물 박막(101) 식각시 적절한 패턴을 형성하여 공정을 진행하면 사파이어 기판(100)에서 분리된 순수 질화물 박막을 얻을 수 있다.
도4a 내지 도4f는 본 발명에 따른 질화물 반도체 기판 제조공정의 단면도를 도시한 것이다.
먼저 도4a와 같이 사파이어 기판(100) 위에 제 1 질화물 박막(101)을 형성하고 제1 질화물 박막(101) 상에 SiO2나 Si3N4와 같은 유전막으로 스트라이프 패턴의 제1 마스크 패턴(102)을 형성한다.
이어, 도4b와 같이 상기 제1 질화물 박막(101)을 식각하고, 이때 사파이어 기판(100)의 일부까지 식각되도록 오버에칭하여 사파이어 기판(100) 위에 제 1 질화물 박막(101)을 주기적인 스트라이프 형태로 형성한 후 상기 제1 마스크 패턴(102)을 제거한다.
이어 도4c와 같이, 제1 질화물 박막(101)을 모재로 제2 질화물 박막(103)을 측면성장시키면, 결함 밀도가 높은 부분과 낮은 부분이 주기적으로 존재하는 막이 얻어진다.
이어 도4d와 같이, 결함밀도가 낮은 부분, 즉 측면 성장에 의해 형성된 제2 질화물 박막(103) 상에 SiO2나 Si3N4같은 유전막으로 제2 마스크 패턴(104-2)을 형성한다.
도4d의 상단의 도면은 단면도를 도시한 것이고, 중단의 도면은 상기 도3b의 하단의 도면을 도시한 것이고, 하단의 도면은 상기 도4d의 상단의 도면에 대한 평면도를 도시한 것이다.
도4d의 하단에 도시한 바와 같이, 상기 제2 마스크 패턴(104-2)은 매우 작은 면적의 박스가 골고루 퍼져있는 형태로 돌출부(D로 나타냄)를 갖는 스트라이프 형태를 갖고, 상기 제2 마스크 패턴(104-2)의 돌출부는 상기 제1 및 제2 질화물 박막(101, 103)의 결정 벽개 방향과 어긋나는 방향으로 배열된다.
상기와 같은 제2 마스크 패턴(104-2)을 이용하여 패턴 식각을 하여 도4e와 같이 결함 밀도가 높은 부분을 식각한 후, 제2 마스크 패턴(104-2)을 제거한다.
그리고 도4f의 하단에 도시된 도면은 도4f의 상단의 평면도를 도시한 것으로, 도4f의 상단의 단면도와의 상관 관계를 살펴보면 사파이어 기판(100)과 제1 질화물 박막이 상기 제2 마스크 패턴(104-2)의 상기 돌출부의 면적만큼 접합부(E로 나타냄)가 형성되어 있음을 알 수 있다.
이어 도4f와 같이 상기 제2 질화물 박막(103)의 아일랜드로부터 측면성장이 일어나도록 하여 전면에 제3 질화물 박막(105)을 성장한다.
그리고, 상기 제3 질화물 박막(105) 공정 진행시 HVPE(Halide Vapor Phase Epitaxy)를 이용하여 두꺼운 막이 올라가도록 하여 냉각을 함으로써 질화물 후막을 사파이어 기판(100)과 분리해낸다.
상기 제1 및 제2 질화물 박막(101, 103)은 MOCVD(Metalorganic Chemical Vapor Deposition) 성장법을 이용하여 성장하고, 제3 질화물 박막(105)은 HVPE 시스템에 넣어 두꺼운 막(50~500㎛)이 형성될 때까지 성장한 후 냉각을 통해 분리해낸다.
즉, 상기 제2 질화물 박막(103)의 식각 측면으로부터 제3 질화물 박막(105)을 측면성장하고 냉각하여 상기 사파이어 기판(100)과 상기 제1 질화물 박막간의 열팽창 계수차에 의해 상기 제2 질화물 박막(103) 및 제3 질화물 박막(105)을 상기 사파이어 기판(100)과 분리하여 질화물만으로 이루어진 기판을 얻는다.
1㎛<W1, W2<30㎛
E로 나타낸 접합 부위의 간격인 W3는 10㎛에서 800㎛의 범위를 가지며 스트라이프에 수직한 방향으로 나란히 배치가 되지 않도록 유의하여야 한다. 결정학적인 관점을 고려하여 더 구체적으로 설명하면 다음과 같다.
도5는 상기 도4f의 하단의 도면을 도시한 것으로, 삼각형으로 나타낸 부분은 질화물 결정의 벽개 방향을 나타내므로, 상기 접합부(E)들이 이와 같은 방향으로 배치되면 질화물 박막을 사파이어 기판으로부터 분리해내기 위한 냉각시 작용되는 응력에 취약하게 되어 상기 질화물 박막에 크랙이 발생하게 된다.
따라서 삼각형의 각 변으로 나타내어질 수 있는 방향으로 접합부(E)들이 배치되지 않도록 해야 한다. 이렇게 하면 냉각시 질화물에 크랙이 유기되는 것을 최소화할 수 있다.
그리고 접합부들의 배치에 있어서 방향뿐만 아니라 간격도 신경을 써야 되는 부분이다. 접합부들이 서로 지나치게 가깝게 배치되면 사파이어와 기판과 질화물 박막간의 결합면적이 커서 냉각시 분리가 어려울 뿐만 아니라 응력이 지나치게 크게 걸리기 때문에 크랙이 발생할 가능성이 높다.
이렇게 얻은 순수 질화물만의 후막을 모재로 하여 소자를 형성할 경우 각종 결함의 감소에 따른 우수한 결정성으로 인하여 소자 성능의 향상을 기할 수 있다.
이상에서 설명한 바와 같은 본 발명에 따른 질화물 반도체 기판 제조방법은 다음과 같은 효과가 있다.
사파이어 기판 상에 결함이 높은 질화물 박막의 결정 부분을 식각해내고, 측면 성장을 통해 결정성이 우수하게 된 부분을 모재로 에피텍시를 다시 행할 때 상기 사파이어 기판과 질화물 박막이 접합면적을 줄일 수 있는 마스크 패턴을 도입하여 패턴 식각함으로써, 사파이어 기판과 그 상부에 형성되는 질화물 박막의 접합면적을 줄여 사파이어 기판으로부터 결함이 적은 질화물만으로 이루어진 기판을 얻을 수 있다.
그리고 격자 상수 부정합과 열팽창 계수 차이가 없는 질화물만의 호모에피텍시를 통해 소자 구조를 성장하는 경우, 결함이 상부로 유기되지 않으므로 우수한 결정성을 갖는 질화물 박막을 이용해 소자를 제작할 수 있게 되어 소자 성능을 극대화할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 이탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (4)

  1. 제1 기판 상에 제1 질화물 박막을 형성하는 단계;
    상기 제1 질화물 박막 상에 스트라이프 형태의 제1 마스크 패턴을 형성하는 단계;
    상기 제1 마스크 패턴을 이용하여 상기 제1 기판의 일부까지 상기 제1 질화물 박막을 오버에칭하고 상기 제1 마스크 패턴을 제거하는 단계;
    상기 제1 질화물 박막의 식각 측면으로부터 제2 질화물 박막을 팬디오에피택시를 이용하여 측면성장시키는 단계;
    상기 식각된 제1 기판 상부에 형성된 제2 질화물 박막 상에 돌출부를 갖는 스트라이프 형태의 제2 마스크 패턴을 형성하는 단계;
    상기 제2 마스크 패턴을 이용하여 상기 돌출부의 면적만큼 상기 제1 질화물 박막과 상기 제1 기판이 접합되도록 상기 제1 및 제2 질화물 박막을 식각한 후 제2 마스크 패턴을 제거하는 단계를 포함하여 이루어짐을 특징으로 하는 질화물 반도체 기판 제조 방법.
  2. 제1항에 있어서, 상기 제2 질화물 박막의 식각 측면으로부터 제3 질화물 박막을 측면 성장하고 냉각하여 상기 제2 및 제3 질화물 박막을 상기 제1 기판과 분리하여 질화물만으로 이루어진 기판을 얻는 단계를 더 포함하여 이루어짐을 특징으로 하는 질화물 반도체 기판 제조방법.
  3. 제1항에 있어서, 상기 제2 마스크 패턴의 돌출부는 상기 제1 및 제2 질화물 박막의 결정 벽개 방향과 어긋나는 방향으로 배열되는 것을 특징으로 하는 질화물 반도체 기판 제조방법.
  4. 삭제
KR10-2001-0062693A 2001-10-11 2001-10-11 질화물 반도체 기판 제조방법 KR100437775B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0062693A KR100437775B1 (ko) 2001-10-11 2001-10-11 질화물 반도체 기판 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0062693A KR100437775B1 (ko) 2001-10-11 2001-10-11 질화물 반도체 기판 제조방법

Publications (2)

Publication Number Publication Date
KR20030030521A KR20030030521A (ko) 2003-04-18
KR100437775B1 true KR100437775B1 (ko) 2004-06-30

Family

ID=29564205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0062693A KR100437775B1 (ko) 2001-10-11 2001-10-11 질화물 반도체 기판 제조방법

Country Status (1)

Country Link
KR (1) KR100437775B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101189165B1 (ko) * 2006-06-22 2012-10-10 엘지이노텍 주식회사 발광 소자 및 그 반도체 박막의 제조방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126948A (ja) * 1997-10-24 1999-05-11 Sony Corp 半導体素子およびその製造方法ならびに半導体発光素子
JPH11251632A (ja) * 1998-02-27 1999-09-17 Toyoda Gosei Co Ltd ＧａＮ系半導体素子の製造方法
JPH11274563A (ja) * 1998-03-18 1999-10-08 Ricoh Co Ltd 半導体装置および半導体発光素子
KR20010026835A (ko) * 1999-09-09 2001-04-06 윤종용 ＧａＮ 후막 제조 방법
KR20020047225A (ko) * 1999-10-14 2002-06-21 크리 인코포레이티드 3족 질화물층의 단일 단계 펜디오 및 측면 에피택셜 과성장
KR20030006419A (ko) * 2001-07-12 2003-01-23 엘지전자 주식회사 질화물 반도체 박막 형성방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11126948A (ja) * 1997-10-24 1999-05-11 Sony Corp 半導体素子およびその製造方法ならびに半導体発光素子
JPH11251632A (ja) * 1998-02-27 1999-09-17 Toyoda Gosei Co Ltd ＧａＮ系半導体素子の製造方法
JPH11274563A (ja) * 1998-03-18 1999-10-08 Ricoh Co Ltd 半導体装置および半導体発光素子
KR20010026835A (ko) * 1999-09-09 2001-04-06 윤종용 ＧａＮ 후막 제조 방법
KR20020047225A (ko) * 1999-10-14 2002-06-21 크리 인코포레이티드 3족 질화물층의 단일 단계 펜디오 및 측면 에피택셜 과성장
KR20030006419A (ko) * 2001-07-12 2003-01-23 엘지전자 주식회사 질화물 반도체 박막 형성방법

Also Published As

Publication number Publication date
KR20030030521A (ko) 2003-04-18

Similar Documents

Publication Publication Date Title
KR100680870B1 (ko) 질화물 반도체 기판 및 그 제조방법과 질화물 반도체기판을 이용한 질화물 반도체 장치
KR100512580B1 (ko) 결함이 적은 질화물 반도체 박막 성장 방법
US20070212803A1 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
US8877652B2 (en) Substrate structure and method of manufacturing the same
JPH06140346A (ja) ヘテロエピタキシアルの薄い層と電子デバイスの製造法
KR100357116B1 (ko) 질화물 반도체막 성장 방법
KR100437775B1 (ko) 질화물 반도체 기판 제조방법
KR100323710B1 (ko) 질화갈륨 반도체 레이저 기판의 제조방법
KR100454907B1 (ko) 질화물 반도체 기판 및 그의 제조 방법
JP2000077770A (ja) 半導体レ―ザおよび半導体レ―ザの形成方法
KR100425680B1 (ko) 질화물 반도체 박막 형성방법
KR100651971B1 (ko) 질화물 반도체막 성장 방법
KR100691176B1 (ko) 질화물 반도체 단결정 성장방법
KR100359739B1 (ko) 이종 단결정박막의 접합 및 덧성장방법
KR100720537B1 (ko) 질화물 반도체막 성장 방법
KR20050029735A (ko) 결함을 줄이고 분리가 용이한 질화갈륨 후막 성장 방법
KR100335111B1 (ko) 질화물 반도체 및 그 제조 방법
KR100771599B1 (ko) 질화물 반도체 박막의 성장 방법
KR100425097B1 (ko) ＧａＮ 기판 제조 방법
JP2005150733A (ja) 有機金属化学気相蒸着法による選択領域成長方法
KR100454908B1 (ko) 질화갈륨 기판의 제조방법
JPH03247597A (ja) シリコン基板上への３―ｖ族化合物半導体のエピタキシャル成長方法
KR100461238B1 (ko) 질화갈륨 에피층 형성방법
JPH06232045A (ja) 結晶基板の製造方法
KR20030000188A (ko) Ｉｎ을 첨가한 질화물 반도체 기판 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee