KR20020055475A - 이종 단결정박막의 접합 및 덧성장방법 - Google Patents

이종 단결정박막의 접합 및 덧성장방법 Download PDF

Info

Publication number
KR20020055475A
KR20020055475A KR1020000083712A KR20000083712A KR20020055475A KR 20020055475 A KR20020055475 A KR 20020055475A KR 1020000083712 A KR1020000083712 A KR 1020000083712A KR 20000083712 A KR20000083712 A KR 20000083712A KR 20020055475 A KR20020055475 A KR 20020055475A
Authority
KR
South Korea
Prior art keywords
layer
semiconductor substrate
fusion
fusion layer
patterned
Prior art date
Application number
KR1020000083712A
Other languages
English (en)
Other versions
KR100359739B1 (ko
Inventor
박용주
황성민
김은규
Original Assignee
박호군
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박호군, 한국과학기술연구원 filed Critical 박호군
Priority to KR1020000083712A priority Critical patent/KR100359739B1/ko
Priority to US10/003,999 priority patent/US6534385B2/en
Publication of KR20020055475A publication Critical patent/KR20020055475A/ko
Application granted granted Critical
Publication of KR100359739B1 publication Critical patent/KR100359739B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02392—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 이종 단결정박막의 접합 및 덧성장방법에 관한 것으로, 반도체 기판 위에 접합된 퓨전층을 패터닝하고 패터닝된 특성을 살려 덧성장시키며, 이과정에서 나타나는 측면성장률 및 수직 성장률의 차이를 이용한 양질의 이종박막을 형성시키는 기술이다. 본 발명에 의하여 형성된 이종 반도체기판의 패턴된 퓨전층상에는 격자상수차이를 극복하고 성장된 양질의 양자구조가 형성된다. 본 발명에 의하면 격자상수차이가 큰 반도체 물질 사이에서 접합이 가능하고 양질의 박막 덧성장이 가능하여, 지금까지 구현하지 못했던 신개념의 광전소자를 제조할 수 있는 기반소재를 제공할 수 있게 된다.

Description

이종 단결정박막의 접합 및 덧성장방법{METHOD OF FUSION FOR HETEROEPITAXIAL LAYERS AND OVERGROWTH THEREON}
본 발명은 이종 단결정박막의 접합 및 덧성장방법에 관한 것으로, 상세하게는 웨이퍼 퓨전(wafer fusion), 리소그라피를 이용한 패터닝 및 덧성장(overgrowth) 방법에 의하여 격자상수가 다른 물질간의 헤테로(hetero) 에피탁시에서 양질의 단결정층을 형성하는 방법 및 이에 의한 이종 단결정박막에 관한 것이다.
일반적으로 격자상수가 다른 물질간에 양질의 결정층을 형성하는 것은 거의 불가능하다. 기판 위에 격자상수가 다른 물질의 박막을 형성할 경우 실전위(threading dislocation)와 같은 결함들이 박막의 내부에 발생하게 되고, 이는 박막의 결정학적, 광학적 성질을 현저하게 저하시킨다. 예를 들어, 실리콘(Si) 기판이나 인듐인(InP) 기판위에 격자상수가 다른 갈륨비소(GaAs)를 결함없이 성장시키는 것은 거의 불가능하다. 그러나 결함없는 성장이 이루어진다면 한가지 기판위에 광전소자의 집적화가 가능해지며, 각종 통신 및 전자부품의 고집적화가 가능하여 광소자(optical device)와 전자소자(electronic device)의 획기적인 발전이 이루어지게 된다.
종래의 이종단결정박막(heteroepitaxy) 성장 방법중에서 전위 생성을 억제하는 몇가지 방법들이 제안되었다. 예를 들어, 2단계 성장법, 변형층을 도입하는 방법, 그리고 웨이퍼를 접합시키는 방법 등이 있는데, 이중 웨이퍼 접합방법은 여러가지 물질계를 적용할 수 있다는 점에서 큰 장점을 가진다. 그러나 접합되는 두 기판 사이의 영향으로 인하여 접합면에서 결함을 완벽하게 제거하기가 어려웠으며, 따라서 양호한 이종결합이 이루어지지 않았다.
한편 최근 양자구조를 이용하는 소자에 대한 관심이 크게 확산되고 있다. 금세기에 이루어진 반도체 제작 기술의 혁신적인 발달은 인류에게 다양한 기술문명을 제공해 왔으며, 21세기 초고속 정보화 사회를 이루기 위한 물성 연구의 근본적인 방향은 반도체 제작기술과 고집적회로를 통해 제작된 평면이나 선 모양의 저차원 초미세 양자구조 소자들에 그 바탕을 둘 것으로 예측된다. 1970년대 초에 에너지 띠 간격이 다른 반도체 이종 접합을 이용해서 양자 우물 구조를 실험으로 실현한 이후, 1980년대에는 전자가 일차원의 자유도를 갖는 양자선의 실험이 가능케 되었고, 자유도가 0 인 전자를 연구할 수 있는 양자점이 1980년대 중반에 실현되었다. 양자 현상의 응용으로 HEMT(high electron mobility transistor)와 같은 새로운 개념의 소자가 탄생하였으며 양자 우물 구조의 레이저 다이오드/광결합기 등이 이미 개발되어 CD, 레이저 프린터 등에 이용되고 있다. 또한, 양자 구조를 이용한 단전자 트랜 지스터 등은 미래 사회의 핵심 소자로 연구되고 있다.
이러한 양자구조를 형성하기 위해서는 양질의 헤테로 에피탁시 박막성장이 가능해야 한다. 그러나 이종 반도체간의 접합에는 앞서 기술한 바와 같은 문제점이 있으며, 아직까지 헤테로 에피탁시 박막에서의 양자구조와 관련된 기술은 보고되지 않은 상태이다.
본 발명의 목적은 격자상수가 다른 두 종류의 반도체 물질을 심각한 결함없이 접합시킨 후 양질의 박막성장을 가능하게 하는 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 격자상수가 다른 두 종류의 반도체 물질을 접합하여 양질의 양자우물구조를 형성시키는데 있다.
도 1a 내지 1e는 본 발명에 의한 이종 단결정박막의 성장방법을 도시한 순서도로서,
도 1a는 반도체기판 위에 희생층 및 퓨전층을 형성하는 단계를 나타내며,
도 1b는 또 다른 반도체기판과 퓨전층을 접합하는 단계를 나타내며,
도 1c는 희생층을 제거하여 반도체기판간을 분리시키는 단계를 나타내며,
도 1d는 퓨전층을 패터닝하는 단계를 나타내며,
도 1e는 패터닝된 퓨전층 위에 덧성장하는 단계를 나타낸다.
도 2는 본 발명에 의하여 형성된 이종 단결정박막의 접합 단면을 [011] 방향의 벽계면에서 나타낸 사진이다.
도 3은 도 2와 동일한 이종 접합 구조를방향에서 관측한 모습을 나타낸 사진이다.
도 4는 도 3의 상층부를 확대한 사진이다.
도 5는 도 3의 상층부에서 측정한 광여기 발광(photoluminescence) 신호를 나타낸 그래프이다.
*** 도면의 주요부분에 대한 부호의 설명 ***
20:제1반도체기판21:퓨전층
22:덧성장층25:희생층
30:제2반도체기판35:패턴된 식각영역
상기 목적을 달성하기 위하여 본 발명은 제1반도체기판 위에 희생층으로서 제1반도체기판 물질과 격자상수가 유사한 물질의 에피텍시층을 형성하고, 상기 희생층 위에 퓨전층으로서 제1반도체기판과 동일한 물질의 에피텍시층을 형성하고, 상기 제1반도체기판 물질과 격자상수가 다른 물질로 이루어지는 제2반도체기판 위에 상기 퓨전층을 접합시키고, 상기 희생층을 제거하여 제1반도체기판과 제2반도체기판을 분리시키고, 상기 퓨전층을 단면이 U자 또는 V자 형태로 패터닝하고, 패터닝된 퓨전층 위에 퓨전층과 동일한 물질의 박막을 다수의 층으로 덧성장(overgrowth)시키는 단계를 포함하여 이루어지는 이종 단결정박막의 접합 및 덧성장방법을 제공한다.
상기 제2반도체기판 및 제1반도체기판의 조합은 3-5족 원소인 경우 InxGa1-xAsyP1-y와 GaAs 또는 InxGa1-xSb와 GaAs, 4족 원소 반도체와 3-5족 반도체의 경우 InxGa1-xAs와 Si, 4족 원소 반도체의 경우 Si1-xGex와 Si 등이 될 수 있고, 반드시 이에 한정되는 것은 아니며 다양한 물질간의 조합이 가능하다.
상기 퓨전층과 제2반도체기판의 접합은 퓨전층의 표면과 제2반도체기판의 표면을 서로 맞닿게 하고, 수소분위기 또는 진공분위기에서 200 ~ 950℃의 온도와, 0 ~ 100기압의 압력으로, 10분 ~ 5시간 동안 유지시키고, 온도를 낮추고 압력을 해제하는 단계로 이루어진다. 접합 온도는 퓨전층과 반도체기판으로 사용되는 물질의 분해(decomposition)온도를 감안하여 InxGa1-xAsyP1-y/GaAs 또는 InxGa1-xSb/GaAs계의 경우 200 ~ 650℃, InxGa1-xAs/Si계의 경우 400 ~ 950℃, Si1-xGex/Si계의 경우 500 ~ 950℃의 범위로 하는 것이 바람직하다.
본 발명은 또한, 제1반도체기판과, 상기 제1반도체기판 위에 형성되며, 제1반도체기판 물질의 격자상수와 다른 물질로 이루어지고, 단면이 U자 또는 V자 형태로 패터닝된 제2반도체층과, 상기 제2반도체층 위에 형성되며, 제2반도체층과 동일한 물질의 박막이 다수의 층을 이루고, 맨 위층엔 양자우물구조가 형성되어 있는 덧성장층을 포함하여 구성되는 이종 단결정박막을 제공한다.
이하에서는 도면을 참조하며 실시예를 통하여 본 발명을 보다 구체적으로 설명한다.
실시예
본 실시예에서는 갈륨비소 에피텍시층을 격자상수가 다른 인듐인 및 실리콘기판위에 접합시키는 경우에 대하여 설명한다. 도 1a 내지 1e는 본 실시예에 의한 이종 단결정박막의 성장방법을 도시한 순서도이다.
유기금속 화학기상 증착법(MOCVD)으로 750℃에서 제1반도체기판으로서 갈륨비소기판(20)위에 희생층으로서 알루미늄비소(AlAs)(25)를 500Å ~ 5000Å을 성장시킨 후, 퓨전층으로서 갈륨비소박막(21)을 약 1500Å 두께로 성장시켰다(도 1a).
상기 희생층은, 제1반도체기판과 희생층의 격자상수가 차이가 클 경우 격자이완이 발생하여 선결함등이 유발되므로, 제1반도체기판 물질과의 격자상수 차이가 1%이하가 되는 물질을 선택하는 것이 바람직하며, 희생층의 두께도 격자이완이 발생하지 않는 범위내에서 선택되어야 한다. 퓨전층의 두께는 접합된 이종기판의 사용목적에 따라서 달라질 수 있다. 한편, 도 1a와는 달리, 제1반도체기판의 표면에 오염물질 등의 영향을 없애기 위하여 희생층을 형성하기 전에 제1반도체기판과 동일한 물질의 에피텍시층을 제1반도체기판 위에 형성한 후, 상기 에피텍시층 위에 희생층을 형성할 수도 있다.
이와 같이 희생층과 퓨전층을 성장시킨 갈륨비소기판(20)을 격자상수가 다른 제2반도체기판(30)(본 실시예에서는 인듐인웨이퍼 및 실리콘웨이퍼)의 표면과 상기 퓨전층(21)이 맞닿도록 접합시킨 후, 열처리로(furnace)에 장입하였다. 장입된 접합기판에 1 ~ 100기압의 범위에서 압력을 인가한 후, 질소가스를 1000sccm(standard cubic cm per mimutes)의 유량으로 약 5분간 열처리로에 주입하였다. 그 후 열처리로를 수소분위기나 진공분위기 하에서 10분 ~ 5시간 가량 유지시켰다. 이때, 제2반도체기판으로 인듐인을 사용한 경우는 400 ~ 650℃의 범위에서, 실리콘을 사용한 경우는 720 ~ 950℃ 사이의 온도를 유지하였다. 이와 같은 조건하에서 제1반도체 기판의 희생층을 구성하는 5족 원소인 Ga가 마주보는 제2반도체기판의 5족 원소인 In과의 교환확산작용에 의해 두 기판이 접합된다(도 1b).
다음 단계로 접합된 두 기판을 분리시킨다. 본 실시예에서는 제1반도체기판인 갈륨비소기판(20)을 제2반도체기판(30)으로부터 떼어내었다(도 1c). 여기서 희생층인 알루미늄비소(25)는 식각층(etching layer)으로 사용되어 자신은 식각되고 제2반도체기판에 퓨전층이 접합된 채로 제1반도체기판을 분리시키거나, 식각 멈춤층(etch stop layer)으로 사용되어 제2반도체기판에 퓨전층이 접합된 채로 제1반도체기판만 식각시킬 수 있다. 후자의 경우에는 다시 희생층을 식각하여 최종적으로 제2반도체기판과 퓨전층만을 남기는 과정을 겪게 된다.
희생층인 알루미늄비소(25)를 떼어내는 구체적인 방법으로 불산(HF)과 증류수의 혼합물로 제거하거나 암모니아수(NH4OH), 과산화수소(H202) 및 증류수의 혼합물로 제거하는 방법이 있다. 전자의 경우 접합된 두 기판을 혼합물 수용액에 약 12시간 가량 담구어 두면 오직 알루미늄비소층(25)만 에칭되어 결국 두 기판은 분리되게 된다. 후자의 경우에는 접합된 두 기판을, 제1반도체기판인 갈륨비소기판(20)의 아랫면(희생층이 형성되지 않은 면)을 제외한 나머지 부분을 왁스로 마운팅(mounting)한 상태에서, 혼합물속에 4시간 이상 담궈 둔다. 그 후 시편을 다시 염산(HCl)과 증류수의 혼합물 또는 불산과 증류수의 혼합물 속에 15초 이상 담구어 두면 대부분의 갈륨비소기판(20)이 식각되어 제거된다. 남아 있는 희생층은 다시 식각하여 제거함으로써 퓨전층만을 남긴다.
다음 단계로 퓨전층의 일부를 리소그라피에 의하여 패터닝한 후 식각하였다(도 1d). 선 패턴 또는 점 패턴된 마스크를 사용하고, 포지티브 혹은 네거티브 포토레지스트(photo-resist)를 스피닝(spinning)한 후, 소프트 베이킹을 거쳐, 자외선 영역의 빛을 사용하여 노광한 후, 현상(develop)용액으로 포토레지스트가 있는 부분과 없는 부분을 명확히 하고, 황산, 과산화수소수 및 증류수의 혼합물을 사용하여 퓨전된 갈륨비소(21)의 패턴된 부분을 식각해 내었다. 이와 같은 패터닝에 의하여 제2반도체기판의 표면은 기판영역(35)과 패턴된 퓨전층(21)으로 구분된다. 도시된 바와 같이 퓨전층의 단면은 U자 또는 V자 형태와 유사하게 패터닝된 것을 볼 수 있다.
퓨전층의 패턴은 전자빔 리소그라피, 레이저 홀로리소그라피 또는 통상의 광리소그라피 방법이 사용될 수 있다. 한편, 상기 퓨전층의 패터닝 단계에서 패터닝된 퓨전층의 단면의 폭은 50㎚ ~ 10㎛의 범위인 것이 바람직하다. 패터닝 폭이 50 nm 보다 작게 되면 덧성장시 효과적인 측면성장율의 증진효과를 볼 수 없으며 폭이 너무 넓게되면 평탄한 면은 얻는데 비 효율적이기 때문이다.
이와 같이 형성된 패턴된 퓨전층(21) 및 제2반도체기판(35)위에 유기금속 화학기상증착법 또는 분자선 에피탁시법(molecular beam epitaxy)으로 상기 퓨전층과 동일한 물질인 갈륨비소 박막을 다수의 층(22)으로 덧성장시켰다(도 1e). 상기 덧성장은 측면방향의 성장률이 수직방향의 성장률보다 빠르게 함으로써 덧성장이 진행될 수록 퓨전층의 패터닝된 영역이 점차적으로 축소되는 것을 볼 수 있다. 덧성장층(22)의 맨 위층 중앙에는 작은 V자 형태의 홈이 형성되어 있고, 도면에 도시된 것 보다 더 덧성장을 진행할 경우 상기 V자 형태의 홈은 사라지게 된다. 이와 같이 덧성장에 의하여, U자 또는 V자 형태로 식각된 퓨전층 상부에 양자선 혹은 양자점 구조를 선택적으로 형성시킬 수 있다. 또한, 상기 덧성장에 의하여, 도 1d의 기판영역(35) 위에 퓨전층과 동일한 물질이 제2반도체기판의 영향을 적게 받으면서 측면성장에 의하여 형성되므로 양질의 이종 반도체 접합이 이루어지게 된다.
도 2는 본 발명에 의하여 형성된 이종 단결정박막의 접합 단면을 [011] 방향의 벽계면에서 나타낸 사진이다. 참조번호 6은 반도체 기판과 그 위에 형성된 퓨전층을 나타낸다. 퓨전층(3') 위에 덧성장된 갈륨비소층(7)의 다층박막(9)을 구분하기 위하여 알루미늄갈륨비소층(8)을 갈륨비소층(7) 사이에 번갈아 형성하였다. 반도체기판(5) 위에 패턴된 갈륨비소 퓨전층(3')의 식각된 측면(10)에는 (111)B 면이 나타난다.
한편, 도 3은 도 2와 동일한 이종 접합 구조를방향에서 관측한 모습을 나타낸 사진이다.방향에서는 패턴된 갈륨비소 퓨전층(3')의 식각된 측면(11)에 (211)A면이 나타난다.
퓨전되지 않고 패턴된 층에서는 식각된 측면이 일반적으로 [011]와방향에서 공히 (111)A면이 드러나는 것과는 대조적으로 패턴된 갈륨비소 퓨전층(3')의 식각된 측면방향(10, 11)에서는 상술한 바와 같이 [011]와방향에서 (111)B와 (211)A면이 각각 나타난다. 이와 같은 현상은 퓨전된 계면(12)(12')의 물리화학적 변형에 기인한 것으로 생각된다.
한편, 패턴된 갈륨비소 퓨전층(3')위에 성장되는 갈륨비소(7)/알루미늄갈륨비소(8) 다층박막(9)의 상층부(13, 14)는 [011]방향과방향의 벽계면에서 볼 때 각각 (411)B면과 (433)A면으로 전개되어 나타난다. 이는 [011]방향과방향 모두에서 패턴된 갈륨비소 퓨전층(3')위에 성장되는 갈륨비소/알루미늄갈륨비소 다층박막(9)의 측면성장률이 수직성장률에 비해 빠르기 때문에 나타나는 현상이며, 특히방향에서는 두드러지게 나타남을 알 수 있다.
측면성장률을 보다 향상시킬 수 있는 방법에는 Cl 및 Br을 함유하는 탄소도핑용 유기금속화합물 원료, 즉, CCl4및 CBr4를 사용하여 탄소도핑을 하는 방법도 사용할 수 있다. 이같은 현상을 잘 활용한다면 인듐인 기판(5) 위에 격자상수차이가 큰 갈륨비소의 양자세선을 성장할 수 있는 최적의 조건을 제공해 줄 수 있을 것이다. 또한 제조방법에 따라 양자점과 같은 양자구조도 가능할 것이다. 실제로 도 4는 이 같은 가능성을 입증한 것이다.
도 4는 도 3의 이종 접합 구조에서 상층부(15)를 확대한 사진으로서, 갈륨비소(7)/알루미늄갈륨비소(8)층이 양자우물(quantum well) 형태로 덧성장되었을 때 형성되는 양자세선(16)의 단면을 나타낸다. V자 모양의 홈안에 양자세선(16)이 형성된 것을 명확하게 볼 수 있다. 여기서 양자우물 구조는 알루미늄갈륨비소층(8)과 갈륨비소층(7)을 교대로 성장시켰으며, 알루미늄갈륨비소층(8)의 두께는 300Å이상, 갈륨비소(7)는 300Å이하로 하였다.
도 5는 도 4에 나타난 양자세선(16)의 광학적 특성으로서, 광빛내기(photoluminescence)측정 결과를 나타낸 것이다. 양자우물신호(17)및 갈륨비소층의 신호(18)뿐만 아니라 양자세선의 신호(19)도 명확하게 나타나는 것을 볼 수 있다. 양자세선의 신호(19)는 양질의 양자구조가 형성된 경우에만 관측되며, 도 5의상부에 도시된 온도변화 실험결과를 통해서도 양자세선의 전형적인 거동(19')은 양자우물의 거동(17')이나 갈륨비소층의 거동(18')과는 확연히 다르게 나타나는 것을 볼 수 있다. 따라서 본 발명에 의하여 격자상수차이가 큰 반도체 물질간에도 패턴된 퓨전층을 형성함으로써 양자세선 또는 양자점과 같은 양자구조를 성장시킬 수 있는 방법을 증명해 보인 것이라 할 수 있다.
본 발명에 의하면 퓨전된 반도체층을 패터닝하고, 패터닝된 특성을 살려 덧성장(overgrowth)을 하며, 이 과정에서 나타나는 측면 성장률 및 수직 성장률의 차이를 이용하여 격자상수가 다른 이종의 반도체를 접합시켜 양질의 이종박막을 형성시킬 수 있게 된다. 또한 이종의 반도체간의 격자상수차이를 극복하고 양질의 양자구조를 형성할 수 있다. 본 발명의 양자구조는 V 혹은 U 형태로 홈이 파인 패턴된 퓨전층상에 성장하여 형성되는 독특한 기술로서, 이와 같은 기술을 사용하면 격자상수차이가 큰 반도체 물질간에 성장을 용이하게 할 수 있고, 지금까지 구현하지 못 했던 신개념의 광전소자를 제조할 수 있는 기반소재로 사용될 수 있을 것이다.

Claims (6)

  1. 제1반도체기판 위에 희생층으로서 제1반도체기판 물질과 격자상수가 유사한 물질의 에피텍시층을 형성하고,
    상기 희생층 위에 퓨전층으로서 제1반도체기판과 동일한 물질의 에피텍시층을 형성하고,
    상기 제1반도체기판 물질과 격자상수가 다른 물질로 이루어지는 제2반도체기판 위에 상기 퓨전층을 접합시키고,
    상기 희생층을 제거하여 제1반도체기판과 제2반도체기판을 분리시키고,
    상기 퓨전층을 단면이 U자 또는 V자 형태로 패터닝하고,
    패터닝된 퓨전층 위에 퓨전층과 동일한 물질의 박막을 다수의 층으로 형성시키는 단계를 포함하여 이루어지는 이종 단결정박막의 접합 및 덧성장방법.
  2. 제1항에 있어서, 상기 제2반도체기판 및 제1반도체기판의 조합은 InxGa1-xAsyP1-y와 GaAs, InxGa1-xSb와 GaAs, InxGa1-xAs와 Si 또는 Si1-xGex와 Si 중의 어느 하나 인 것을 특징으로 하는 이종 단결정박막의 접합 및 덧성장방법.
  3. 제1항에 있어서, 상기 퓨전층의 패터닝 단계에서 패터닝된 퓨전층의 단면의 폭은 50㎚ ~ 10㎛의 범위인 것을 특징으로 하는 이종 단결정박막의 접합 및 덧성장방법.
  4. 제1항에 있어서, 상기 퓨전층과 제2반도체기판의 접합은
    퓨전층의 표면과 제2반도체기판의 표면을 서로 맞닿게 하고,
    수소분위기 또는 진공분위기에서 200 ~ 950℃의 온도와, 0 ~ 100기압의 압력으로, 10분 ~ 5시간 동안 유지시키고,
    온도를 낮추고 압력을 해제하는 단계로 이루어지는 것을 특징으로 하는 이종 단결정박막의 접합 및 덧성장방법.
  5. 제1반도체기판과,
    상기 제1반도체기판 위에 형성되며, 제1반도체기판 물질의 격자상수와 다른 물질로 이루어지고, 단면이 U자 또는 V자 형태로 패터닝된 제2반도체층과,
    상기 제2반도체층 위에 형성되며, 제2반도체층과 동일한 물질의 박막이 다수의 층을 이루고, 맨 위층엔 양자구조가 형성되어 있는 덧성장층을 포함하여 구성되는 이종 단결정박막.
  6. 제5항에 있어서, 상기 덧성장층위에 형성된 양자구조는 양자선 또는 양자점인 것을 특징으로 하는 이종 단결정박막.
KR1020000083712A 2000-12-28 2000-12-28 이종 단결정박막의 접합 및 덧성장방법 KR100359739B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020000083712A KR100359739B1 (ko) 2000-12-28 2000-12-28 이종 단결정박막의 접합 및 덧성장방법
US10/003,999 US6534385B2 (en) 2000-12-28 2001-11-14 Method of fusion for heteroepitaxial layers and overgrowth thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000083712A KR100359739B1 (ko) 2000-12-28 2000-12-28 이종 단결정박막의 접합 및 덧성장방법

Publications (2)

Publication Number Publication Date
KR20020055475A true KR20020055475A (ko) 2002-07-09
KR100359739B1 KR100359739B1 (ko) 2002-11-09

Family

ID=19703756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000083712A KR100359739B1 (ko) 2000-12-28 2000-12-28 이종 단결정박막의 접합 및 덧성장방법

Country Status (2)

Country Link
US (1) US6534385B2 (ko)
KR (1) KR100359739B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417267B2 (en) * 2004-09-24 2008-08-26 International Rectifier Corporation Non-planar III-nitride power device having a lateral conduction path
FR2876841B1 (fr) * 2004-10-19 2007-04-13 Commissariat Energie Atomique Procede de realisation de multicouches sur un substrat
US8994002B2 (en) * 2012-03-16 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET having superlattice stressor
US9240449B2 (en) * 2014-05-26 2016-01-19 Yu-chen Chang Zero-dimensional electron devices and methods of fabricating the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4230997A (en) * 1979-01-29 1980-10-28 Bell Telephone Laboratories, Incorporated Buried double heterostructure laser device
JPS5925399B2 (ja) * 1979-11-28 1984-06-16 三菱電機株式会社 半導体レ−ザの製造方法
US5040032A (en) * 1988-02-09 1991-08-13 Bell Communications Research, Inc. Semiconductor superlattice heterostructures on non-planar substrates
US5221367A (en) * 1988-08-03 1993-06-22 International Business Machines, Corp. Strained defect-free epitaxial mismatched heterostructures and method of fabrication
US5208821A (en) * 1992-01-24 1993-05-04 At&T Bell Laboratories Buried heterostructure lasers using MOCVD growth over patterned substrates
KR0131183B1 (ko) * 1993-12-03 1998-08-17 양승택 V-홈을 이용한 이종접합 구조의 박막 제조방법
US5985687A (en) * 1996-04-12 1999-11-16 The Regents Of The University Of California Method for making cleaved facets for lasers fabricated with gallium nitride and other noncubic materials
KR0185498B1 (ko) * 1996-05-22 1999-03-20 박원훈 고출력 양자세선 어레이 레이저 다이오드 구조 제작방법
KR100234001B1 (ko) * 1996-10-30 1999-12-15 박호군 양자세선 레이저 다이오드 제작방법
KR19990065017A (ko) * 1998-01-05 1999-08-05 이종길 헤테로 에피택시 박막의 제조방법
JP4375834B2 (ja) * 1998-03-19 2009-12-02 シャープ株式会社 利得結合型分布帰還半導体レーザ装置及びその製造方法
US6285698B1 (en) * 1998-09-25 2001-09-04 Xerox Corporation MOCVD growth of InGaN quantum well laser structures on a grooved lower waveguiding layer
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers

Also Published As

Publication number Publication date
US6534385B2 (en) 2003-03-18
KR100359739B1 (ko) 2002-11-09
US20020086494A1 (en) 2002-07-04

Similar Documents

Publication Publication Date Title
US9752252B1 (en) Cubic phase, nitrogen-based compound semiconductor films
US7579263B2 (en) Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer
US4876219A (en) Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers
US6596377B1 (en) Thin film product and method of forming
JP2889588B2 (ja) 単結晶半導体材料層及び絶縁材料層の交番の形成方法
US5256594A (en) Masking technique for depositing gallium arsenide on silicon
JP5371430B2 (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
US20060073681A1 (en) Nanoheteroepitaxy of Ge on Si as a foundation for group III-V and II-VI integration
US5360754A (en) Method for the making heteroepitaxial thin layers and electronic devices
JP2007326771A (ja) 形成方法および化合物半導体ウェハ
US20100035416A1 (en) Forming III-Nitride Semiconductor Wafers Using Nano-Structures
KR20060126968A (ko) 격자 조절 반도체 기판의 형성 방법
JPH0677205A (ja) 化合物半導体の微細構造形成方法
JP4303379B2 (ja) 半導体基板の製造方法
KR101933778B1 (ko) 질화 갈륨 기판의 제조 방법
KR100359739B1 (ko) 이종 단결정박막의 접합 및 덧성장방법
KR102126186B1 (ko) 질화 갈륨 기판의 제조 방법
JP2706592B2 (ja) 結晶基板の製造方法
JPH0434920A (ja) 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法
JP2000058454A (ja) 横方向エピタキシャル成長用マスクの形成方法および横方向エピタキシャル成長方法
KR100407955B1 (ko) 퓨전 기판 위에 ＧａＡｓ을 형성하는 방법
JPH03247597A (ja) シリコン基板上への３―ｖ族化合物半導体のエピタキシャル成長方法
JP2527227B2 (ja) 半導体装置及びその製造方法
JPH03171617A (ja) シリコン基板上への３―５族化合物半導体のエピタキシャル成長方法
KR20020004274A (ko) 질화물 반도체막 성장 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070928

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee