KR0131183B1 - V-홈을 이용한 이종접합 구조의 박막 제조방법 - Google Patents
V-홈을 이용한 이종접합 구조의 박막 제조방법Info
- Publication number
- KR0131183B1 KR0131183B1 KR1019930026318A KR930026318A KR0131183B1 KR 0131183 B1 KR0131183 B1 KR 0131183B1 KR 1019930026318 A KR1019930026318 A KR 1019930026318A KR 930026318 A KR930026318 A KR 930026318A KR 0131183 B1 KR0131183 B1 KR 0131183B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- groove
- single crystal
- heterojunction structure
- oxide film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 125000005842 heteroatom Chemical group 0.000 title claims abstract description 12
- 230000015572 biosynthetic process Effects 0.000 title 1
- 239000010409 thin film Substances 0.000 claims abstract description 77
- 239000013078 crystal Substances 0.000 claims abstract description 25
- 230000000694 effects Effects 0.000 claims abstract description 19
- 239000010408 film Substances 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 3
- 230000003647 oxidation Effects 0.000 claims abstract description 3
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 3
- 230000008021 deposition Effects 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 claims description 2
- 238000005498 polishing Methods 0.000 claims description 2
- 239000011888 foil Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02428—Structure
- H01L21/0243—Surface structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/0004—Devices characterised by their operation
- H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/938—Lattice strain control or utilization
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Recrystallisation Techniques (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
본 발명은 V-홈을 이용한 이종접합 구조의 박막 제조방법에 관한 것으로서, 본 발명에서는 단결정박막(1)을 V-홈 형태로 식각하고서(제 1 도(a, b)), 이 위에 격자부정합을 갖는 이종박막(2)을 성장하여(c), 상기 V-홈 부분내에 전위가 집중적으로 분포하게 하고(d), 이 위에 산화막(3)을 형성한 후(e), 식각에 의해서 V-홈 부분의 상기 산화막(3)과 이종박막(2)을 제거하고(f), 잔여 산화막(3)을 제거하는(g) 공정에 상기 공정(e)에서 비선택적 식각에 의해서 V-홈 부근의 전위를 모두 제거하여서(제 2 도(a)), 이종박막(2) 또는 단결정 박막(1)으로 상기 V-홈 부분을 단결정 형태로 재충진하고(제 2 도(b), 제 3 도(a)), 이 위에 각각의 산화막(3)을 제거하는(C, E) 공정들과 상기 공정(g)을 열산화 또는 화학증착에 의해서 얇은 산화막(3)을 형성하고(제 4 도(a)), 그 위에 다결정규소박막(4)을 증착시키고(G), 선택적 연마(H)를 하는 공정들을 부가함을 제공함으로써, 응력효과를 극소화하고 전위밀도가 극히 낮은 이종접합 박막을 성장할 수가 있다.
Description
제 1 도는 본 발명에 따른 (a) ~ (g)의 제조공정도.
제 2 도는 상기 제 1 도에 따른 한 실시예의 제조공정도.
제 3 도는 상기 제 1 도에 따른 다른 실시예의 제조공정도.
제 4 도는 상기 제 1 도에 따른 또 다른 실시예의 제조공정도.
* 도면의 주요부분에 대한 부호의 설명
1: 단결정박막 2: 이종박막
3: 산화막 4: 다결정 규소박막
본 발명은 V-홈을 이용한 이종접합 구조의 박막 제조방법에 관한 것으로서, 특히 격자부정합 전위의 분포를 V-홈(groove) 주변에 집중시켜 제거함으로써 응력효과를 극소화하고 전위 밀도가 극히 낮은 이종접합 박막을 제조할 수 있도록 하는 V-홈을 이용한 저응력 및 무전위 격자부정합 이종접합 구조의 박막 제조방법에 관한 것이다.
종래의 격자 부정합 이종 접합구조 성장법들은 격자 부정합에 의하여 수반되는 박막의 두께가 임계(critical) 두께 이내로 제한을 받아왔기 때문에, 이종접합 구조만이 갖고 있는 전기적 특성이나 광특성, 혹은 양자 효과들을 소자제작에 응용하는데 많은 문제점이 있었다.
상기와 같은 제한적 요소가 존재하기 때문에 종래의 박막 성장법은 주로 임계두께 이내에서 무전위 박막을 성장하는데 주력하여 왔다.
이에따라, 종래에는 일부 성공적인 사례들이 발표된 바 있으나 상기 응력효과를 제거하지 않을 경우 응력의 존재가 곧 열적 불안정상태를 의미하기 때문에 이들 응력의 지속적인 이완작용이 박막특성을 저하시키는 효과를 수반하여 소자의 수명을 크게 단축시키므로 소자 응용 측면에서 부적당한 것으로 인식되어 왔다.
상기 이종접합 구조박막의 구조적 및 전기적특성 저하의 문제점을 해결하기 위하여 본 발명에서는 V-홈을 이용한 저응력 및 무전위 격자부정합 이종접합구조의 박막 제조방법을 제공하는데 목적이 있다.
상기 목적에 다른 본 발명은, 구체적으로 V-홈을 이용하여 격자부정합 전위의 분포를 인위적으로 V-홈 주위에 집중적으로 생성되게 한 후 이들 전위 분포지역을 제거하여 무응력 및 무전위 이종접합구조를 제작하여 임계두께에 관계없이 사용하거나 재증착방법으로 제거된 부분을 단결정 박막으로 재충진시킴으로서 임계두께를 확장시켜 응력효과를 극소화하고 전위 밀도가 극히 낮은 이종접합 박막을 성장하기 위한 것이다.
그러나, 본 발명은 응력효과가 존재하는 격자부정합 이종접합 구조의 표면에 V-홈과 같은 인위적 요철을 형성하여 열처리 했을 경우에 응력이 이완되면서 이들 구조의 계면근처에서 생성되는 격자부정합 전위가 V-홈 근처에 집중적으로 분포한다는 물리적 현상을 역으로 이용한 것이다.
또한, 상기 응력효과를 완전히 제거한 무전위 이종접합구조를 제작하거나 응력효과를 극소화시킨 무전위 이종접합 구조를 성장할 수 있는 방법으로 임계두께에 관계없이 박막두께를 자유자재로 조절할 수 있는 성장법이다.
이와같은 상기 목적을 달성하기 위하여 본 발명은 첨부된 도면에 의거하여 그 상세한 설명을 한다.
먼저, 제 1 도는 본 발명에 따른 (a)~(g)의 제조공정도를 나타낸다.
(a)공정에서 기판역할을 하는 단결정 박막(1)위에 식각방법을 이용하여 (b)공정에서는 증착할 박막과의 격자 부정합정도를 고려하여 수 ㎛에서 수백 ㎛간격을 주기로 하여 반복적으로 박막표면 전체 혹은 일부에 박막표면의 가로축 혹은 세로축을 따라 V-홈 형태의 단면을 갖는 주기적 라인 패턴(Line pattern) 혹은 메쉬 패턴(Mesh pattern)을 형성시킨다.
이와같은 상태에서 (c)공정에 나타난 바와같이 상기 기판 역할의 단결정 박막(1) 위에 이 박막(1)과 격자 부정합을 갖는 V-홈 모양의 이종 박막(2)을 성장시킨다.
상기 성장하고자 하는 이종박막(2)의 두께가 이들 구조에서의 임계(critical)두께보다 작을 경우에는 성장이 완료될때까지 격자부정합 전위가 생성되지 않으므로 열처리를 통하여 인위적으로 응력효과를 제거하여 격자부정합 전위를 생성시킨다. 반면에, 성장하고자 하는 이종박막(2)의 두께가 임계두께보다 두꺼울 경우에는 박막성장중에 응력효과가 자연적으로 이완되면서 격자부정합 전위가 생성되게 된다.
상기 두가지 경우에 생성된 격자부정합은 임의의 위치에서 제멋대로 생성, 분포하는 것이 아니라 (d)공정에서 보듯이 V-홈의 존재에 의하여 전위의 대부분 혹은 전부가 V-홈내에 집중적으로 분포하게 된다.
상기 전위는 상기 (d)공정에 나타낸바대로 상기 이종 박막(2)과 기판역할을 하는 단결정박막(1)에 동시에 분포하게 된다. 상기 (d)공정의 응력효과를 제거 또는 이완으로 무응력화하게 된다.
이와같은 응력제거 혹은 이완효과는 V-홈 부근에 격자부정합 전위를 집중적으로 생성시키는 대신에 그 이외의 이종 박막(2) 부분은 무응력 및 무전위 영역으로 남게 된다.
다음에, (e)공정은 상기 (d)공정에서 형성된 이종박막(2) 위에 산화막(3)을 증착한 것으로, (f)공정에서는 선택적 건식식각방법을 이용하여 전위가 집중적으로 분포하는 상기 V-홈 부분의 산화막(3)과 이종박막(2)을 제거한다.
상기 V-홈 부분을 제거한 후 (f) 공정의 잔여 산화막(3)을 마저 제거하게 되면 상기 (c)공정에서 증착한 이종박막(2)은 (g)공정에서 나타난 바와같이 기판으로부터 응력효과를 전혀 받지 않는 무전위 이종접합 구조를 형성하게 된다.
(g)공정은 앞서 기술된 공정과정을 거쳐 완성된 무응력 및 무전위 이종접합 구조이다.
이 구조를 기본으로 하여 상기 (g)공정위에 다양한 소자 구조를 구현할 수 있다.
상기 (g)공정의 단면도의 구조만으로도 소자응용에 충분하나 상기 (d)공정에서 단결정박막(1)의 V-홈 부근에도 전위가 형성되어 상기 (g)공정에서 보듯이 이 단결정박막(1)의 V-홈 부근에는 전위가 일부 남아있게 된다.
이에따라, 제 2 도는 상기 제 1 도에 따른 한 실시예의 제조공정을 나타낸 것으로, 상기 전위를 완전히 제거하기 위하여 상기 (e)공정을 비선택적 식각방법으로 하여 제 2 도 (A)에서는 V-홈 부근에 전위가 분포하는 산화막(3), 이종박막(2) 및 단결정 박막(1)의 일부를 모두 제거한다.
그리고, 제 2 도(a)에 도시된 바와 같이 상기 이종박막(2)과 단결정 박막(1)에서 V-홈이 제거된 부분에 상기 제 1 도 (c)공정에서 증착한 이종박막(2)을 선택적으로 재증착하여 제 2 도(b)공정과 같이 V-홈 부분을 단결정 형태의 이종박막(2)으로 재충진 한다.
또한, 상기 제 2 도(a)상태에서 기판역할을 하는 제 1 도(a)의 단결정박막(1)과 같은 재료로 선택적 증착방법을 이용하여 V-홈 부분을 단결정 행태로 재충진하여 제 3 도(a)와 같이 만든다.
상기 재충진을 위한 재증착 직전에 제 2 도(a)를 적절히 열처리하여 재증착 공정에서 재충진되는 상기 단결정 박막(1)을 보다 양질화할 수 있다.
상기 제 2 도(b)와 상기 제 3 도(a)의 잔여 산화막(3)을 제거하면 각각 제 2 도(c) 및 제 3 도(b)와 같은 구조가 형성되게 된다.
상기 제 2 도(c)와 제 3 도(b)의 이종접합구조는 상기 제 1 도(g)의 이종접합구조와는 상이하게 단결정으로 재충진하기 위하여 재증착 공정을 하게 되면 상기 제 2 도(a)에서 식각에 의하여 형성된 면을 따라 상기 제 2 도(c)와 제 3 도(b)에서 재충진하면서 형성되는 이종접합 계면상의 약간의 응력이 형성되게 된다.
그러나, 이 응력은 박막두께에 해당하는 정도의 영역에서 형성된 응력으로, 일반적으로 박막두께가 수 ㎛를 넘지않는다는 점을 고려한다면 응력은 존재하되 그 크기가 매우 작아 격자부정합 전위를 형성하기가 매우 어렵다.
따라서, 상기 제 2 도(c)나 제 3 도(b)와 같은 이종접합구조는 상기 제 1 도(g)와는 상이하게 응력은 다소 존재하나 열적으로는 격자부정합전위가 형성될 수 없을 정도로 안정하여 저응력 및 무전위 이종접합 구조를 유지할 수 있다.
아울러, 상기 제 2 도(c) 혹은 상기 제 3 도(b)의 재증착후에 발생되는 표면의 요철은 연마공정을 통하여 평평하게 만들 수 있다.
이와같은 이종접합 구조를 기본구조로 하여 상기 제 2 도(c)나 상기 제 3 도(b)위에 다양한 소자구조를 구현할 수 있다.
또한, 상기 제 1 도(b)에서 단결정 박막(1)이 아닌 다층박막을 성장하여도 동일한 효과를 얻을 수 있으며, 상기 제 1 도(c)에서 상기 제 2 도(c) 혹은 상기 제 3 도(b)까지를 반복적으로 수행하여 저응력 및 무전위 다층박막 구조를 성장할 수 있다.
제 4 도의 (a)~(c)공정은 상기 제 1 도에 따른 또 다른 실시예의 제조공정도를 나타낸 것으로, 상기 제 1 도(g)를 열산화법 또는 화학증착법을 이용하여 제 4 도(a)에서와 같이 얇은 산화막(3)을 형성하고, 제 4 도(b)에서는 상기 산화막(3) 위에 다결정 규소박막(4)을 증착시킨다.
그리고나서, 선택적 연마방법을 이용하여 제 4 도(c)와 같은 단면을 갖는 구조를 제작할 수 있는데, 이와같은 구조는 단위소자 분리에 응용가능하다.
이상과 같이 구성된 본 발명은 격자부정합 이종접합구조가 가지고 있는 응력효과와 격자부정합 전위 발생현상 등 이들 구조를 소자로 활용하는 측면에서 가장 큰 장애요인을 임시 미봉책이 아니라 근본적으로 제거함으로써 현재 제자리 걸음 상태인 이종접합구조 소자 개발, 예를 들어 InAs/GaAs, SiGe/Si등의 이종접합구조를 이용하는 고속 및 광소자, 혹은 양자 효과를 이용하는 특수 목적의 소자개발에 엄청난 기여를 할 것이다.
특히, 격자부정합이 42%인 Si 과 Ge을 본 발명을 이용하여 적절히 혼용하여 광통신 등에서 사용되는 수광소자를 개발 할 수 있으며, 이와같은 연구 개발은 종래의 잘 발달된 실리콘 기술과 화합물 반도체의 전유물로 여겨져 왔던 광학섬유를 한데 묶을 수 있는 획기적인 작업으로, 반도체 소자의 가격이나 속도면에서 상당한 이득을 추구할 수 있다.
아울러, 본 발명은 다결정규소박막을 이용한 단위소자의 분리방법으로 활용할 수 있어 동일한 공정을 통하여 부분적으로 무응력 무전위 이종접합 구조 소자활용과 함께 구성 단위소자들의 전기적분리 방법으로 이용될 수 있다.
Claims (6)
- 기판역할을 하는 단결정 박막(1)을 식각에 의해서 다른 박막과의 격자부정합정도에 상응하여 소정간격을 주기로 반복적으로 단결정 박막(1) 표면 전체나 일부에 이 단결정 박막(1) 표면의 가로축 혹은 세로축을 따라 V-홈 형태를 형성하는 공정(a, b)과, 상기 단결정 박막(1) 위에 이 단결정 박막(1)과 격자부정합을 갖는 V-홈 모양의 이종박막(2)을 형성하는 공정(c) 수행시에 상기 이종박막(2)의 두께가 임계두께보다 작을 경우에는 열처리를 통해 인위적으로 응력효과를 제거하여 격자부정합 전위가 상기 V-홈 부분에 집중적으로 생성되게 하고, 상기 이종박막(2)의 두께가 임계두께보다 두꺼울 경우에는 상기 이종박막(2) 성장중에 응력효과가 자연적으로 이완되면서 격자부정합 전위가 상기 V-홈 부분에 집중적으로 생성되게 하여 상기 이종박막(2)이 저응력 또는 무응력 및 무전위 영역으로 남게하는 공정(d)과, 상기 공정(d)위에 산화막(3)을 증착하고(e), 선택적 식각에 의해서 상기 집중된 전위가 분포하는 상기 V-홈부분의 상기 산화막(3)과 상기 이종박막(2)을 제거하는 공정(f)과, 상기 (f) 공정에서 V-홈 부분을 제거한 후에 잔여 산화막(3)을 제거하여 상기 이종박막(2) 상기 단결정 박막(1)으로 부터 저응력 및 무전위 이종접합구조로 형성되게 하는 공정(g)을 포함하는 V-홈을 이용한 이종접합구조의 박막제조방법.
- 제 1 항에 있어서, 상기 공정(e)을 비선택적 식각에 의해서 상기 V-홈 부분에 분포하는 전위를 모두 제거하는 공정(A)이 부가되는 것을 특징으로 하는 V-홈을 이용한 이종접합 구조의 박막 제조방법.
- 제 2 항에 있어서, 상기 공정(A)후에 이종박막(2)으로 선택적 재증착하여 상기 V-홈 부분을 단결정 형태로 재충진하고, 잔여 산화막(3)을 제거하는 공정들(B, C)이 부가되는 것을 특징으로 하는 V-홈을 이용한 이종접합 구조의 박막 제조방법.
- 제 2 항에 있어서, 상기 공정(A)후에 기판인 단결정 박막(1)과 동일한 재료로 선택적 증착에 의해서 상기 V-홈 부분을 단결정 형태로 재충진하고, 잔여 산화막(3)을 제거하는 공정들(D, E)이 부가되는 것을 특징으로 하는 V-홈을 이용한 이종접합 구조의 박막 제조방법.
- 제 1 항에 있어서, 상기 (b)공정에서 단결정 박막(1) 대신에 다층박막을 사용하는 것을 특징으로 하는 V-홈을 이용한 이종접합 구조의 박막 제조방법.
- 제 1 항에 있어서, 상기 공정(g)에서 열산화법 또는 화학증착법을 이용하여 상대적으로 얇은 산화막(3)을 형성하고(F), 이 위에 다결정규소 박막(4)을 증착시킨 후(G), 선택적 연마를 하는(H) 공정이 부가되어 단위소자 분리할 수 있는 것을 특징으로 하는 V-홈을 이용한 이종접합 구조의 박막 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026318A KR0131183B1 (ko) | 1993-12-03 | 1993-12-03 | V-홈을 이용한 이종접합 구조의 박막 제조방법 |
| US08/342,031 US5500389A (en) | 1993-12-03 | 1994-11-17 | Process for formation for hetero junction structured film utilizing V grooves |
| JP6284909A JP2599898B2 (ja) | 1993-12-03 | 1994-11-18 | Ｖ−溝を利用した異種接合構造の薄膜製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930026318A KR0131183B1 (ko) | 1993-12-03 | 1993-12-03 | V-홈을 이용한 이종접합 구조의 박막 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR950020969A KR950020969A (ko) | 1995-07-26 |
| KR0131183B1 true KR0131183B1 (ko) | 1998-08-17 |
Family
ID=19369783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019930026318A KR0131183B1 (ko) | 1993-12-03 | 1993-12-03 | V-홈을 이용한 이종접합 구조의 박막 제조방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5500389A (ko) |
| JP (1) | JP2599898B2 (ko) |
| KR (1) | KR0131183B1 (ko) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5922212A (en) * | 1995-06-08 | 1999-07-13 | Nippondenso Co., Ltd | Semiconductor sensor having suspended thin-film structure and method for fabricating thin-film structure body |
| US6083811A (en) * | 1996-02-07 | 2000-07-04 | Northrop Grumman Corporation | Method for producing thin dice from fragile materials |
| KR100359739B1 (ko) * | 2000-12-28 | 2002-11-09 | 한국과학기술연구원 | 이종 단결정박막의 접합 및 덧성장방법 |
| US6856749B2 (en) | 2002-10-10 | 2005-02-15 | Fitel Technologies, Inc. | Optical coupling and alignment device |
| JP4306266B2 (ja) | 2003-02-04 | 2009-07-29 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法 |
| TW587346B (en) * | 2003-03-28 | 2004-05-11 | United Epitaxy Co Ltd | Optoelectronic device made by semiconductor compound |
| JP3913194B2 (ja) * | 2003-05-30 | 2007-05-09 | シャープ株式会社 | 窒化物半導体発光素子 |
| JP4390640B2 (ja) * | 2003-07-31 | 2009-12-24 | シャープ株式会社 | 窒化物半導体レーザ素子、窒化物半導体発光素子、窒化物半導体ウェハおよびそれらの製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5273616A (en) * | 1980-04-10 | 1993-12-28 | Massachusetts Institute Of Technology | Method of producing sheets of crystalline material and devices made therefrom |
| US4517047A (en) * | 1981-01-23 | 1985-05-14 | The United States Of America As Represented By The Secretary Of The Army | MBE growth technique for matching superlattices grown on GaAs substrates |
| US4717681A (en) * | 1986-05-19 | 1988-01-05 | Texas Instruments Incorporated | Method of making a heterojunction bipolar transistor with SIPOS |
| US4771013A (en) * | 1986-08-01 | 1988-09-13 | Texas Instruments Incorporated | Process of making a double heterojunction 3-D I2 L bipolar transistor with a Si/Ge superlattice |
| US5272105A (en) * | 1988-02-11 | 1993-12-21 | Gte Laboratories Incorporated | Method of manufacturing an heteroepitaxial semiconductor structure |
| JP2687445B2 (ja) * | 1988-06-11 | 1997-12-08 | ソニー株式会社 | ヘテロエピタキシャル成長方法 |
| US5256550A (en) * | 1988-11-29 | 1993-10-26 | Hewlett-Packard Company | Fabricating a semiconductor device with strained Si1-x Gex layer |
-
1993
- 1993-12-03 KR KR1019930026318A patent/KR0131183B1/ko not_active IP Right Cessation
-
1994
- 1994-11-17 US US08/342,031 patent/US5500389A/en not_active Expired - Lifetime
- 1994-11-18 JP JP6284909A patent/JP2599898B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2599898B2 (ja) | 1997-04-16 |
| KR950020969A (ko) | 1995-07-26 |
| US5500389A (en) | 1996-03-19 |
| JPH07201734A (ja) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3027473B2 (ja) | 半導体からなる部品 | |
| US4444620A (en) | Growth of oriented single crystal semiconductor on insulator | |
| JPH06140346A (ja) | ヘテロエピタキシアルの薄い層と電子デバイスの製造法 | |
| KR0131183B1 (ko) | V-홈을 이용한 이종접합 구조의 박막 제조방법 | |
| DE3752126T2 (de) | Photoelektrischer Wandler | |
| US20070212879A1 (en) | Formation of lattice-tuning semiconductor substrates | |
| KR100886007B1 (ko) | 반도체 디바이스 구조체 제조 방법, 반도체 디바이스 구조체 형성 방법 및 반도체 디바이스 구조체 | |
| US5610411A (en) | Silicon carbide bipolar semiconductor device with birdsbeak isolation structure | |
| JP3382114B2 (ja) | 半導体装置及びその製造方法 | |
| KR100331687B1 (ko) | 자발형성 양자점과 전류차단층의 자기정렬 성장을 위한반도체 소자 제조방법 | |
| JPS58132919A (ja) | 半導体装置の製造方法 | |
| KR100612892B1 (ko) | 반도체 기판 및 그 제조방법 | |
| JPS6191917A (ja) | 半導体薄膜結晶の製造方法 | |
| JP2885846B2 (ja) | 半導体装置 | |
| JPH01123410A (ja) | 化合物半導体基板及びその製造方法 | |
| KR19980045996A (ko) | 다층 화합물 반도체의 양자 세선 구조 및 그 형성 방법 | |
| JPH0434920A (ja) | 異種基板上への３―ｖ族化合物半導体のヘテロエピタキシャル成長法 | |
| KR940011106B1 (ko) | 반도체 레이저 다이오드의 제조방법 | |
| JPS61198713A (ja) | 半導体装置の製造方法 | |
| JP4747319B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JPS61284913A (ja) | ＧａＡｓの選択エピタキシヤル成長方法 | |
| JPH0524113B2 (ko) | ||
| KR920007336B1 (ko) | 실리콘 마스크를 이용한 성장층 구조가 다른 에피층의 제조방법 | |
| JPS62189720A (ja) | 半導体装置の製造方法 | |
| JPS62216221A (ja) | 化合物半導体結晶基板とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20131114 Year of fee payment: 17 |
|
| EXPY | Expiration of term |