KR920007336B1 - 실리콘 마스크를 이용한 성장층 구조가 다른 에피층의 제조방법 - Google Patents

실리콘 마스크를 이용한 성장층 구조가 다른 에피층의 제조방법 Download PDF

Info

Publication number
KR920007336B1
KR920007336B1 KR1019890012681A KR890012681A KR920007336B1 KR 920007336 B1 KR920007336 B1 KR 920007336B1 KR 1019890012681 A KR1019890012681 A KR 1019890012681A KR 890012681 A KR890012681 A KR 890012681A KR 920007336 B1 KR920007336 B1 KR 920007336B1
Authority
KR
South Korea
Prior art keywords
layer
epitaxial layer
silicon mask
epitaxial
silicon
Prior art date
Application number
KR1019890012681A
Other languages
English (en)
Other versions
KR910007077A (ko
Inventor
이재진
맹성재
김진섭
Original Assignee
재단법인 한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 경상현 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019890012681A priority Critical patent/KR920007336B1/ko
Publication of KR910007077A publication Critical patent/KR910007077A/ko
Application granted granted Critical
Publication of KR920007336B1 publication Critical patent/KR920007336B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Light Receiving Elements (AREA)

Abstract

내용 없음.

Description

실리콘 마스크를 이용한 성장층 구조가 다른 에피층의 제조방법
제1도는 종래의 기술에 의하여 화합물 반도체 기판에 에피층을 성장한 상태의 개략도.
제2도는 본 발명의 실리콘 마스크를 이용하여 성장하는 상태를 나타낸 개략도.
제3a도는 본 발명의 실리콘 마스크의 평면도. 제3b도는 본 발명의 실리콘 마스크의 종단면도.
제4도는 본 발명의 실리콘마스크를 제조하는 공정을 나타낸 것으로, 제4a도는 실리콘기판을 습식식각 방법에 의하여 얇게 형성하는 상태의 개략도. 제4b도는 얇게 형성한 기판에 감광막을 형상화하는 상태의 개략도. 제4c도는 건식식각 방법으로 완성한 실리콘 마스크의 개략도.
제5도는 본 발명의 실리콘 마스크를 이용하여 제1에피층을 성장하는 상태의 개략도.
제6도는 본 발명의 실리콘마스크를 이용하여 알루미늄을 성장하는 상태의 개략도.
제7도는 본 발명의 제2에피층을 성장하는 상태의 개략도.
제8도는 본 발명의 실시예에 따른 제조방법으로 완성한 반도체 소자의 개략도.
* 도면의 주요부분에 대한 부호의 설명
11 : 기판 12 : 실리콘마스크
16 : 제1에피층 17 : 알루미늄층
18 : 제2에피층
본 발명은 화합물 반도체소자의 제조방법에 관한 것으로, 특히 에피택시 장비로 에피층을 성장할때 실리콘 마스크를 이용하여 구조가 다른 에피층을 같은 기판에 제조하는 방법에 관한 것이다. 에피층이란 에피택셜층을 간단히 줄인 것으로 기판과 같은 결정방향을 유지하면서 성장한 층을 말한다. 이 에피층은 화합물 반도체에서 소자의 동작을 위한 층으로서 소자의 동작 성능이 그의 질에 좌우되므로 매우 중요한 핵심기술로 부각된다. 그리고 에피층의 제조는 크게 액상성장법과 기상성장법으로 나누어지며, 액상성장법에는 액사에피택시법이 있고, 기성성장법에서는 다시 물리적인 방법과 화학적인 방법으로 나뉘어 물리적인 방법에는 분자선 에피택시법과 뜨거운 벽(Hot wall)에피택시법이 있고 화학적인 방법에는 기상에피택시법과 유기금속화학증착방법이 있다. 또한 에피성장은 주로 주기율표상의 3족과 5족을 결합한 갈륨 비소 알루미늄, 갈륨 비소 인듐 인, 갈륨 인듐 인계 등 우수한 조합으로 제조하는 것을 비롯하여 2족과 6족의 결합인 카드뮴, 텔레륨 수은, 카드뭄, 텔레륨 등과 4족과 4족의 결합인 실리콘 탄소 등 거의 모든 화합물 반도체에서 이루어지고 있다. 이러한 에피층은 기존의 실리콘 반도체가 자연에서 얻을수 있는 자연적인데 반하여 인위적으로 제조하여 얻는 인공 반도체와 할수 있다. 그러므로 화합물 반도체는 그 제조상태가 실리콘 반도체에 비하여 어렵기 때문에 그 제조방법 또한 더욱 최상급의 제조기술을 요구하고 있다. 그러나 화합물 반도체는 실리콘반도체가 갖지 못하는 초고속 특성 및 광특성이 있으며 에피택시에 의한 화합물 반도체는 이동접합구조를 만들수 있음은 물론 초격자 등을 제작할 수 있으므로 물질을 인위적으로 설계할 수 있고 시스템이 요구하는 반도체까지도 제작하기에 이르렀다.
이와같은 에피층 성장 기술중에서 분자선 에피택시기술이 초고진공 중에서 성장시키는 방법이므로 품질이 우수한 에피층을 얻을 수 있었다.
그러나 종래의 에피층 성장 방법은 제1도에 도시한 바와같이 반 절연성 갈륨 비소의 기판(1)상에 동일구조로된 하나의 에피층(2)만 제조할 수 있을 뿐이고, 진공상태를 파괴하지 않고는 여러구조를 갖는 에피층을 일괄적으로 성장할 수 없는 단점이 있었다. 이에 따라 본 발명은 분자선 에피택시 기술로 에피층을 성장할때 실리콘 마스크를 이용하여 진공을 파괴하지 않으면서 한 공정주기에 구조가 다른 에피층을 같은 기판에제조하도록 함을 그 목적으로 한다. 이를 위하여 본 발명은 분자선 에피택시 기술에 의하여 에피층을 성장함에 있어서, 기판과 분자선원 사이에 실리콘으로 제작한 마스크를 놓아 기판상에 마스크의 모양에 의한 제1에피층이 성장되도록 한 후 그위에 알루미늄을 증착하고, 실리콘 마스크를 제거한 다음 기판의 전체 면적에 대하여 제2에피층을 성장하고 화학적인 방법에 의하여 알루미늄층과 알루미늄층의 상면에 성장된 제2에피층을 식각하여 제거함으로서 진공을 파괴하지 않으면서 하나의 기판에 구조가 다른 에피층을 성장하는 것이다.
본 발명을 첨부된 도면에 의거 상세히 기술하여 보면 다음과 같다. 제2도는 실리콘 마스크를 이용하여 성장하는 상태를 나타낸 것으로, 분자선에피택시 장치를 이용하여 에피층을 성장할때 열선(10)에 의하여 가열된 기판(11)의 앞에 실리콘마스크(12)로 놓아 가열된 다수의 도가니(13)에 의해 증발되는 분자선이 실리콘마스크(12)에서 차단 또는 통과 되도록 한다.
여기서 각 도가니(13)의 온도는 원하는 분자선을 발생할 수 있도록 맞추어주고, 이때 발생되는 분자선은 이온화 게이지로 측정할 수 있으며 도가니 셀의 온도는 셀의 열선에 가하는 전류 전압을 제어하면서 조정한다. 그러므로 갈륨 비소를 성장 할 경우에는 갈륨 도가니와 비소 도가니 위의 셔터를 열어 주어 기판(11)상에 갈륨 비소 에피층이 성장되도록 하고, 알루미늄 갈륨 비소를 성장할 경우에는 갈륨 도가니와 비소도가니 및 알루미늄 도가니위의 셔터를 열어 주어 기판(11)상에 알루미늄 갈륨 비소 에피층이 성장되게 한다. 이때 갈륨 도가니 980℃∼1100℃ 비소도가니는 220℃∼250℃ 알루미늄도가니는 1000℃∼1300℃사이의 온도범위를 각각 갖는다.
그리고 불순물을 성장층에 넣고자할 경우에는 불순물 도가니의 셔터를 열어줌으로서 불순물 성장이 형성된다. 이와같은 상태에서 도가니(13)에 의해 증발되는 분자선이 기판(11)으로 입사되는 경로상에 약 200Å-350Å 두께의 실리콘마스크(12)를 기판(11)과의 거리가 수㎜이내를 유지하도록 위치시켜 마스크의 모양에 따른 에피층을 얻도록 한다. 이때에는 실리콘마스크(12)의 두께가 약 200Å-350Å이고 기판(11)과 도가니(13)의 사이는 10㎝-45㎝ 떨어져 있으므로 분자선은 평행한 상태를 유지하면서 기판(11)으로 입사된다. 여기에서 실리콘마스크(12)의 두께로 인한 가장자리효과(edge effect)가 발생하게 되지만, 이는 소자공정시 소자 분리공정에 의하여 깨끗하게 제거되어 소자의 동작에는 영향을 끼치지 않는다. 제3도는 실리콘마스크를 나타낸 것으로, 기판(11)보다 크게 형성하는 실리콘마스크(12)의 기판에는 성장하고자 하는 에피층의 구조에 따라 구멍(12a)이 뚫어 제작한다. 그리고 실리콘은 일반적으로 화합물 반도체 보다 고온에서 안전성이 있으며 불순물 가스를 방출하지 않고 경도가 크기 때문에 마스크로 제작 하기에 적당한 물질이다. 제4도는 실리콘마스크를 제조하는 공정을 나타낸 것으로서, 제4a도는 실리콘기판(14)을 습식식각 방법의 화학적인 식각방법으로 약 200-350Å정도로 얇게 형성하는 상태를 나타낸 것이고, 제4b도는 얇게 형성한 실리콘 기판(14)의 상면에 감광막(15)을 입힌 다음 광묘화 장치를 이용하여 원하는 마스크의 모양으로 형성화 하는 상태를 나타낸 것이고, 제4c도는 상면의 감광막(15)이 원하는 마스크 모양으로 형상화된 실리콘기판(14)을 건식식각 방법의 이온밀링방법을 이용하여 감광막(15)과 동일한 구멍(15a), (14a)을 형성하여 실리콘마스크를 완성하는 상태를 나타낸 것이다.
제5도는 실리콘마스크를 이용하여 제1에피층을 성장하는 상태를 나타낸 것으로, 제4도의 제조공정에 의하여 완성된 실리콘마스크(12)를 분자선 에피택시 장치내로 도입하여 에피층성장에 이용하면 실리콘마스크(12)의 구멍(12a)과 동일한 위치의 기판(11)상에만 제1에피층(16)이 성장되고 실리콘 마스크(12)의 부분에 해당하는 부분은 공간(16a)으로 남게 된다.
제6도는 제1에피층의 상면에 알루미늄층을 증착하는 상태를 나타낸 것으로, 제1에피층(16)을 성장한후 분자선 에피택시 장치내에 있는 알루미늄 도가니를 이용하여 알루미늄층(17)을 다시 증착하면 제1에피층(16)의 경우와 마찬가지로, 실리콘디스크(12)의 부분과 구멍(12a)의 부분에 공간부(17a)와 알루미늄(17)이 각각 증착되어 제1에피층(16)의 상면에만 알루미늄층(17)이 형성된다.
제7도는 제2에피층을 성장하는 상태를 나타낸 것으로 기판(11)의 상면에 공간(16a), (17a)이 형성된 제1에피층(16)과 알루미늄층(17)을 성장 또는 증착한 후에 실리콘마스크(12)를 제거하고 구조가 다른 에피층을 재성장하면 전표면, 즉 공간(16a), (17a)인 기판(11)의 상면과 알루미늄층(17)의 상면에 제2에피층(18), (18a)이 형성된다.
제8도는 반도체소자를 완성하는 상태를 나타낸 것으로, 기판(11)의 전표면에 제2에피층(18), (18a)를 형성한 다음 인산등의 화학적인 방법으로 알루미늄층(17)을 식각하여 리프트오프(Lift-off)하게되면 알루미늄층(17)은 물론 그의 위에 성장된 제2에피층(18a)도 제거되면서 기판(11)의 상면에는 제1에피층(16)과 제2에피층(18)이 남게된다. 즉 하나의 기판(11)상에 구조가 다른 2개의 에피층을 얻을 수 있다. 이때 기판(11)상에 성장하는 에피층은 그 구조를 고전자 이동도 트랜지스터(HEMT), 금속반도체전계효과 트랜지스터(MESFET)레이저 다이오드(LD), 발광다이오드(LED)등 원하는 대로 형성할 수 있다.
따라서 본 발명은 실리콘 마스크(12)를 이용하여 제1에피층(16)과 알루미늄층(17)을 형성하고 다시 전표면에 제2에피층(18)을 형성한 후 알루미늄층(17)과 그위의 제2에피층(18a)을 제거함으로서 분자선 에피택시 기술의 한계선인 일회성을 벗어나 여러가지의 구조를 갖는 에피층을 일괄 처리하게되어 공정 시간을 단축할 수 있으며, 광전집적회로를 제작하는 제조단가로 크게 감소시킬 수 있다.
또한 서로 다른 구조의 소자, 회로등을 같은 기판에 제작 할 수 있고 더욱 화합물 반도체가 점차 광전집적회로쪽에 목표를 두고 기술발전이 이루어지고 있는 상황에 맞추어 광전집적회로용으로 크게 이용되면서 광전집적화를 가속하게 되었다. 또 에피층을 이용한 소자인 고전자 이동도 트랜지스터 금속전계효과 트랜지스터, 광검출기, 레이저다이오드 및 발광 다이오드 등의 전자소자 및 광소자 들을 서로 원하는 소자끼리 조합하여 하나의 기판위에 제조 할 수 있는 것이다.

Claims (4)

  1. 성장층의 구조가 서로 다른 에피층을 분자선에 에피택시 장치를 이용하여 성장하는 것에 있어서, 실리콘마스크를 이용하여 제1에피층을 형성하면서 그위에 알루미늄층을 증착하고, 실리콘마스크를 제거한 상태에서 제2에피층을 재성장한 다음 알루미늄과 그위에 성장된 제2에피층을 리프트오프하도록 함을 특징으로 하는 실리콘마스크를 이용한 성장층 구조가 다른 에피층의 제조방법.
  2. 제1항에 있어서 실리콘마스크기판을 200-350㎛의 두께로 얇게 식각하고 감광막을 형성화 한 후 건식식각 방법으로 필요한 부분에 구멍을 형성하면서 제조함을 특징으로하는 실리콘 마스크를 이용한 성장층구조가 다른 에피층의 제조방법.
  3. 제1항에 있어서, 성장층 구조가 다른 에피층을 분자선 에피택시 장치로 성장하기 위하여 알루미늄층을 500-5000Å 증착하여 리포트 오프에 사용하도록 함을 특징으로 하는 실리콘 마스크를 이용한 성장층 구조가 다른 에피층의 제조방법.
  4. 제1항에 있어서, 같은 기판에 성장한 에피층구조를 이용하여 고전자 이동도 트랜지스터, 금속반도체 전계효과 트랜지스터, 광검출기, 레이저 다이오드 및 여러기능을 갖는 소자를 하나의 칩에 만들도록 한 것을 특징으로 하는 실리콘 마스크를 이용한 성장구조가 다른 에피층의 제조방법.
KR1019890012681A 1989-09-01 1989-09-01 실리콘 마스크를 이용한 성장층 구조가 다른 에피층의 제조방법 KR920007336B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890012681A KR920007336B1 (ko) 1989-09-01 1989-09-01 실리콘 마스크를 이용한 성장층 구조가 다른 에피층의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890012681A KR920007336B1 (ko) 1989-09-01 1989-09-01 실리콘 마스크를 이용한 성장층 구조가 다른 에피층의 제조방법

Publications (2)

Publication Number Publication Date
KR910007077A KR910007077A (ko) 1991-04-30
KR920007336B1 true KR920007336B1 (ko) 1992-08-31

Family

ID=19289572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890012681A KR920007336B1 (ko) 1989-09-01 1989-09-01 실리콘 마스크를 이용한 성장층 구조가 다른 에피층의 제조방법

Country Status (1)

Country Link
KR (1) KR920007336B1 (ko)

Also Published As

Publication number Publication date
KR910007077A (ko) 1991-04-30

Similar Documents

Publication Publication Date Title
US4614564A (en) Process for selectively patterning epitaxial film growth on a semiconductor substrate
US4637129A (en) Selective area III-V growth and lift-off using tungsten patterning
US20010006852A1 (en) Method for relieving lattice mismatch stress in semiconductor devices
US6265322B1 (en) Selective growth process for group III-nitride-based semiconductors
TWI725418B (zh) 磊晶於異質基板之結構及其製備方法
US5134090A (en) Method of fabricating patterned epitaxial silicon films utilizing molecular beam epitaxy
KR920007336B1 (ko) 실리콘 마스크를 이용한 성장층 구조가 다른 에피층의 제조방법
JPH03132016A (ja) 結晶の形成方法
JPS62213117A (ja) 半導体素子の製造方法
JPS60140813A (ja) 半導体装置の製造方法
KR100323710B1 (ko) 질화갈륨 반도체 레이저 기판의 제조방법
US5591666A (en) Semiconductor device and method of fabrication
KR100359739B1 (ko) 이종 단결정박막의 접합 및 덧성장방법
KR100668649B1 (ko) 실리콘 기반 3족 질화물계 발광소자 및 이의 제조방법
JPH05343319A (ja) 半導体装置の製造方法
JPH04206932A (ja) 半導体装置及びその製造方法
KR20040022114A (ko) Led 기판 제조방법
KR100425680B1 (ko) 질화물 반도체 박막 형성방법
JPS62189720A (ja) 半導体装置の製造方法
KR100437775B1 (ko) 질화물 반도체 기판 제조방법
JPS6398120A (ja) 結晶成長方法
JPH07273025A (ja) 半導体基板
JP2005150733A (ja) 有機金属化学気相蒸着法による選択領域成長方法
KR100720537B1 (ko) 질화물 반도체막 성장 방법
JPH04130717A (ja) 結晶の形成方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020730

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee