JPH07273025A - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JPH07273025A JPH07273025A JP5691194A JP5691194A JPH07273025A JP H07273025 A JPH07273025 A JP H07273025A JP 5691194 A JP5691194 A JP 5691194A JP 5691194 A JP5691194 A JP 5691194A JP H07273025 A JPH07273025 A JP H07273025A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- region
- silicon single
- crystal substrate
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 化合物半導体層を形成した半導体基板の素子
領域の転位を非常に少なくすると共に半導体基板の反り
の低減を図る。 【構成】 シリコン単結晶基板３の裏面に溝３ａを形成
し、シリコン単結晶基板３の裏面の領域のうち溝３ａを
形成していない領域の裏側にあたる化合物半導体層（単
結晶GaAs層４ａ）の領域を半導体素子を形成する領域と
する。 【効果】 転位をGaAs層４ｂに逃がすことができるの
で、素子領域として用いるGaAs層の領域を略単結晶領域
とすることができる。また、多結晶または非晶質の化合
物半導体層（GaAs層４ｂ）によってシリコン単結晶基板
３の反りを緩和することができる。
領域の転位を非常に少なくすると共に半導体基板の反り
の低減を図る。 【構成】 シリコン単結晶基板３の裏面に溝３ａを形成
し、シリコン単結晶基板３の裏面の領域のうち溝３ａを
形成していない領域の裏側にあたる化合物半導体層（単
結晶GaAs層４ａ）の領域を半導体素子を形成する領域と
する。 【効果】 転位をGaAs層４ｂに逃がすことができるの
で、素子領域として用いるGaAs層の領域を略単結晶領域
とすることができる。また、多結晶または非晶質の化合
物半導体層（GaAs層４ｂ）によってシリコン単結晶基板
３の反りを緩和することができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体基板に関するも
ので、特に、表面上に化合物半導体層を形成した半導体
基板に関するものである。
ので、特に、表面上に化合物半導体層を形成した半導体
基板に関するものである。
【０００２】
【従来の技術】シリコン単結晶基板上にGaAs等の化合物
半導体をエピタキシャル成長させることができれば、そ
れぞれの異なる特徴を活かして有用な半導体装置を実現
することができる。しかしながら、シリコン単結晶基板
上に直接、GaAs膜を形成させると、形成されたGaAs膜に
は転位などの欠陥または歪みが導入される。それは、シ
リコンとGaAsとでは、格子定数で４％程度、熱膨張係数
で２倍以上という物性上の大きな相違があるため、ミス
フィット転位が多発したり、GaAs膜形成を高温で行った
後、室温に戻す際にシリコンとGaAsの格子不整合に起因
してシリコン単結晶基板が大きく反ってクラックが発生
したりするからである。
半導体をエピタキシャル成長させることができれば、そ
れぞれの異なる特徴を活かして有用な半導体装置を実現
することができる。しかしながら、シリコン単結晶基板
上に直接、GaAs膜を形成させると、形成されたGaAs膜に
は転位などの欠陥または歪みが導入される。それは、シ
リコンとGaAsとでは、格子定数で４％程度、熱膨張係数
で２倍以上という物性上の大きな相違があるため、ミス
フィット転位が多発したり、GaAs膜形成を高温で行った
後、室温に戻す際にシリコンとGaAsの格子不整合に起因
してシリコン単結晶基板が大きく反ってクラックが発生
したりするからである。
【０００３】そこで、従来は、GaAs膜中に発生した転位
を低減させるために、図３に示すように、結晶成長基板
であるシリコン単結晶基板の裏面に溝を形成して可撓性
をもたせ、そのシリコン単結晶基板の表面側にGaAs膜を
成長させていた。図で、（ａ）はウエハ状のシリコン単
結晶基板の裏面を示す背面図、（ｂ）はその中央断面図
である。図で、１はシリコン単結晶基板、１ａはシリコ
ン単結晶基板１の裏面に同心円状に形成された溝、２は
シリコン単結晶基板の表面側に形成されたGaAs膜であ
る。成長させたGaAs膜２には熱膨張係数の差による引張
応力が加わり転位発生の原因になるが、シリコン単結晶
基板１に可撓性をもたせているので、（ｂ）に示すよう
に、シリコン単結晶基板１は表面側が凹状となるように
反った状態となるので応力を緩和することができGaAs膜
２中の転位を低減させることができた。
を低減させるために、図３に示すように、結晶成長基板
であるシリコン単結晶基板の裏面に溝を形成して可撓性
をもたせ、そのシリコン単結晶基板の表面側にGaAs膜を
成長させていた。図で、（ａ）はウエハ状のシリコン単
結晶基板の裏面を示す背面図、（ｂ）はその中央断面図
である。図で、１はシリコン単結晶基板、１ａはシリコ
ン単結晶基板１の裏面に同心円状に形成された溝、２は
シリコン単結晶基板の表面側に形成されたGaAs膜であ
る。成長させたGaAs膜２には熱膨張係数の差による引張
応力が加わり転位発生の原因になるが、シリコン単結晶
基板１に可撓性をもたせているので、（ｂ）に示すよう
に、シリコン単結晶基板１は表面側が凹状となるように
反った状態となるので応力を緩和することができGaAs膜
２中の転位を低減させることができた。
【０００４】
【発明が解決しようとする課題】しかしながら、上記に
説明した方法の場合、結晶成長後にはシリコン単結晶基
板１が反った状態にあるので、このシリコン単結晶基板
１を基にして素子を形成する場合、加工が容易ではない
という問題点があった。
説明した方法の場合、結晶成長後にはシリコン単結晶基
板１が反った状態にあるので、このシリコン単結晶基板
１を基にして素子を形成する場合、加工が容易ではない
という問題点があった。
【０００５】本発明は上記問題点に鑑みなされたもの
で、その目的とするところは、転位が非常に少なく反り
の低減が図れる半導体基板の構造を提供することにあ
る。
で、その目的とするところは、転位が非常に少なく反り
の低減が図れる半導体基板の構造を提供することにあ
る。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の半導体基板は、シリコン単結晶基板
の表面側に成長させた化合物半導体層に半導体素子を形
成する半導体基板において、前記シリコン単結晶基板の
裏面に溝を形成し、前記シリコン単結晶基板の裏面の領
域のうち前記溝を形成していない領域の裏側にあたる前
記化合物半導体層の領域に半導体素子を形成することを
特徴とするものである。
め、請求項１記載の半導体基板は、シリコン単結晶基板
の表面側に成長させた化合物半導体層に半導体素子を形
成する半導体基板において、前記シリコン単結晶基板の
裏面に溝を形成し、前記シリコン単結晶基板の裏面の領
域のうち前記溝を形成していない領域の裏側にあたる前
記化合物半導体層の領域に半導体素子を形成することを
特徴とするものである。
【０００７】また、請求項２記載の半導体基板は、請求
項１記載の半導体基板で、前記シリコン単結晶基板の裏
面で前記溝が格子状に形成されていることを特徴とする
ものである。
項１記載の半導体基板で、前記シリコン単結晶基板の裏
面で前記溝が格子状に形成されていることを特徴とする
ものである。
【０００８】
【作用】上記課題を解決するため、本発明に係る半導体
基板では、シリコン単結晶基板の裏面に溝を形成し、シ
リコン単結晶基板の裏面の領域のうち溝を形成していな
い領域の裏側にあたる化合物半導体層の領域に素子領域
を形成している。
基板では、シリコン単結晶基板の裏面に溝を形成し、シ
リコン単結晶基板の裏面の領域のうち溝を形成していな
い領域の裏側にあたる化合物半導体層の領域に素子領域
を形成している。
【０００９】シリコン単結晶基板の裏面に溝が形成され
ているため、シリコン単結晶基板の裏面から加熱して結
晶成長を高温で行う際、シリコン単結晶基板表面に温度
分布ができ、裏面に溝が形成されている領域の表側は、
裏面に溝が形成されていない領域の表側に比べて温度が
低くなる。そのため、裏面に溝が形成されている領域の
表面では成長温度が低くなり、その領域の表面に成長さ
せた化合物半導体層は多結晶または非晶質となる。この
ように、裏面に溝が形成されていない領域上に形成する
化合物半導体層の転位を、裏面に溝が形成されている領
域上に形成する化合物半導体層の多結晶領域または非晶
質領域に逃がすことによって、裏面に溝が形成されてい
ない領域上に形成する化合物半導体層の欠陥を抑えるこ
とができ素子領域として用いることができる。さらに、
多結晶領域または非晶質領域ができることで化合物半導
体層にかかる応力が緩和され半導体基板全体の反りも抑
えることができる。
ているため、シリコン単結晶基板の裏面から加熱して結
晶成長を高温で行う際、シリコン単結晶基板表面に温度
分布ができ、裏面に溝が形成されている領域の表側は、
裏面に溝が形成されていない領域の表側に比べて温度が
低くなる。そのため、裏面に溝が形成されている領域の
表面では成長温度が低くなり、その領域の表面に成長さ
せた化合物半導体層は多結晶または非晶質となる。この
ように、裏面に溝が形成されていない領域上に形成する
化合物半導体層の転位を、裏面に溝が形成されている領
域上に形成する化合物半導体層の多結晶領域または非晶
質領域に逃がすことによって、裏面に溝が形成されてい
ない領域上に形成する化合物半導体層の欠陥を抑えるこ
とができ素子領域として用いることができる。さらに、
多結晶領域または非晶質領域ができることで化合物半導
体層にかかる応力が緩和され半導体基板全体の反りも抑
えることができる。
【００１０】
【実施例】本発明の半導体基板の一実施例を図１に基づ
いて説明する。（ａ）は、半導体基板の背面図、（ｂ）
はＡ−Ａ断面図である。図で、３はシリコン単結晶基板
で、その裏面には格子状の溝３ａが形成されている。４
はGaAs層で、略、溝３ａの裏側にあたる領域に単結晶Ga
As層４ａが形成され、それ以外のシリコン単結晶基板３
上にはGaAs層４ｂが形成されている。
いて説明する。（ａ）は、半導体基板の背面図、（ｂ）
はＡ−Ａ断面図である。図で、３はシリコン単結晶基板
で、その裏面には格子状の溝３ａが形成されている。４
はGaAs層で、略、溝３ａの裏側にあたる領域に単結晶Ga
As層４ａが形成され、それ以外のシリコン単結晶基板３
上にはGaAs層４ｂが形成されている。
【００１１】本発明の半導体基板の製造方法の一例につ
いて説明する。まず、（ａ）に示すように、フォトグラ
フィー法とエッチング法によりシリコン単結晶基板３の
裏面に溝３ａを格子状に形成する。溝３ａはシリコン単
結晶基板３の表面でGaAs層４を成長させる際にシリコン
単結晶基板３の表面に温度分布を持たせるためのもの
で、（ｂ）に示すGaAs層４の結晶成長を行う際、裏側に
溝３ａが形成されていないシリコン単結晶基板３の領域
上には、略単結晶の単結晶GaAs層４ａが成長し、裏側に
溝３ａが形成されているシリコン単結晶基板３の領域上
には多結晶または非晶質のGaAs層４ｂが成長することに
なる。但し、溝３ａの形状は格子状に限定されず、シリ
コン単結晶基板３の表面に所定の温度分布をもたせるこ
とができる形状であれば、溝の断面形状または溝の幅は
限定されるものではない。
いて説明する。まず、（ａ）に示すように、フォトグラ
フィー法とエッチング法によりシリコン単結晶基板３の
裏面に溝３ａを格子状に形成する。溝３ａはシリコン単
結晶基板３の表面でGaAs層４を成長させる際にシリコン
単結晶基板３の表面に温度分布を持たせるためのもの
で、（ｂ）に示すGaAs層４の結晶成長を行う際、裏側に
溝３ａが形成されていないシリコン単結晶基板３の領域
上には、略単結晶の単結晶GaAs層４ａが成長し、裏側に
溝３ａが形成されているシリコン単結晶基板３の領域上
には多結晶または非晶質のGaAs層４ｂが成長することに
なる。但し、溝３ａの形状は格子状に限定されず、シリ
コン単結晶基板３の表面に所定の温度分布をもたせるこ
とができる形状であれば、溝の断面形状または溝の幅は
限定されるものではない。
【００１２】次に、結晶成長法として有機金属堆積（MO
CVD)法または分子線ピタキシー（MBE ）法によりGaAs層
４を成長させる。有機金属堆積法の場合、基板加熱方法
は抵抗加熱によりシリコン単結晶基板３の裏面側から加
熱する必要がある。高周波を用いて加熱する方法もある
が、その方法ではシリコン単結晶基板３の全体が加熱さ
れるので結晶成長面である表面に温度分布ができず所望
のGaAs層４が得られないことになるからである。
CVD)法または分子線ピタキシー（MBE ）法によりGaAs層
４を成長させる。有機金属堆積法の場合、基板加熱方法
は抵抗加熱によりシリコン単結晶基板３の裏面側から加
熱する必要がある。高周波を用いて加熱する方法もある
が、その方法ではシリコン単結晶基板３の全体が加熱さ
れるので結晶成長面である表面に温度分布ができず所望
のGaAs層４が得られないことになるからである。
【００１３】抵抗加熱により加熱され表面に温度分布が
できたシリコン単結晶基板３に結晶成長を行うと、裏側
に溝３ａが形成されていない領域上には単結晶GaAs層４
ａが形成され、それ以外の領域には多結晶または非晶質
のGaAs層４ｂが形成される。但し、単結晶GaAs層４ａか
らGaAs層４ｂの層にかけて、結晶成長時の温度分布に従
って層の状態は徐々に変化することになるので、その境
界は図１（ｂ）に示す程明確ではない。また、温度分布
によっては溝３ａの側面の位置と、単結晶GaAs層４ａと
GaAs層４ｂの境界の位置とが厳密に一致するわけではな
いので、裏側に溝３ａが形成されていない領域の全領域
を素子領域として利用できるとはかぎらない。
できたシリコン単結晶基板３に結晶成長を行うと、裏側
に溝３ａが形成されていない領域上には単結晶GaAs層４
ａが形成され、それ以外の領域には多結晶または非晶質
のGaAs層４ｂが形成される。但し、単結晶GaAs層４ａか
らGaAs層４ｂの層にかけて、結晶成長時の温度分布に従
って層の状態は徐々に変化することになるので、その境
界は図１（ｂ）に示す程明確ではない。また、温度分布
によっては溝３ａの側面の位置と、単結晶GaAs層４ａと
GaAs層４ｂの境界の位置とが厳密に一致するわけではな
いので、裏側に溝３ａが形成されていない領域の全領域
を素子領域として利用できるとはかぎらない。
【００１４】結晶成長後、成長温度から室温まで温度を
下げる際、成長させたGaAs層４にはシリコン単結晶基板
３との熱膨張係数の違いにより引張応力が作用し転位が
発生する。しかし、ウエハ周縁に形成された単結晶GaAs
層４ａを除けば、素子形成用の単結晶GaAs層４ａの領域
は、多結晶または非晶質のGaAs層４ｂで囲まれているの
で転位の発生を抑えることができる。また、単結晶GaAs
層４ａの領域が多結晶または非晶質のGaAs層４ｂで分離
されているので、シリコン単結晶基板３の反りもシリコ
ン単結晶基板３全体にGaAs層４を形成する場合よりも抑
えることができる。
下げる際、成長させたGaAs層４にはシリコン単結晶基板
３との熱膨張係数の違いにより引張応力が作用し転位が
発生する。しかし、ウエハ周縁に形成された単結晶GaAs
層４ａを除けば、素子形成用の単結晶GaAs層４ａの領域
は、多結晶または非晶質のGaAs層４ｂで囲まれているの
で転位の発生を抑えることができる。また、単結晶GaAs
層４ａの領域が多結晶または非晶質のGaAs層４ｂで分離
されているので、シリコン単結晶基板３の反りもシリコ
ン単結晶基板３全体にGaAs層４を形成する場合よりも抑
えることができる。
【００１５】なお、化合物半導体としては、GaAsが挙げ
られるがGaAsに限定されない。また、溝形状も実施例に
限定されない。
られるがGaAsに限定されない。また、溝形状も実施例に
限定されない。
【００１６】
【発明の効果】以上のように、請求項１記載及び請求項
２記載の半導体基板によれば、シリコン単結晶基板の裏
面に溝を形成することによって、裏側に溝を形成してい
ないシリコン単結晶基板上に形成した化合物半導体層の
領域に略単結晶の素子領域を形成し、その他の領域に多
結晶または非晶質の化合物半導体層を形成することがで
きるため、素子領域の転位を低減できると共に、多結晶
または非晶質の化合物半導体層によってシリコン単結晶
基板の反りを緩和することができるので非常に有用であ
る。
２記載の半導体基板によれば、シリコン単結晶基板の裏
面に溝を形成することによって、裏側に溝を形成してい
ないシリコン単結晶基板上に形成した化合物半導体層の
領域に略単結晶の素子領域を形成し、その他の領域に多
結晶または非晶質の化合物半導体層を形成することがで
きるため、素子領域の転位を低減できると共に、多結晶
または非晶質の化合物半導体層によってシリコン単結晶
基板の反りを緩和することができるので非常に有用であ
る。
【図１】本発明に係る半導体基板の一実施例を示す図
で、（ａ）は背面図、（ｂ）はＡ−Ａ断面図である。
で、（ａ）は背面図、（ｂ）はＡ−Ａ断面図である。
【図２】従来の半導体基板の一例を示す図で、（ａ）は
背面図、（ｂ）は断面図である。
背面図、（ｂ）は断面図である。
３ シリコン単結晶基板 ４ GaAs層（化合物半導体層） ４ａ 単結晶GaAs層（化合物半導体層） ４ｂ GaAs層（化合物半導体層） ３ａ 溝
Claims (2)
- 【請求項１】 シリコン単結晶基板の表面側に成長させ
た化合物半導体層に半導体素子を形成する半導体基板に
おいて、前記シリコン単結晶基板の裏面に溝を形成し、
前記シリコン単結晶基板の裏面の領域のうち前記溝を形
成していない領域の裏側にあたる前記化合物半導体層の
領域に半導体素子を形成することを特徴とする半導体基
板。 - 【請求項２】 前記シリコン単結晶基板の裏面で前記溝
が格子状に形成されていることを特徴とする請求項１記
載の半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5691194A JPH07273025A (ja) | 1994-03-28 | 1994-03-28 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5691194A JPH07273025A (ja) | 1994-03-28 | 1994-03-28 | 半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07273025A true JPH07273025A (ja) | 1995-10-20 |
Family
ID=13040650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5691194A Withdrawn JPH07273025A (ja) | 1994-03-28 | 1994-03-28 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07273025A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19848298A1 (de) * | 1998-10-12 | 2000-04-13 | Inst Halbleiterphysik Gmbh | Hochtemperaturstabile Halbleitersubstratscheibe großen Durchmessers und Verfahren zu ihrer Herstellung |
| US6916373B2 (en) | 2002-07-18 | 2005-07-12 | Oki Electric Industry Co., Ltd. | Semiconductor manufacturing method |
| JP2016160164A (ja) * | 2015-03-05 | 2016-09-05 | 日本電信電話株式会社 | 結晶成長方法 |
| US10103108B2 (en) | 2015-03-26 | 2018-10-16 | Globalwafers Co., Ltd. | Nanostructured chip and method of producing the same |
-
1994
- 1994-03-28 JP JP5691194A patent/JPH07273025A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19848298A1 (de) * | 1998-10-12 | 2000-04-13 | Inst Halbleiterphysik Gmbh | Hochtemperaturstabile Halbleitersubstratscheibe großen Durchmessers und Verfahren zu ihrer Herstellung |
| DE19848298B4 (de) * | 1998-10-12 | 2008-08-07 | IHP GmbH - Innovations for High Performance Microelectronics/Institut für innovative Mikroelektronik | Hochtemperaturstabile Halbleitersubstratscheibe großen Durchmessers und Verfahren zu ihrer Herstellung |
| US6916373B2 (en) | 2002-07-18 | 2005-07-12 | Oki Electric Industry Co., Ltd. | Semiconductor manufacturing method |
| JP2016160164A (ja) * | 2015-03-05 | 2016-09-05 | 日本電信電話株式会社 | 結晶成長方法 |
| US10103108B2 (en) | 2015-03-26 | 2018-10-16 | Globalwafers Co., Ltd. | Nanostructured chip and method of producing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01289108A (ja) | ヘテロエピタキシャル成長方法 | |
| JP3197803B2 (ja) | 転位欠陥の少ない半導体製造方法 | |
| JPH10294281A (ja) | 転位低減方法 | |
| JP2003113000A (ja) | 半導体エピタキシャルウェハ及びその製造方法 | |
| US5107317A (en) | Semiconductor device with first and second buffer layers | |
| US7112243B2 (en) | Method for producing Group III nitride compound semiconductor | |
| JP2003218031A (ja) | 半導体ウェーハの製造方法 | |
| JPH07273025A (ja) | 半導体基板 | |
| JP3350855B2 (ja) | Ｉｉｉ族窒化物半導体基板の製造方法 | |
| JPH02237021A (ja) | 半導体装置の製造方法 | |
| JP2797425B2 (ja) | 半導体結晶成長方法 | |
| JPH0752713B2 (ja) | 化合物半導体の成長方法 | |
| JP2563937B2 (ja) | ▲ｉｉｉ▼−▲ｖ▼族化合物半導体結晶基板 | |
| JPH05275332A (ja) | ヘテロエピタキシャル膜の製膜方法 | |
| US5183778A (en) | Method of producing a semiconductor device | |
| JPS63236308A (ja) | 化合物半導体の成長方法 | |
| WO2023026847A1 (ja) | 窒化物半導体基板及びその製造方法 | |
| JPH05267175A (ja) | 化合物半導体基板 | |
| JPS6292428A (ja) | エピタキシヤル結晶成長用基板 | |
| JP2649928B2 (ja) | 半導体ウエハの製造方法 | |
| JPH07273028A (ja) | 半導体基板及びその製造方法 | |
| JPS6398120A (ja) | 結晶成長方法 | |
| JP2691667B2 (ja) | 光半導体素子およびその製造方法 | |
| JPH01184815A (ja) | 半導体ウエハ及びその製造方法 | |
| JPH01107515A (ja) | 半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |