KR950020969A - V-홈을 이용한 이종접합 구조의 박막 제조방법 - Google Patents

V-홈을 이용한 이종접합 구조의 박막 제조방법 Download PDF

Info

Publication number
KR950020969A
KR950020969A KR1019930026318A KR930026318A KR950020969A KR 950020969 A KR950020969 A KR 950020969A KR 1019930026318 A KR1019930026318 A KR 1019930026318A KR 930026318 A KR930026318 A KR 930026318A KR 950020969 A KR950020969 A KR 950020969A
Authority
KR
South Korea
Prior art keywords
thin film
groove
single crystal
oxide film
film
Prior art date
Application number
KR1019930026318A
Other languages
English (en)
Other versions
KR0131183B1 (ko
Inventor
이승창
윤선진
Original Assignee
양승택
재단법인 한국전자통신연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 재단법인 한국전자통신연구소 filed Critical 양승택
Priority to KR1019930026318A priority Critical patent/KR0131183B1/ko
Priority to US08/342,031 priority patent/US5500389A/en
Priority to JP6284909A priority patent/JP2599898B2/ja
Publication of KR950020969A publication Critical patent/KR950020969A/ko
Application granted granted Critical
Publication of KR0131183B1 publication Critical patent/KR0131183B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/002—Devices characterised by their operation having heterojunctions or graded gap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Recrystallisation Techniques (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 발명은 V-홈을 이용한 이종접합 구조의 박막 제조방법에 관한 것으로서, 본 발명에서는 단결정박막(1)을 V-홈 형태로 식각하고서(제 1 도(a, b)), 이 위에 격자부정합을 갖는 이종박막(2)을 성장하여(c), 상기 V-홈 부분내에 전위가 집중적으로 분포하게 하고(d), 이 위에 산화막(3)을 형성한 후(e), 식각에 의해서 V-홈 부분의 상기 산화막(3)과 이종박막(2)을 제거하고(f), 잔여 산화막(3)을 제거하는(g) 공정에 상기 공정(e)에서 비선택적 식각에 의해서 V-홈 부근의 전위를 모두 제거하여서(제 2 도(a)), 이종박막(2) 또는 단결정 박막(1)으로 상기 V-홈 부분을 단결정 형태로 재충진하고(제 2 도(b), 제 3 도(a)), 이 위에 각각의 산화막(3)을 제거하는(C, E) 공정들과 상기 공정(g)을 열산화 또는 화학증착에 의해서 얇은 산화막(3)을 형성하고(제 4 도(a)), 그 위에 다결정규소박막(4)을 증착시키고(G), 선택적 연마(H)를 하는 공정들을 부가함을 제공함으로써, 응력효과를 극소화하고 전위밀도가 극히 낮은 이종접합 박막을 성장할 수가 있다.

Description

V-홈을 이용한 이종접합 구조의 박막 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명에 따른 (a) ~ (g)의 제조공정도.
제 2 도는 상기 제 1 도에 따른 한 실시예의 제조공정도.

Claims (6)

  1. 기판역할을 하는 단결정 박막(1)을 식각에 의해서 다른 박막과의 격자부정합정도에 상응하여 소정간격을 주기로 반복적으로 단결정 박막(1) 표면 전체나 일부에 이 단결정 박막(1) 표면의 가로축 혹은 세로축을 따라 V-홈 형태를 형성하는 공정(a, b)과, 상기 단결정 박막(1)과 격자부정합을 갖는 V-홈 모양의 이종박막(2)을 형성하는 공정(c) 에 의해서 응력제거 및 이완이 상기 V-홈 부분에 격자부정합 전위가 인위적으로 집중되게 하고, 상기 이종박막(2)이 저응력 또는 무응력 및 무전위 영역으로 남게하는 공정(d)과, 상기 공정(d)위에 산화막(3)을 증착하고(e), 선택적 식각에 의해서 상기 집중된 전위가 분포하는 상기 V-홈부분의 상기 산화막(3)과 상기 이종박막(2)을 제거하는 공정(f)과, 상기 (f) 공정에서 V-홈 부분을 제거한 후에 잔여 산화막(3)을 제거하여 상기 이종박막(2) 상기 단결정 박막(1)으로 부터 저응력 무전위 이종접합 구조를 형성되는 공정(g)을 포함하는 V-홈을 이용한 이종접합구조의 박막제조방법.
  2. 제 1 항에 있어서, 상기 공정(e)을 비선택적 식각에 의해서 상기 V-홈 부분에 분포하는 전위를 모두 제거하는 공정(A)이 부가되는 것을 특징으로 하는 V-홈을 이용한 이종접합 구조의 박막 제조방법.
  3. 제 2 항에 있어서, 상기 공정(A)후에 이종박막(2)으로 선택적 재증착하여 상기 V-홈 부분을 단결정 형태로 재충진하고, 잔여 산화막(3)을 제거하는 공정들(B, C)이 부가되는 것을 특징으로 하는 V-홈을 이용한 이종접합 구조의 박막 제조방법.
  4. 제 2 항에 있어서, 상기 공정(A)후에 기판인 단결정 박막(1)과 동일한 재료로 선택적 증착에 의해서 상기 V-홈 부분을 단결정 형태로 재충진하고, 잔여 산화막(3)을 제거하는 공정들(D, E)이 부가되는 것을 특징으로 하는 V-홈을 이용한 이종접합 구조의 박막 제조방법.
  5. 제 1 항에 있어서, 상기 (b)공정에 있어서 상기 단결정 박막(1) 대신에 다층박막을 사용하는 것을 특징으로 하는 V-홈을 이용한 이종접합 구조의 박막 제조방법.
  6. 제 1 항에 있어서, 상기 공정(g)에서 열산화법 또는 화학증착법을 이용하여 상대적으로 얇은 산화막(3)을 형성하(F), 이 위에 다결정규소 박막(4)을 증착시킨 후(G), 선택적 연마를 하는(H) 공정이 부가되어 단위소자가 분리할 수 있는 것을 특징으로 하는 V-홈을 이용한 이종접합 구조의 박막 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930026318A 1993-12-03 1993-12-03 V-홈을 이용한 이종접합 구조의 박막 제조방법 KR0131183B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930026318A KR0131183B1 (ko) 1993-12-03 1993-12-03 V-홈을 이용한 이종접합 구조의 박막 제조방법
US08/342,031 US5500389A (en) 1993-12-03 1994-11-17 Process for formation for hetero junction structured film utilizing V grooves
JP6284909A JP2599898B2 (ja) 1993-12-03 1994-11-18 Ｖ−溝を利用した異種接合構造の薄膜製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930026318A KR0131183B1 (ko) 1993-12-03 1993-12-03 V-홈을 이용한 이종접합 구조의 박막 제조방법

Publications (2)

Publication Number Publication Date
KR950020969A true KR950020969A (ko) 1995-07-26
KR0131183B1 KR0131183B1 (ko) 1998-08-17

Family

ID=19369783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930026318A KR0131183B1 (ko) 1993-12-03 1993-12-03 V-홈을 이용한 이종접합 구조의 박막 제조방법

Country Status (3)

Country Link
US (1) US5500389A (ko)
JP (1) JP2599898B2 (ko)
KR (1) KR0131183B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100359739B1 (ko) * 2000-12-28 2002-11-09 한국과학기술연구원 이종 단결정박막의 접합 및 덧성장방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5922212A (en) * 1995-06-08 1999-07-13 Nippondenso Co., Ltd Semiconductor sensor having suspended thin-film structure and method for fabricating thin-film structure body
US6083811A (en) * 1996-02-07 2000-07-04 Northrop Grumman Corporation Method for producing thin dice from fragile materials
US6856749B2 (en) 2002-10-10 2005-02-15 Fitel Technologies, Inc. Optical coupling and alignment device
JP4306266B2 (ja) * 2003-02-04 2009-07-29 株式会社Ｓｕｍｃｏ 半導体基板の製造方法
TW587346B (en) * 2003-03-28 2004-05-11 United Epitaxy Co Ltd Optoelectronic device made by semiconductor compound
JP3913194B2 (ja) * 2003-05-30 2007-05-09 シャープ株式会社 窒化物半導体発光素子
JP4390640B2 (ja) * 2003-07-31 2009-12-24 シャープ株式会社 窒化物半導体レーザ素子、窒化物半導体発光素子、窒化物半導体ウェハおよびそれらの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273616A (en) * 1980-04-10 1993-12-28 Massachusetts Institute Of Technology Method of producing sheets of crystalline material and devices made therefrom
US4517047A (en) * 1981-01-23 1985-05-14 The United States Of America As Represented By The Secretary Of The Army MBE growth technique for matching superlattices grown on GaAs substrates
US4717681A (en) * 1986-05-19 1988-01-05 Texas Instruments Incorporated Method of making a heterojunction bipolar transistor with SIPOS
US4771013A (en) * 1986-08-01 1988-09-13 Texas Instruments Incorporated Process of making a double heterojunction 3-D I2 L bipolar transistor with a Si/Ge superlattice
US5272105A (en) * 1988-02-11 1993-12-21 Gte Laboratories Incorporated Method of manufacturing an heteroepitaxial semiconductor structure
JP2687445B2 (ja) * 1988-06-11 1997-12-08 ソニー株式会社 ヘテロエピタキシャル成長方法
US5256550A (en) * 1988-11-29 1993-10-26 Hewlett-Packard Company Fabricating a semiconductor device with strained Si1-x Gex layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100359739B1 (ko) * 2000-12-28 2002-11-09 한국과학기술연구원 이종 단결정박막의 접합 및 덧성장방법

Also Published As

Publication number Publication date
KR0131183B1 (ko) 1998-08-17
US5500389A (en) 1996-03-19
JP2599898B2 (ja) 1997-04-16
JPH07201734A (ja) 1995-08-04

Similar Documents

Publication Publication Date Title
US4786615A (en) Method for improved surface planarity in selective epitaxial silicon
US4845044A (en) Producing a compound semiconductor device on an oxygen implanted silicon substrate
US5424243A (en) Method of making a compound semiconductor crystal-on-substrate structure
CA1225571A (en) Growth of oriented single crystal semiconductor on insulator
JPH11162850A (ja) 炭化珪素基板およびその製造方法、並びに炭化珪素基板を用いた半導体素子
US5279687A (en) Preparing substrates by annealing epitaxial layers in the form of nesas and substrates so prepared
KR950020969A (ko) V-홈을 이용한 이종접합 구조의 박막 제조방법
US5363793A (en) Method for forming crystals
JPS5598823A (en) Manufacture of single crystal element
EP0147471A1 (en) Method of manufacturing semiconductor device
JPS6410620A (en) Manufacture of semiconductor device
JPS63502472A (ja) 三次元半導体構造を生成するための液相エピタキシャル法
JP2762103B2 (ja) Ｓｏｉ膜の形成方法
EP0455981A1 (en) Method of forming crystals
JPH0530296B2 (ko)
JP2737925B2 (ja) 選択ヘテロエピタキシャル成長方法
KR970003799A (ko) 반도체 바이폴라 소자의 격리층 형성방법
JPS6473714A (en) Formation of semiconductor thin film
JP4747319B2 (ja) ヘテロエピタキシャル成長方法
JP2685146B2 (ja) 半導体選択成長方法
KR970054110A (ko) 반도체소자의 제조방법
KR930005271A (ko) 화합물 반도체를 이용한 광전소자의 제조방법
JPH04311029A (ja) 半導体薄膜の製造方法
JPS57159020A (en) Manufacture of semiconductor device
JPS6481308A (en) Formation of semiconductor thin film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131114

Year of fee payment: 17

EXPY Expiration of term