JPH04311029A - 半導体薄膜の製造方法 - Google Patents
半導体薄膜の製造方法Info
- Publication number
- JPH04311029A JPH04311029A JP7641491A JP7641491A JPH04311029A JP H04311029 A JPH04311029 A JP H04311029A JP 7641491 A JP7641491 A JP 7641491A JP 7641491 A JP7641491 A JP 7641491A JP H04311029 A JPH04311029 A JP H04311029A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon dioxide
- single crystal
- semiconductor
- insulator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010409 thin film Substances 0.000 title claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 40
- 239000013078 crystal Substances 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 22
- 239000000377 silicon dioxide Substances 0.000 claims description 20
- 235000012239 silicon dioxide Nutrition 0.000 claims description 20
- 239000012212 insulator Substances 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 11
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 11
- 229910052594 sapphire Inorganic materials 0.000 description 4
- 239000010980 sapphire Substances 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、高速半導体素子、半導
体集積回路等に使用するＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ ｏｎ ｉｎｓｕｌａｔｏｒ）素子の製造方
法に関する。
体集積回路等に使用するＳＯＩ（Ｓｅｍｉｃｏｎｄｕｃ
ｔｏｒ ｏｎ ｉｎｓｕｌａｔｏｒ）素子の製造方
法に関する。
【０００２】
【従来の技術】従来、ＳＯＩ素子を作製しようとする場
合、サファイアを基板に用い、該基板上にシリコンをエ
ピタキシャル成長させる、いわゆるＳＯＳ（Ｓｉｌｉｃ
ｏｎ ｏｎ ｓａｐｐｈｉｒｅ）素子等が知られて
いた。
合、サファイアを基板に用い、該基板上にシリコンをエ
ピタキシャル成長させる、いわゆるＳＯＳ（Ｓｉｌｉｃ
ｏｎ ｏｎ ｓａｐｐｈｉｒｅ）素子等が知られて
いた。
【０００３】
【発明が解決しようとする課題】しかしながら、ＳＯＳ
素子は、基板として高価なサファイアを使用せねばなら
ないため素子の価格が高くなり、また大面積のサファイ
アが得られないため、大面積にわたって集積された素子
を安定的に作製することは著しく困難であった。また他
の方法も試みられてはいるが、実用的なものはまったく
得られていなかった。
素子は、基板として高価なサファイアを使用せねばなら
ないため素子の価格が高くなり、また大面積のサファイ
アが得られないため、大面積にわたって集積された素子
を安定的に作製することは著しく困難であった。また他
の方法も試みられてはいるが、実用的なものはまったく
得られていなかった。
【０００４】
【課題を解決するための手段】本発明は、半導体単結晶
基板の表面に絶縁体を付着させた後、該半導体単結晶基
板を取り去り、絶縁体の該半導体単結晶基板が接してい
た表面に半導体をエピタキシャル成長させることを特徴
とする半導体薄膜の製造方法である。その原理は、半導
体単結晶基板の表面に絶縁体を付着させると、該絶縁体
の半導体単結晶基板と接した面の原子配列が、該単結晶
基板の表面の原子配列になぞられたものになるため、該
半導体単結晶基板を取り去り、該半導体単結晶基板が接
していた表面に半導体を付着させたときに、該分子構造
が反映された結晶成長が再現でき、エピタキシャル成長
を行なわせることが可能になるからである。
基板の表面に絶縁体を付着させた後、該半導体単結晶基
板を取り去り、絶縁体の該半導体単結晶基板が接してい
た表面に半導体をエピタキシャル成長させることを特徴
とする半導体薄膜の製造方法である。その原理は、半導
体単結晶基板の表面に絶縁体を付着させると、該絶縁体
の半導体単結晶基板と接した面の原子配列が、該単結晶
基板の表面の原子配列になぞられたものになるため、該
半導体単結晶基板を取り去り、該半導体単結晶基板が接
していた表面に半導体を付着させたときに、該分子構造
が反映された結晶成長が再現でき、エピタキシャル成長
を行なわせることが可能になるからである。
【０００５】
【実施例】図１（ａ）〜（ｃ）は、本発明による実施例
を示す、半導体薄膜の製造方法で、半導体単結晶基板と
してはシリコン・ウェハ、絶縁体としては二酸化シリコ
ンを用いたものである。
を示す、半導体薄膜の製造方法で、半導体単結晶基板と
してはシリコン・ウェハ、絶縁体としては二酸化シリコ
ンを用いたものである。
【０００６】図１（ａ）は、清浄な表面を持つシリコン
・ウェハ１０１上に常圧ＣＶＤ法を用いて二酸化シリコ
ン１０２を形成する工程。二酸化シリコン１０２は、後
のハンドリングのしやすさ等から、０．３ｍｍの厚さに
なるように付着させた。ここで、１０３は、前記二酸化
シリコン１０２の、前記シリコン・ウェハ１０１の結晶
構造を反映した原子構造を表面に持つ領域を示す。
・ウェハ１０１上に常圧ＣＶＤ法を用いて二酸化シリコ
ン１０２を形成する工程。二酸化シリコン１０２は、後
のハンドリングのしやすさ等から、０．３ｍｍの厚さに
なるように付着させた。ここで、１０３は、前記二酸化
シリコン１０２の、前記シリコン・ウェハ１０１の結晶
構造を反映した原子構造を表面に持つ領域を示す。
【０００７】図１（ｂ）は、前記シリコン・ウェハ１０
１を弗素系の気体を用いた化学エッチング法を用いて取
り去った後洗浄することにより、前記シリコン・ウェハ
１０１の結晶構造を反映した原子構造を表面に持つ二酸
化シリコン１０２を作製する工程。
１を弗素系の気体を用いた化学エッチング法を用いて取
り去った後洗浄することにより、前記シリコン・ウェハ
１０１の結晶構造を反映した原子構造を表面に持つ二酸
化シリコン１０２を作製する工程。
【０００８】図１（ｃ）は、前記二酸化シリコン１０２
の前記シリコン・ウェハ１０１に接していた面上に減圧
ＣＶＤ法を用いてシリコンをエピタキシャル成長させて
、エピタキシャル・シリコン薄膜１０４を形成する工程
。
の前記シリコン・ウェハ１０１に接していた面上に減圧
ＣＶＤ法を用いてシリコンをエピタキシャル成長させて
、エピタキシャル・シリコン薄膜１０４を形成する工程
。
【０００９】図２（ａ）〜（ｃ）は、本発明による実施
例を示す、半導体薄膜の製造方法で、半導体単結晶基板
としてはガリウム砒素・ウェハ、絶縁体としては二酸化
シリコンを用いたものである。
例を示す、半導体薄膜の製造方法で、半導体単結晶基板
としてはガリウム砒素・ウェハ、絶縁体としては二酸化
シリコンを用いたものである。
【００１０】図２（ａ）は、清浄な表面を持つガリウム
砒素・ウェハ２０１上に常圧ＣＶＤ法を用いて二酸化シ
リコン２０２を形成する工程。二酸化シリコン２０２は
、後のハンドリングのしやすさ等から、０．３ｍｍの厚
さになるように付着させた。ここで、２０３は、前記二
酸化シリコン２０２の、前記ガリウム砒素・ウェハ２０
１の結晶構造を反映した原子構造を表面に持つ領域を示
す。
砒素・ウェハ２０１上に常圧ＣＶＤ法を用いて二酸化シ
リコン２０２を形成する工程。二酸化シリコン２０２は
、後のハンドリングのしやすさ等から、０．３ｍｍの厚
さになるように付着させた。ここで、２０３は、前記二
酸化シリコン２０２の、前記ガリウム砒素・ウェハ２０
１の結晶構造を反映した原子構造を表面に持つ領域を示
す。
【００１１】図２（ｂ）は、前記ガリウム砒素・ウェハ
２０１を硫酸・過酸化水素系の溶液を用いてエッチング
することにより取り去った後洗浄することにより、前記
ガリウム砒素・ウェハ２０１の結晶構造を反映した原子
構造を表面に持つ二酸化シリコン２０２を作製する工程
。
２０１を硫酸・過酸化水素系の溶液を用いてエッチング
することにより取り去った後洗浄することにより、前記
ガリウム砒素・ウェハ２０１の結晶構造を反映した原子
構造を表面に持つ二酸化シリコン２０２を作製する工程
。
【００１２】図２（ｃ）は、前記二酸化シリコン２０２
の前記ガリウム砒素・ウェハ２０１に接していた面上に
ＭＯＣＶＤ法を用いてガリウム砒素をエピタキシャル成
長させて、エピタキシャル・ガリウム砒素薄膜２０４を
形成する工程。
の前記ガリウム砒素・ウェハ２０１に接していた面上に
ＭＯＣＶＤ法を用いてガリウム砒素をエピタキシャル成
長させて、エピタキシャル・ガリウム砒素薄膜２０４を
形成する工程。
【００１３】なお、本発明による実施例では、単結晶材
料としてシリコン、ガリウム砒素を、絶縁体として二酸
化シリコンを用いたが、他の材料を用いても同様な効果
が得られるのは明らかであり、それらも本発明の範疇に
属する。
料としてシリコン、ガリウム砒素を、絶縁体として二酸
化シリコンを用いたが、他の材料を用いても同様な効果
が得られるのは明らかであり、それらも本発明の範疇に
属する。
【００１４】
【発明の効果】以上説明したように本発明の実施例によ
る製造方法を用いて、従来作製することが困難であった
ＳＯＩ基板を、原材料に用いる単結晶基板の大きさまで
の大面積のものまで、安価に、安定的に作製することが
可能になった。
る製造方法を用いて、従来作製することが困難であった
ＳＯＩ基板を、原材料に用いる単結晶基板の大きさまで
の大面積のものまで、安価に、安定的に作製することが
可能になった。
【図１】本発明による実施例を示す半導体薄膜の製造方
法で、半導体単結晶基板としてはシリコン・ウェハ、絶
縁体としては二酸化シリコンを用いた図である。
法で、半導体単結晶基板としてはシリコン・ウェハ、絶
縁体としては二酸化シリコンを用いた図である。
【図２】本発明による実施例を示す半導体薄膜の製造方
法で、半導体単結晶基板としてはガリウム砒素・ウェハ
、絶縁体としては二酸化シリコンを用いた図である。
法で、半導体単結晶基板としてはガリウム砒素・ウェハ
、絶縁体としては二酸化シリコンを用いた図である。
１０１ シリコン・ウェハ
１０２ 二酸化シリコン
１０３ 二酸化シリコン１０２の、シリコン・ウェハ
１０１の結晶構造を反映した原子構造を表面に持つ領域
１０４ エピタキシャル・シリコン薄膜２０１ ガ
リウム砒素・ウェハ ２０２ 二酸化シリコン ２０３ 二酸化シリコン２０２の、ガリウム砒素・ウ
ェハ２０１の結晶構造を反映した原子構造を表面に持つ
領域
１０１の結晶構造を反映した原子構造を表面に持つ領域
１０４ エピタキシャル・シリコン薄膜２０１ ガ
リウム砒素・ウェハ ２０２ 二酸化シリコン ２０３ 二酸化シリコン２０２の、ガリウム砒素・ウ
ェハ２０１の結晶構造を反映した原子構造を表面に持つ
領域
Claims (2)
- 【請求項１】 半導体単結晶基板の表面に絶縁体を付
着させた後、該半導体単結晶基板を取り去り、絶縁体の
該半導体単結晶基板が接していた表面に半導体をエピタ
キシャル成長させることを特徴とする半導体薄膜の製造
方法。 - 【請求項２】 半導体単結晶基板の表面に付着させる
絶縁体として、二酸化シリコンを用いることを特徴とす
る請求項１の半導体薄膜の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7641491A JPH04311029A (ja) | 1991-04-09 | 1991-04-09 | 半導体薄膜の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7641491A JPH04311029A (ja) | 1991-04-09 | 1991-04-09 | 半導体薄膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04311029A true JPH04311029A (ja) | 1992-11-02 |
Family
ID=13604562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7641491A Pending JPH04311029A (ja) | 1991-04-09 | 1991-04-09 | 半導体薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04311029A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010066378A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 반도체장치의 선택적 에피택셜 형성방법 |
| JP2008263025A (ja) * | 2007-04-11 | 2008-10-30 | Shin Etsu Handotai Co Ltd | 半導体基板の製造方法 |
-
1991
- 1991-04-09 JP JP7641491A patent/JPH04311029A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010066378A (ko) * | 1999-12-31 | 2001-07-11 | 박종섭 | 반도체장치의 선택적 에피택셜 형성방법 |
| JP2008263025A (ja) * | 2007-04-11 | 2008-10-30 | Shin Etsu Handotai Co Ltd | 半導体基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6938468B2 (ja) | グラフェンベースの層転写のためのシステム及び方法 | |
| JP5546583B2 (ja) | Ｉｉｉ族窒化物層構造を有する窒化物半導体素子、及びその製造方法 | |
| TW466638B (en) | Method of making a single crystal gallium nitride article | |
| JP2691721B2 (ja) | 半導体薄膜の製造方法 | |
| US4997787A (en) | Method for fabricating a semiconductor film which is electrically isolated from a substrate | |
| CN100505164C (zh) | 氮化物半导体衬底的制造方法及复合材料衬底 | |
| JP2011086928A (ja) | 化合物半導体結晶の製造方法、電子デバイスの製造方法、および半導体基板 | |
| JP7689371B2 (ja) | 昇華させられたｓｉｃ基板上のカーボンバッファを用いたエピタキシャル成長テンプレート | |
| JP2001148349A (ja) | 第ｉｉｉ族の窒化物をベースとする半導体に対する選択的成長プロセス | |
| JP5091920B2 (ja) | 半導体ウエハの製造方法 | |
| US3966513A (en) | Method of growing by epitaxy from the vapor phase a material on substrate of a material which is not stable in air | |
| US7393763B2 (en) | Manufacturing method of monocrystalline gallium nitride localized substrate | |
| JPH04311029A (ja) | 半導体薄膜の製造方法 | |
| JP3692452B2 (ja) | 窒化ガリウム単結晶厚膜の製造方法 | |
| WO2003007393A3 (en) | Semiconductor structures comprising a piezoelectric material and corresponding processes and systems | |
| WO2002045140A3 (en) | Semiconductor structures having a compliant substrate | |
| JP3350855B2 (ja) | Ｉｉｉ族窒化物半導体基板の製造方法 | |
| JPS60140813A (ja) | 半導体装置の製造方法 | |
| JPWO2013187078A1 (ja) | 半導体基板、半導体基板の製造方法および複合基板の製造方法 | |
| KR100359739B1 (ko) | 이종 단결정박막의 접합 및 덧성장방법 | |
| JPH04311028A (ja) | ヘテロ・エピタキシャル基板の製造方法 | |
| US6633056B2 (en) | Hetero-integration of dissimilar semiconductor materials | |
| JPH0412092A (ja) | 化合物半導体及びその成長方法 | |
| JPH04162614A (ja) | 異種材料接合基板、およびその製造方法 | |
| JP2000058454A (ja) | 横方向エピタキシャル成長用マスクの形成方法および横方向エピタキシャル成長方法 |