JPH04162614A - 異種材料接合基板、およびその製造方法 - Google Patents
異種材料接合基板、およびその製造方法Info
- Publication number
- JPH04162614A JPH04162614A JP28698690A JP28698690A JPH04162614A JP H04162614 A JPH04162614 A JP H04162614A JP 28698690 A JP28698690 A JP 28698690A JP 28698690 A JP28698690 A JP 28698690A JP H04162614 A JPH04162614 A JP H04162614A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- film
- grown
- bonded
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 69
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000463 material Substances 0.000 title description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 7
- 150000001875 compounds Chemical class 0.000 claims abstract description 4
- 239000002994 raw material Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 208000012868 Overgrowth Diseases 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910000070 arsenic hydride Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000005424 photoluminescence Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、電子および光学素子の製造に用いられる、異
種材料が点接合により接合された基板構造、およびその
製造方法に関する。
種材料が点接合により接合された基板構造、およびその
製造方法に関する。
［従来の技術］
異種材料が接合した基板構造は、通常、基板表面−面に
、基板と異なる材質の膜を形成（成長）することによっ
て得られている。このようなヘテロエピタキシャル成長
膜は、基板と面で接合（面接合）しているので、成長終
了後、成長温度から室温に冷却したとき、成長膜と基板
との格子定数差および熱膨脹係数差に起因して、膜内に
二次元応力が発生し、これが膜内に残留歪（応力）とし
て存在する。この様子を第６Ａ図およびその線■Ｂ−Ｖ
ＩＢに沿った断面図である第６Ｂ図を参照して説明する
と、基板１上に成長した膜２は、基板と面接合部３（第
６Ｂ図）で面接合し、成長膜２内には、第６Ａ図に矢印
４．４°で示す方向に二次元残留応力が存在する。
、基板と異なる材質の膜を形成（成長）することによっ
て得られている。このようなヘテロエピタキシャル成長
膜は、基板と面で接合（面接合）しているので、成長終
了後、成長温度から室温に冷却したとき、成長膜と基板
との格子定数差および熱膨脹係数差に起因して、膜内に
二次元応力が発生し、これが膜内に残留歪（応力）とし
て存在する。この様子を第６Ａ図およびその線■Ｂ−Ｖ
ＩＢに沿った断面図である第６Ｂ図を参照して説明する
と、基板１上に成長した膜２は、基板と面接合部３（第
６Ｂ図）で面接合し、成長膜２内には、第６Ａ図に矢印
４．４°で示す方向に二次元残留応力が存在する。
この残留歪（応力）は、ヘテロエピタキシャル成長膜を
用いた電子および光学素子の電気的および光学的特性を
劣化させ、また素子寿命を短くする。
用いた電子および光学素子の電気的および光学的特性を
劣化させ、また素子寿命を短くする。
［発明が解決しようとする課題］
従って、本発明の課題は、基板と成長膜との熱膨脹係数
差に起因する残留歪（応力）を緩和した基板構造、およ
びその製造方法を提供することである。
差に起因する残留歪（応力）を緩和した基板構造、およ
びその製造方法を提供することである。
［課題を解決するための手段］
上記課題を解決するために、本発明は、基板と成長膜と
を面接合ではなく点接合によって接合するという手段を
講じている。
を面接合ではなく点接合によって接合するという手段を
講じている。
すなわち、本発明は、成長膜と基板とがそれらの界面に
おいて点接合していることを特徴とする基板構造を提供
する。
おいて点接合していることを特徴とする基板構造を提供
する。
例えば、基板は、単元素半導体で構成し、成長膜は、化
合物半導体で構成することができる。
合物半導体で構成することができる。
本発明の基板構造は、成長膜の原料を基板と点接触させ
、基板と垂直方向よりも水平方向に大きな速度で膜を成
長させることによって製造できる。
、基板と垂直方向よりも水平方向に大きな速度で膜を成
長させることによって製造できる。
本発明の基板構造を用いて作製された素子も本発明に属
する。
する。
以下、本発明をさらに詳しく説明する。
まず、第１Ａ図およびその線Ｉ Ｂ−Ｉ Ｂに沿う断面
図である第１Ｂ図を参照して、本発明の基板構造を説明
する。これら図に示されているように、本発明の基板構
造は、例えばシリコンのような単元素半導体で構成され
た、基板１１を有する。この基板１上には、例えばＧａ
Ａｓのような化合物半導体で形成された、成長膜１２が
形成されている。この成長膜１２は、第１Ｂ図によく示
されているように、基板１１とは、点（または微小スポ
ト）接合部１３においてのみ接合している。このように
、本発明の基板構造は、成長膜と、基板とが、全面接合
しているのではなく、点または微小スポット接合してい
るだけなので、従来の構造において成長膜内に存在して
いた二次元応力が緩和・低減される。
図である第１Ｂ図を参照して、本発明の基板構造を説明
する。これら図に示されているように、本発明の基板構
造は、例えばシリコンのような単元素半導体で構成され
た、基板１１を有する。この基板１上には、例えばＧａ
Ａｓのような化合物半導体で形成された、成長膜１２が
形成されている。この成長膜１２は、第１Ｂ図によく示
されているように、基板１１とは、点（または微小スポ
ト）接合部１３においてのみ接合している。このように
、本発明の基板構造は、成長膜と、基板とが、全面接合
しているのではなく、点または微小スポット接合してい
るだけなので、従来の構造において成長膜内に存在して
いた二次元応力が緩和・低減される。
このような基板構造は、成長膜の原料を基板と点接触さ
せ、基板と垂直方向よりも水平方向に大きな速度で膜を
成長させる、いわゆるラテラルオーバーグロース法によ
って得ることができる。すなわち、第２図に示すように
、膜が成長しない物質で形成された表面領域２１（面積
Ｓ、）と膜が成長し得る物質で形成された微小な（スポ
ット）表面領域２２（面積Ｓ２）とからなる基板１１（
但し、Ｓ、＞＞Ｓ２）を用い、基板１１と垂直方向より
も水平方向に大きな速度で膜が成長する条件で、膜の構
成物質（原料）を基板１１上に供給すると、まず、領域
２２上にのみ膜成長が開始される。膜成長は、基板１１
と垂直方向よりも水平方向に大きな速度で成長する条件
で行なわれているので、膜は、基板１１と水平方向に速
く成長し、領域２１を覆うようになり（ラテラルオーバ
ーグロース）、第１図に示す構造が得られる（但し、膜
物質と、表面領域２１の物質とは結合しない）。
せ、基板と垂直方向よりも水平方向に大きな速度で膜を
成長させる、いわゆるラテラルオーバーグロース法によ
って得ることができる。すなわち、第２図に示すように
、膜が成長しない物質で形成された表面領域２１（面積
Ｓ、）と膜が成長し得る物質で形成された微小な（スポ
ット）表面領域２２（面積Ｓ２）とからなる基板１１（
但し、Ｓ、＞＞Ｓ２）を用い、基板１１と垂直方向より
も水平方向に大きな速度で膜が成長する条件で、膜の構
成物質（原料）を基板１１上に供給すると、まず、領域
２２上にのみ膜成長が開始される。膜成長は、基板１１
と垂直方向よりも水平方向に大きな速度で成長する条件
で行なわれているので、膜は、基板１１と水平方向に速
く成長し、領域２１を覆うようになり（ラテラルオーバ
ーグロース）、第１図に示す構造が得られる（但し、膜
物質と、表面領域２１の物質とは結合しない）。
かくして、膜１２（面積Ｓｏ）は、微小頭域２２でのみ
基板１１と接合（Ｓｏ＞＞５２）Ｌ、点接合構造が実現
できる。
基板１１と接合（Ｓｏ＞＞５２）Ｌ、点接合構造が実現
できる。
［実施例コ
以下、本発明を実施例により、より具体的に説明する。
実施例
本実施例では、（１１０）シリコンウェハを基板として
使用した。シリコン基板は、フッ酸と硝酸との混合液で
エツチングした後、フッ酸水溶液で自然酸化膜を除去し
た。ついで、第３Ａ図およびその線ＤＩＢ−ＩＩＩＢに
沿った断面図である第３Ｂ図に示すように、化学気相堆
積（ＣＶＤ）法により、シリコン基板３１上に、厚さ約
１０００人の５ｉ０２膜３２を形成し、この５ｉ０２膜
３２をリソグラフィー技術により、第３Ａ図および第３
Ｂ図に示す形状にバターニングした。すなわち、５ｉ０
２膜３２に、３μｍ×３μｍの大きさの正方形の窓部（
開口）３３を、第４図に示すように［１１０１１および
［００１］方位から２０度ずれた軸に沿って中心部間隔
２００μｍ隔てて配列するように形成した。
使用した。シリコン基板は、フッ酸と硝酸との混合液で
エツチングした後、フッ酸水溶液で自然酸化膜を除去し
た。ついで、第３Ａ図およびその線ＤＩＢ−ＩＩＩＢに
沿った断面図である第３Ｂ図に示すように、化学気相堆
積（ＣＶＤ）法により、シリコン基板３１上に、厚さ約
１０００人の５ｉ０２膜３２を形成し、この５ｉ０２膜
３２をリソグラフィー技術により、第３Ａ図および第３
Ｂ図に示す形状にバターニングした。すなわち、５ｉ０
２膜３２に、３μｍ×３μｍの大きさの正方形の窓部（
開口）３３を、第４図に示すように［１１０１１および
［００１］方位から２０度ずれた軸に沿って中心部間隔
２００μｍ隔てて配列するように形成した。
この５ｉ０２膜３２を有するシリコン基板３１上に、有
機金属気相堆積（ＭＯＣＶＤ）法により、ＧａＡｓ薄膜
を成長させた。この薄膜の原料としては、トリメチルガ
リウム（ＴＭＧａ）およびアルシン（ＡｓＨ３）を、流
量比（Ｔ Ｍ Ｇ ａ ／ Ａ ５Ｈ３）３０で用いた
。成長温度は、７５０℃であり、成長時間は、３時間で
あった。
機金属気相堆積（ＭＯＣＶＤ）法により、ＧａＡｓ薄膜
を成長させた。この薄膜の原料としては、トリメチルガ
リウム（ＴＭＧａ）およびアルシン（ＡｓＨ３）を、流
量比（Ｔ Ｍ Ｇ ａ ／ Ａ ５Ｈ３）３０で用いた
。成長温度は、７５０℃であり、成長時間は、３時間で
あった。
第５Ａ、５Ｂ図（ここでは、１つの窓部３３の周辺のみ
を示す）に示すように、ＧａＡｓ成長膜３４は、窓部３
３を中心として平面サイズ１６０μｍＸ３０μｍ１基板
４１上での厚さ９μｍとなった。その表面を電子顕微鏡
で観察したところ、平坦であった。膜３４か、第５Ａ、
５Ｂ図に示すような構造となるのは、５ｉ０２膜３２上
にはＧａＡｓが成長せず、窓部３３内のシリコン表面上
にのみ成長し、かつ基板と水平方向の成長速度が垂直方
向のそれよりも大きいためである。
を示す）に示すように、ＧａＡｓ成長膜３４は、窓部３
３を中心として平面サイズ１６０μｍＸ３０μｍ１基板
４１上での厚さ９μｍとなった。その表面を電子顕微鏡
で観察したところ、平坦であった。膜３４か、第５Ａ、
５Ｂ図に示すような構造となるのは、５ｉ０２膜３２上
にはＧａＡｓが成長せず、窓部３３内のシリコン表面上
にのみ成長し、かつ基板と水平方向の成長速度が垂直方
向のそれよりも大きいためである。
なお、ホトルミネッセンス法を用いて成長膜３４を評価
したところ、励起子発光の分裂が観察されなかったこと
から、成長膜の残留歪（応力）が低減されていることが
わかった。
したところ、励起子発光の分裂が観察されなかったこと
から、成長膜の残留歪（応力）が低減されていることが
わかった。
［発明の効果］
以上述べたように、本発明によれば、成長膜と基板との
熱膨張係数差に起因して発生する歪（応力）が緩和され
た、点接合基板構造が提供される。
熱膨張係数差に起因して発生する歪（応力）が緩和され
た、点接合基板構造が提供される。
従って、この基板構造を用いた素子は、上記歪（応力）
による性能劣化や寿命の短縮が軽減される。
による性能劣化や寿命の短縮が軽減される。
また、基板面方位および成長条件を適切に選ぶことによ
り、基板と垂直方向より水平方向において速い成長速度
で成長する条件で膜を成長させることによる、いわゆる
ラテラルオーバーグロース法により、本発明の基板構造
が得られる。
り、基板と垂直方向より水平方向において速い成長速度
で成長する条件で膜を成長させることによる、いわゆる
ラテラルオーバーグロース法により、本発明の基板構造
が得られる。
第１図は、本発明の基板構造を示す斜視図、第１Ｂ図は
、第１Ａ図の線Ｉ Ｂ−Ｉ Ｂに沿った断面図、第２図
は、本発明の基板構造における基板を説明するための斜
視図、第３Ａ図は、本発明の基板構造を得るための１実
施例を説明するための斜視図、第３Ｂ図は、第３Ａ図の
線ＩＢ−ｍＢに沿った断面図、第４図は、第３Ａ図に示
した窓部の配列を説明するための平面図、第５Ａ図は、
本発明の実施例により製造された基板構造を示す斜視図
、第５Ｂ図は、第５Ａ図の線ＶＢ−ＶＢに沿った断面図
、第６Ａ図は、従来の基板構造を示す斜視図、第６Ｂ図
は、第６Ａ図の線ＶｒＢ−ＶＩＢに沿った断面図。 １１、２１・・・基板、１２．３４・・・成長膜、１３
・・・点接合部第１Ａ ＠ 第１Ｂ図 フ１ ｊｐ２図 １．５Ａ図 ｊＰ５Ｂ図 フ
、第１Ａ図の線Ｉ Ｂ−Ｉ Ｂに沿った断面図、第２図
は、本発明の基板構造における基板を説明するための斜
視図、第３Ａ図は、本発明の基板構造を得るための１実
施例を説明するための斜視図、第３Ｂ図は、第３Ａ図の
線ＩＢ−ｍＢに沿った断面図、第４図は、第３Ａ図に示
した窓部の配列を説明するための平面図、第５Ａ図は、
本発明の実施例により製造された基板構造を示す斜視図
、第５Ｂ図は、第５Ａ図の線ＶＢ−ＶＢに沿った断面図
、第６Ａ図は、従来の基板構造を示す斜視図、第６Ｂ図
は、第６Ａ図の線ＶｒＢ−ＶＩＢに沿った断面図。 １１、２１・・・基板、１２．３４・・・成長膜、１３
・・・点接合部第１Ａ ＠ 第１Ｂ図 フ１ ｊｐ２図 １．５Ａ図 ｊＰ５Ｂ図 フ
Claims (4)
- （１）成長膜と基板とがそれらの界面において点接合し
ていることを特徴とする基板構造。 - （２）基板が、単元素半導体で構成され、成長膜が、化
合物半導体で構成されている請求項１記載の基板構造。 - （３）請求項１記載の基板構造を有する素子。
- （４）成長膜の原料を基板と点接触させ、基板と垂直方
向よりも水平方向に大きな速度で膜を成長させることを
特徴とする基板構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28698690A JPH04162614A (ja) | 1990-10-26 | 1990-10-26 | 異種材料接合基板、およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28698690A JPH04162614A (ja) | 1990-10-26 | 1990-10-26 | 異種材料接合基板、およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04162614A true JPH04162614A (ja) | 1992-06-08 |
Family
ID=17711540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28698690A Pending JPH04162614A (ja) | 1990-10-26 | 1990-10-26 | 異種材料接合基板、およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04162614A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010038464A1 (ja) * | 2008-10-02 | 2010-04-08 | 住友化学株式会社 | 半導体基板、電子デバイス、および半導体基板の製造方法 |
| WO2010038461A1 (ja) * | 2008-10-02 | 2010-04-08 | 住友化学株式会社 | 半導体基板、電子デバイス、および半導体基板の製造方法 |
| WO2010038463A1 (ja) * | 2008-10-02 | 2010-04-08 | 住友化学株式会社 | 半導体基板、電子デバイス、および半導体基板の製造方法 |
| JP2010161349A (ja) * | 2008-12-08 | 2010-07-22 | Sumitomo Chemical Co Ltd | 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法 |
| US20110186911A1 (en) * | 2008-10-02 | 2011-08-04 | Sumitomo Chemical Company, Limited | Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate |
-
1990
- 1990-10-26 JP JP28698690A patent/JPH04162614A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102171791A (zh) * | 2008-10-02 | 2011-08-31 | 住友化学株式会社 | 半导体基板、电子器件、以及半导体基板的制造方法 |
| WO2010038461A1 (ja) * | 2008-10-02 | 2010-04-08 | 住友化学株式会社 | 半導体基板、電子デバイス、および半導体基板の製造方法 |
| WO2010038463A1 (ja) * | 2008-10-02 | 2010-04-08 | 住友化学株式会社 | 半導体基板、電子デバイス、および半導体基板の製造方法 |
| JP2010226082A (ja) * | 2008-10-02 | 2010-10-07 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイス、および半導体基板の製造方法 |
| JP2010226081A (ja) * | 2008-10-02 | 2010-10-07 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイス、および半導体基板の製造方法 |
| JP2010226080A (ja) * | 2008-10-02 | 2010-10-07 | Sumitomo Chemical Co Ltd | 半導体基板、電子デバイス、および半導体基板の製造方法 |
| US20110180849A1 (en) * | 2008-10-02 | 2011-07-28 | Sumitomo Chemical Company, Limited | Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate |
| US20110186911A1 (en) * | 2008-10-02 | 2011-08-04 | Sumitomo Chemical Company, Limited | Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate |
| WO2010038464A1 (ja) * | 2008-10-02 | 2010-04-08 | 住友化学株式会社 | 半導体基板、電子デバイス、および半導体基板の製造方法 |
| CN102171793A (zh) * | 2008-10-02 | 2011-08-31 | 住友化学株式会社 | 半导体基板、电子器件、以及半导体基板的制造方法 |
| US8686472B2 (en) | 2008-10-02 | 2014-04-01 | Sumitomo Chemical Company, Limited | Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate |
| TWI471910B (zh) * | 2008-10-02 | 2015-02-01 | Sumitomo Chemical Co | 半導體晶圓、電子裝置及半導體晶圓之製造方法 |
| JP2010161349A (ja) * | 2008-12-08 | 2010-07-22 | Sumitomo Chemical Co Ltd | 半導体装置、半導体装置の製造方法、半導体基板、および半導体基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100629558B1 (ko) | ＧａＮ단결정기판 및 그 제조방법 | |
| JP4092927B2 (ja) | Ｉｉｉ族窒化物系化合物半導体、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体基板の製造方法 | |
| US8664687B2 (en) | Nitride semiconductor light-emitting device and process for producing the same | |
| JP5638198B2 (ja) | ミスカット基板上のレーザダイオード配向 | |
| JP3589200B2 (ja) | 窒化物半導体基板及びその製造方法、並びにその窒化物半導体基板を用いた窒化物半導体素子 | |
| JPH11135832A (ja) | 窒化ガリウム系化合物半導体及びその製造方法 | |
| JPH02285631A (ja) | 特に平面タイプのモノリシック電子コンポーネントの作製のための、半導体の組成又はドーピングの方向付けられた変更のための方法及び対応製品 | |
| US10600645B2 (en) | Manufacturing method of gallium nitride substrate | |
| JP2010521810A (ja) | 半導体ヘテロ構造及びその製造 | |
| JP4214859B2 (ja) | 窒化ガリウム（ＧａＮ）基板の製造方法 | |
| JPH04162614A (ja) | 異種材料接合基板、およびその製造方法 | |
| KR100438813B1 (ko) | 질화갈륨(gan) 웨이퍼 제조방법 | |
| KR19990016925A (ko) | ＧａＮ 단결정 제조 방법 | |
| JPS62213117A (ja) | 半導体素子の製造方法 | |
| JP4985579B2 (ja) | Ｉｉｉ族窒化物系化合物半導体及び窒化ガリウム自立基板の製造方法 | |
| US9299779B2 (en) | Semiconductor substrate and method of fabricating the same | |
| JPS62171999A (ja) | ３−ｖ族化合物半導体のエピタキシヤル結晶成長方法 | |
| KR100450785B1 (ko) | 질화갈륨후막제조방법 | |
| JPH03247597A (ja) | シリコン基板上への３―ｖ族化合物半導体のエピタキシャル成長方法 | |
| JP2004304203A (ja) | 窒化物半導体基板 | |
| CN100440429C (zh) | 半导体外延晶片及其制造方法 | |
| JPH04311029A (ja) | 半導体薄膜の製造方法 | |
| JPS63194322A (ja) | 化合物半導体基板 | |
| JPH04311028A (ja) | ヘテロ・エピタキシャル基板の製造方法 | |
| KR940008012B1 (ko) | 이종 반도체기판의 직접접합방법 |