KR940008012B1 - 이종 반도체기판의 직접접합방법 - Google Patents

이종 반도체기판의 직접접합방법 Download PDF

Info

Publication number
KR940008012B1
KR940008012B1 KR1019900021817A KR900021817A KR940008012B1 KR 940008012 B1 KR940008012 B1 KR 940008012B1 KR 1019900021817 A KR1019900021817 A KR 1019900021817A KR 900021817 A KR900021817 A KR 900021817A KR 940008012 B1 KR940008012 B1 KR 940008012B1
Authority
KR
South Korea
Prior art keywords
substrate
single crystal
semiconductor substrate
crystal substrate
compound semiconductor
Prior art date
Application number
KR1019900021817A
Other languages
English (en)
Other versions
KR920013608A (ko
Inventor
강상원
이경수
Original Assignee
재단법인 한국전자통신연구소
경상현
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 재단법인 한국전자통신연구소, 경상현 filed Critical 재단법인 한국전자통신연구소
Priority to KR1019900021817A priority Critical patent/KR940008012B1/ko
Publication of KR920013608A publication Critical patent/KR920013608A/ko
Application granted granted Critical
Publication of KR940008012B1 publication Critical patent/KR940008012B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Ceramic Products (AREA)

Abstract

내용 없음.

Description

이종 반도기체판의 직접접합방법
제 1 도는 분자선에피성장법으로 제조된 반도체기판의 단면도.
제 2 도는 본 발명의 실시예에 의해 제조된 반도체기판의 단면도.
제 3 도는 본 발명의 다른 실시예에 의해 제조된 반도체기판의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1a : 갈륨비소층, 인듐인층 2 : 실리콘산화막
1, 13 : 갈륨비소단결정기판 3, 15 : 가결정실리콘층
4a, 4b : 거울면 6, 12 : 실리콘단결정판
11 : BPSG(Borophosphosilicate)층 5, 16 : 접촉면
본 발명은 반도체기판기술의 일종으로 서로 다른 재료로 구성되어 있는 이종의 반도체기판을 서로 직접접합(direct bonding)시키는 방법에 관한 것으로 특히, 실리콘(Sillicon : SI) 기판에 갈륨비소(GaAs) 기판이나 인듐인(InP) 기판 등과 같은 화합물 반도체기판을 직접접합시키는 방법에 관한 것이다.
일반적으로 실리콘기판 위에 갈륨비소기판이나 인듐인기판등과 같은 화합물 반도체기판을 접합시키는 방법으로 분자선에피성장법(molecular beam epitaxy : 이하, 'MBE법'라 칭함.)이 있는데, 상기 MBE법은 실리콘기판 위에 갈륨비소층이나 인듐인층을 실리콘층의 결정구조와 일정한 관계를 갖도록 하면서 에피층성장을 시키는 방법이다.
제 1 도는 상기 MBE법으로 제조된 기판의 구조를 나타낸 것으로 실리콘단결정기판(2a) 상면에 갈륨비소층(1a)이나 인듐인층(1a)이 접합되어 이슨 형상을 도시한 것이다. 그러나, 상기의 MBE법에 의하면 5×102 11torr 이하의 고진공이 필요하고, 에피층성장속도가 매우 느려 생산성이 떨어지게 됨으로써 공정 비용이 매우 비싸고, 성장된 에피층에 전위(dislocation)가 발생하는 등과 같은 결함들이 많이 생기게 된다. 따라서, 상기의 방법으로 성장된 에피층을 이용하여 전기 소자나 광소자 등을 제작할 경우 각 소자들의 고유 특성이 떨어지는 등의 치명적인 문제점들이 발생된다. 한편, 종래의 실리콘단결정기판 위에 갈륨비소단결정기판(혹은 인듐인단결정기판)을 직접접착시키기 위한 방법에 있어서는 두 기판의 거울면을 면 대 면으로 접촉시킨 후 열처리를 할때 서로 재료가 다른 두 기판의 열팽창계수가 상이함으로 인해 접착된 두 기판 중 상대적으로 강도가 약한 한쪽기판이 깨어지는 결함 즉, 기계적 스트레스(stress)에 의한 문제점이 있었다. 특히 갈륨비소단결정기판의 경우에는 비소(As)가 열처리 도중 승화하여 빠져나감으로 인해 갈륨비소단결정기판 자체의 결정결함을 막을 수 없는 문제점을 지니고 있다.
이에 따라 본 발명은 상기와 같은 문제점들을 제거하기 위한 것으로 기존의 실리콘기판 위에 갈륨비소기판(혹은 인듐인기판)을 접합하는 제조방법을 개선하여 솔 다른 재료로 구성되어 있는 이종의 기판 즉, 실리콘기판에 갈륨비소기판(혹은 인듐인기판)을 접합하는데 있어서, 거의 갈륨비소단결정(혹은 인듐인단결정)의 특성에 가까운 층을 실리콘 기판 위에 형성함을 그 첫번째 목적으로 하고 서로 접합하고자 하는 기판의 열팽창계수가 달라서 생기는 기계적 스트레스를 완화시킴을 그 두번째 목적으로 한다.
본 발명은 상기 첫번재 목적을 이루기 위해 실리콘단결정기판과 갈륨비소단결정기판(혹은 인듐인단결정기판)을 직접 접착시킨 후 박막화하는 방법을 사용하고, 상기 두번째 목적을 이루기 위해서는 갈륨비소단결정기판(혹은 인듐인단결정기판)을 보호막(passivation film)으로 도포시키고, 다시 다결정실리콘이나 실리콘산호막, 실리콘질화막 등을 도포하여 이종의 기판 접착시 중간층으로 사용하여 접착시키도록 한다. 또 기계적 스트레스를 더욱 줄이기 위해 두 기판의 접착면 사이에 BPSG(borophosphosilicate)층을 삽입한다.
이제 부터 첨부된 도면들에 의거하여 본 발명을 상세히 설명하겠다.
제 2 도 전체는 본 발명의 일 실시예에 따른 반도체기판 접합제조방법을 나타낸 것이다. 이 도면을 참조하여 본 실시예를 상세히 설명하면 다음과 같다.
먼저, 제 2 도의 a를 참조하여, 갈륨비소단결정기판(1)의 상ㆍ하 표면에 저온 증착법으로 100nm내지 1㎛정도의 두께로 보호막(2)을 형성한다. 상기 보호막(2)은 이후에 상세히 설명될 접합을 위한 열처리 공정에서 발생되는 조성이 서로 다른 두 기판 사이의 기계적 스트레스를 줄이기 위한 것으로서, 이 막(2)으로서는 실리콘 산화막 혹은 실리콘질화막이 도포된다. 상기 보호막(2)은 저온으로 형성됨으로써 이후의 열처리 공정에서 증밀화(densification)되거나 환류(reflow)되면서 열처리에 따른 응력을 흡수하게 된다.
이어, 제 2 도의 b를 참조하여, 보호막(2)의 형성된 상기 기판(1)의 상ㆍ하 표면에 다시 다결정실리콘충(3)을 수㎛의 두께로 형성한다.
다음, 제 2 도의 c-1를 참조하여, 다결정실리콘층(3)이 형성된 기판(1)의 표면을 연마(polishing)하여 거울면(4a)을 형성한 후 즉, 기판(1)의 양쪽 주 면 위에 형성된 다결정실리콘층들 중 어느 하나의 층을 경면처리한 후, 상기 다결정실리콘층(3)의 상기 거울면(4a)이 친수성(親水性)을 지니도록 하기 위한 화학처리를 수행한다.
이어, 제 2 도의 c-2를 참조하여, 상기의 기판(1)과 접합될 다른 하나의 기판인 실리콘단결정기판(6)의 표면에 대한 경면처리와, 경면처리된 표면(4b)이 친수성을 갖도록 하기 위한 화학처리를 수행한다. 이때, 상기 실리콘단결정기판(6)의 표면처리는 그것의 표면위에 실리콘, 실리콘산화막 또는 실리콘질화막으로 형성하여 처리하여도 무방하다. 또, 상기 실리콘단결정기판(6)의 표면(4b)에 대한 경면처리와 화학처리는 상기 기판(1)에 대한 처리와 병행될 수도 있다.
다음, 제 2 도의 d를 참조하여, 화학적인 처리에 의해 친수성을 갖는 두 기판(1,6) 각각의 거울면들(4a,4b)이 상호 접촉(5)되도록 한 후, 접착강도를 높이기 위해 산소와 수소가 혼합된 분위기에서 400℃ 내지 900℃ 정도의 온도로 열처리를 한다.
마지막으로, 제 2 도의 e를 참조하여, 실리콘단결정기판(6)위에 접착된 갈륨비소단결정기판(1)에 대한 박막화공정을 수행한다. 이 박막화공정은 기계적연마와 화학적식각처리에 의해 수행된다.
본 예에는 갈륨비소단결정기판(1)과 실리콘단결정기판(6)을 접착시키는 방버나타내고 있지만, 상기 갈륨비소단결정기판(1) 대신에 인듐인단결정기판이 사용되는 경우에도 위의 예와 동일한 접합방법이 적용될수 있다. 또, 본 예는 다양한 종류의 원소가 도핑된(doping) 갈륨비소단결정기판 또는 인듐인단결정기판을 실리콘단결정기판(6)과 접합시키는 경우에도 적용될 수 있다.
본 예의 변형예로서, 갈륨비소단결정기판 또는 인듐인단결정기판을 실리콘단결정기판(6)과 접착시킨 후, 앞에서 설명된 바와같이 갈륨비소 또는 인듐인단결정기판의 박막화를 수행함이 없이 실리콘단결정기판(6)을 박막화하는 경우 즉, 갈륨비소단결정기판(1)위에 실리콘단결정박막이 존재하는 구조에서도 본 예에서 얻게되는 효과와 동일한 효과를 기대할 수 있다는 것은 자명하다.
제 3 도는 본 발명의 다른 실시예를 나타낸 것으로, 실리콘단결정기판과 이 기판의 조성(composition)과 다른 조성을 갖는 재료로 이루어지는 기판을 상호 직접접착시킬 때 열팽창 계수의 차이에 의해 발생되는 기계적 스트레스를 한층 더 완화시킬 수 있는 방법을 설명하기 위한 것이다. 본 예에서는 기계적 스트레스를 줄이기 위해 두 기판의 접착면 사이에 BPSG(borophosphosilicate)층을 삽입한다.
본 예의 제조방법은 앞에서 설명된 예의 제조방법에서 제 2 도의 c-2에 상당하는 공정을 제외하고는 그 예의 제조방법과 동일하다. 즉, 갈륨비소 또는 인듐인단결정기판에 대해 제 2 도의 a 내지 c-1에 각각 해당하는 공정들을 수행한 후, 실리콘단결정기판의 한쪽 표면 위에 BPSG층을 형성하고, 제 2 도의 c-2 내지 e에 각각 해당하는 공정들을 계속해서 수행한다. 제 3 도의 a는 실리콘단결정기판(12) 상면에 BPSG층(11)을 형성한 상태를 나타낸 것이다. 제 3 도의 b는 상기 공정을 통해 얻어진 즉, 실리콘단결정기판(12) 상면에 BPSG층(11)이 형성된 기판과, 전술한 제 2 도의 c-1에 도시된 기판과 동일한 형태의 갈륨비소기판 즉, 양면에 실리콘산화막(실리콘질화막)(14)과 다결정실리콘층(15)이 차례로 형성되고 접합할 부분이 거울면으로 처리된 갈륨비소기판(13)을 상기 실리콘단결정기판(12)의 BPSG층(11)과 상기 갈륨비소기판(13)의 거울면을 열처리공정을 통해 접합시킨 상태를 도시한 것이다.
이와 같이 서로 다른 기판을 접착할 때 중간에 BPSG층을 삽입함으로써 기계적 스트레스문제를 완화시킬 수 있게 된다. 또, 상기 BPSG층(11)이 갈륨비소단결정기판 또는 인듐인단결정기판 위에 형성되어도 위와 동일한 효과를 얻을 수가 있게 된다.
이상에서 바람직한 실시예들을 통하여 상세히 설명된 본 발명의 제조방법에 의하면, 이종의 기판접합 후 생기는 결정결함을 최대한 줄이게 되어 우수한 단결정층을 얻을 수 있는 효과가 있어 이렇게 형성된 기판에 소자를 형성하였을 경우 우수한 특성을 갖는 소자를 얻을 수 있다. 또한, 종래의 분자에피성장법의 경우는 에피층성장속도가 느려서 생산성이 떨어지고 공정단가가 비싸지만, 본 발명에 의한 실리콘단결정기판위의 이종기판 접착법은 분자에피성장법보다 생산비용이 싸고 대량생산을 할 수 있는 효과가 있다.

Claims (3)

  1. 두개의 이종의 반도체기판들을 상호 접합하는 방법에 있어서, 화합물반도체기판(1)의 상ㆍ하 표면에 기판간의 스트레스를 줄이기 위해 저온 증착법으로 100nm 내지 1㎛정도의 두게로 보호막(2)을 형성하는 공정과, 상기 보호막(2)이 형성된 상기 화합물 반도체기판(1)의 상ㆍ하 표면에 다시 다결정실리콘층(3)을 수 ㎛의 두께로 형성하는 공정과, 상기 다결정실리콘층(3)이 형성된 상기 화합물 반도체기판(1)의 한쪽 표면을 연마하여 제 1 의 거울면(4a)을 형성한 후 상기 제 1 의 거울면(4a)이 친수성을 갖도록하는 공정과, 상기 화합물 반도체기판(1)과 접합될 기판인 실리콘단결정기판(6)의 표면을 경면처리하여 제 2 의 거울면(4b)을 형성하고 상기 제 2 의 거울면(4b)이 친수성을 갖도록 하는 공정과, 친수성을 갖는 상기의 두기판(1,6) 각각의 거울면들(4a,4b)이 상호 접촉(5)되도록 한 후, 접착강도를 높이기 위해 산소와 수소가 혼합된 분위기에서 400 내지 900℃ 정도의 온도로 열처리를 수행하는 공정을 포함하는 것을 특징으로 하는 이종 반도체기판의 직접접합방법.
  2. 제 1 항에 있어서, 상기 화합물 반도체기판(1)을 갈륨비소단결정기판, 인듐인단결정기판, 도핑된 갈륨비소단결정기판 및, 도핑된 인듐인단결정기판 중 하나이고, 상기 보호막(2)은 실리콘산화막 혹은 실리콘질화막중 하나인 것을 특징으로 하는 이중 반도체기판의 직접접합방법.
  3. 제 1 항 또는 제 2 항에 있어서, 서로 상이한 조성을 갖는 두 기판의 열팽창계수의 차이에 의한 기계적 스트레스를 완화시키기 위해 상기 실리콘단결정기판(6)의 표면을 경면처리하기에 앞서 상기 실리콘단결정기판(6)의 표면 위에 BPSG(borophosphosilicate)막(11)을 형성하는 공정을 부가적으로 포함하는 것을 특징으로 하는 이종 반도체기판의 직접접합방법.
KR1019900021817A 1990-12-26 1990-12-26 이종 반도체기판의 직접접합방법 KR940008012B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900021817A KR940008012B1 (ko) 1990-12-26 1990-12-26 이종 반도체기판의 직접접합방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900021817A KR940008012B1 (ko) 1990-12-26 1990-12-26 이종 반도체기판의 직접접합방법

Publications (2)

Publication Number Publication Date
KR920013608A KR920013608A (ko) 1992-07-29
KR940008012B1 true KR940008012B1 (ko) 1994-08-31

Family

ID=19308479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900021817A KR940008012B1 (ko) 1990-12-26 1990-12-26 이종 반도체기판의 직접접합방법

Country Status (1)

Country Link
KR (1) KR940008012B1 (ko)

Also Published As

Publication number Publication date
KR920013608A (ko) 1992-07-29

Similar Documents

Publication Publication Date Title
US6191006B1 (en) Method of bonding a III-V group compound semiconductor layer on a silicon substrate
US7358160B2 (en) Method of selective formation of compound semiconductor-on-silicon wafer with silicon nanowire buffer layer
CA2069038C (en) Method for preparing semiconductor member
US5240876A (en) Method of fabricating SOI wafer with SiGe as an etchback film in a BESOI process
US7723729B2 (en) Compound semiconductor-on-silicon wafer with a silicon nanowire buffer layer
US4997787A (en) Method for fabricating a semiconductor film which is electrically isolated from a substrate
CN101584024B (zh) 多层结构及其制备工艺
US4159214A (en) Formation of heterojunctions utilizing back-side surface roughening for stress relief
US6429466B2 (en) Integrated circuit substrate that accommodates lattice mismatch stress
WO2003063214B1 (en) Process for preparation of separable semiconductor assemblies, particularly to form substrates for electronics, optoelectronics and optics
EP0501119B1 (en) Method of producing semiconductor substrate
US4789421A (en) Gallium arsenide superlattice crystal grown on silicon substrate and method of growing such crystal
US5244830A (en) Method for manufacturing a semiconductor substrate having a compound semiconductor layer on a single-crystal silicon wafer
KR940008012B1 (ko) 이종 반도체기판의 직접접합방법
KR20190122872A (ko) 특히 전면 타입 이미저를 위한 절연체 상 반도체 타입 구조, 및 그러한 구조를 제조하는 방법
JPH0613593A (ja) 半導体基板
KR100323710B1 (ko) 질화갈륨 반도체 레이저 기판의 제조방법
JP3347354B2 (ja) エッチング方法および半導体基材の作製方法
JPH0752713B2 (ja) 化合物半導体の成長方法
JP2619734B2 (ja) 半導体基板およびその製造方法
KR100425092B1 (ko) 실리콘 컴플라이언트 기판 제조방법
KR100223836B1 (ko) 질화갈륨 발광다이오드 및 그 제조방법
JPH0245976A (ja) 炭化ケイ素の電極形成方法
JPH0334531A (ja) 半導体基板
JP2675519B2 (ja) 半導体基板、半導体装置及びそれらの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980616

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee