JPH0334531A - 半導体基板 - Google Patents
半導体基板Info
- Publication number
- JPH0334531A JPH0334531A JP16936489A JP16936489A JPH0334531A JP H0334531 A JPH0334531 A JP H0334531A JP 16936489 A JP16936489 A JP 16936489A JP 16936489 A JP16936489 A JP 16936489A JP H0334531 A JPH0334531 A JP H0334531A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- iii
- semiconductor
- group compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Recrystallisation Techniques (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はシリコン基板上にＧａＡｓ、ＩｎＰ。
ＧａＰなどのｍ−ｖ族化合物半導体単結晶層或いはＡｌ
ＧａＡｓ５ＧａＰＡｓ、ＩｎＧａＰ、ＩｎＧａＡｓＰな
どのｍ−ｖ族化合物混晶半導体層を得るための半導体基
板に関するものである。
ＧａＡｓ５ＧａＰＡｓ、ＩｎＧａＰ、ＩｎＧａＡｓＰな
どのｍ−ｖ族化合物混晶半導体層を得るための半導体基
板に関するものである。
ＧａＡｓ、ＧａＰ、ＩｎＰ等のｍ−ｖ族化合物半導体或
いはＡＪＧａＡｓ、ＧａＰＡｓ、ＩｎＧａＰ５ ＩｎＧ
ａＡｓＰ等のｍ−ｖ族化合物混晶半導体はその優れた特
徴を活かして、高性能、高機能デバイスに利用されつつ
ある。しかし化合物半導体は一般に高価であり、また大
面積の高品質基板結晶を得にくい等の問題点がある。こ
のような問題点を克服するための試みとして、安価で、
良質、軽量、大面積なシリコンを基板とし、このシリコ
ン基板上に化合物半導体を積層し、この化合物半導体層
にデバイスを製造することが試みられている。
いはＡＪＧａＡｓ、ＧａＰＡｓ、ＩｎＧａＰ５ ＩｎＧ
ａＡｓＰ等のｍ−ｖ族化合物混晶半導体はその優れた特
徴を活かして、高性能、高機能デバイスに利用されつつ
ある。しかし化合物半導体は一般に高価であり、また大
面積の高品質基板結晶を得にくい等の問題点がある。こ
のような問題点を克服するための試みとして、安価で、
良質、軽量、大面積なシリコンを基板とし、このシリコ
ン基板上に化合物半導体を積層し、この化合物半導体層
にデバイスを製造することが試みられている。
このようなシリコン基板を用いる化合物半導体基板の構
造、或いはシリコン基板を用いて化合物半導体基板を積
層する構造は、従来より幾つか提案されているが、いま
だ結晶品質の点でバルク結晶に劣るのが現状である。そ
の原因は、■−ｖ族半導体の熱膨張係数と格子定数がシ
リコンと異なるためである。特に熱膨張係数差にもとづ
く熱応力は１０’ ｄｙｎ／ｃｍ”以上となり、欠陥や
クラックを引起こす主要因となっている。すなわち、成
長温度ＴｇでＳｉ基板上に例えばｍ−ｖ族化合物半導体
単結晶層としてＧａＡｓ層を成長させた後、冷却を開始
するとＳｉ基板の熱膨張係数α３゜とＧａＡａの熱膨張
係数α。□との差に基づく応力σＴは次式＋１）で表わ
される。即ち、σｉ＝（α。、□−αｓｔ） ・（Ｔ
ｇ Ｔ）・ＥａａＡ−／（１＋ν）・・・・・・（１
） が発生する。ここでσｉはＧａＡｓ層に発生する応力、
αＧｍＡｌ＋ α、ムはそれぞれＧａＡｓ、Ｓｉの熱膨
張係数、Ｔｇは成長温度、Ｔは冷却後の常温。
造、或いはシリコン基板を用いて化合物半導体基板を積
層する構造は、従来より幾つか提案されているが、いま
だ結晶品質の点でバルク結晶に劣るのが現状である。そ
の原因は、■−ｖ族半導体の熱膨張係数と格子定数がシ
リコンと異なるためである。特に熱膨張係数差にもとづ
く熱応力は１０’ ｄｙｎ／ｃｍ”以上となり、欠陥や
クラックを引起こす主要因となっている。すなわち、成
長温度ＴｇでＳｉ基板上に例えばｍ−ｖ族化合物半導体
単結晶層としてＧａＡｓ層を成長させた後、冷却を開始
するとＳｉ基板の熱膨張係数α３゜とＧａＡａの熱膨張
係数α。□との差に基づく応力σＴは次式＋１）で表わ
される。即ち、σｉ＝（α。、□−αｓｔ） ・（Ｔ
ｇ Ｔ）・ＥａａＡ−／（１＋ν）・・・・・・（１
） が発生する。ここでσｉはＧａＡｓ層に発生する応力、
αＧｍＡｌ＋ α、ムはそれぞれＧａＡｓ、Ｓｉの熱膨
張係数、Ｔｇは成長温度、Ｔは冷却後の常温。
Ｅ ｅｔａｓはＧａＡｓの弾性定数、νはＧａＡｓとＳ
ｉの膜厚の比と弾性定数の比の積で決まる定数である。
ｉの膜厚の比と弾性定数の比の積で決まる定数である。
この応力はＳｉとＧａＡｓが密着している限りは不可避
で、Ｓｉ基板より薄いＧａＡｓ層にクラックや欠陥を導
入させて緩和する。これは■−Ｖ族化合物半導体の例で
あるが、ｍ−ｖ族化合物混晶半導体においても同様であ
る。
で、Ｓｉ基板より薄いＧａＡｓ層にクラックや欠陥を導
入させて緩和する。これは■−Ｖ族化合物半導体の例で
あるが、ｍ−ｖ族化合物混晶半導体においても同様であ
る。
従来よりこの問題を解決するため、ＧａＡｓの熱膨張係
数に近い基板としてアルミナ単結晶を使う方法が、Ａ、
Ｃ，Ｔｈｏｒｓｅｎらによる“Ｈｅｔｅｒｏｅｐｉｔａ
ｘｉａｆ ＧａＡｓ ｏｎＡｌｕｍｉｎｕｍ ０
ｘｉｄｅ：Ｅｊ！ｅｃｔｒｉｃａｌ Ｐｒｏｐｅｒｔ
ｉｅｓ ｏｆ Ｕｎｄ。
数に近い基板としてアルミナ単結晶を使う方法が、Ａ、
Ｃ，Ｔｈｏｒｓｅｎらによる“Ｈｅｔｅｒｏｅｐｉｔａ
ｘｉａｆ ＧａＡｓ ｏｎＡｌｕｍｉｎｕｍ ０
ｘｉｄｅ：Ｅｊ！ｅｃｔｒｉｃａｌ Ｐｒｏｐｅｒｔ
ｉｅｓ ｏｆ Ｕｎｄ。
ｐａｄ Ｆｉｔ！ｍｓ”と題する論文、Ｊｏｕｒｎａ
ｌ ｏｆ Ａｐｐｊ！ｆｅｄ Ｐｈｙｓｉｃａ。
ｌ ｏｆ Ａｐｐｊ！ｆｅｄ Ｐｈｙｓｉｃａ。
Ｖｏｊ！、４２．Ｎｏ、６ （１９７１）Ｐ２５１９お
よび特開昭６２−２３２１２０号公報において示されて
いる。熱膨張係数の点から見れば、アルξす単結晶は４
． ６ Ｘ １０−”Ｃ−１一方、ｍ−ｖ族結晶は４〜
６Ｘ１０−”ｌｃ −１であるので、条件を満たしてい
るが酸化物の上に元々■−■族結晶は戒長しに＜＜、良
質の単結晶薄膜は得られていない。
よび特開昭６２−２３２１２０号公報において示されて
いる。熱膨張係数の点から見れば、アルξす単結晶は４
． ６ Ｘ １０−”Ｃ−１一方、ｍ−ｖ族結晶は４〜
６Ｘ１０−”ｌｃ −１であるので、条件を満たしてい
るが酸化物の上に元々■−■族結晶は戒長しに＜＜、良
質の単結晶薄膜は得られていない。
また、他の構造として種類が異なる複数の半導体材料を
積層して一体化する構造がある。特開昭６１−１８２２
１５号公報、発明の名称「半導体基板の製造方法」によ
ると、Ｓｉ基板上にＩｎＰ、そのうえにＧａＡａを隣り
合わせにし、鏡面同士を密着し熱処理して一体化する方
法が示されている。この方法では、隣り合う材料の熱膨
張係数差が２Ｘ１０−’℃−１になり、かつ接着温度が
高々２００℃であるため、熱歪みが大幅に緩和される。
積層して一体化する構造がある。特開昭６１−１８２２
１５号公報、発明の名称「半導体基板の製造方法」によ
ると、Ｓｉ基板上にＩｎＰ、そのうえにＧａＡａを隣り
合わせにし、鏡面同士を密着し熱処理して一体化する方
法が示されている。この方法では、隣り合う材料の熱膨
張係数差が２Ｘ１０−’℃−１になり、かつ接着温度が
高々２００℃であるため、熱歪みが大幅に緩和される。
しかしその大きさは■−■族半導体の大きさに限定され
る上、ＧａＡｓより高価なＩｎＰを中間に使うため経済
的ではない。
る上、ＧａＡｓより高価なＩｎＰを中間に使うため経済
的ではない。
本発明の目的は、Ｓｉ基板上にクラックや欠陥の無い高
品質なＧａＡｓ、ＩｎＰ、ＧａＰ等の■−Ｖ族化合物半
導体単結晶層いはＡｌＧａＡｓ。
品質なＧａＡｓ、ＩｎＰ、ＧａＰ等の■−Ｖ族化合物半
導体単結晶層いはＡｌＧａＡｓ。
ＩｎＧａＰ、ＩｎＧａＡｓＰ等のｍ−ｖ族化合物混晶半
導体層を成長させた半導体基板を提供することにある。
導体層を成長させた半導体基板を提供することにある。
従来の技術が厚いＳｔ基板に直接的にｍ−ｖ族化合物半
導体単結晶層或いはＩ［Ｉ−Ｖ族化合物半導体混晶半導
体層を成長させた構造であるのに対し、本発明では成長
させる所望のｍ−ｖ族化合物半導体単結晶層或いはＩＩ
［−Ｖ族化合物混晶半導体層を形成する材料の熱膨張係
数にほぼ等しい熱膨張係数を持つ基板材料からなる基板
を使用し、その上に薄いＳｉ層をＰＳＧで貼りつけ、前
記Ｓｉ層上に所望のｍ＝ｖ族化合物半導体単結晶層或い
は■Ｖ族化合物混晶半導体層を成長させた構造を有する
半導体基板である。
導体単結晶層或いはＩ［Ｉ−Ｖ族化合物半導体混晶半導
体層を成長させた構造であるのに対し、本発明では成長
させる所望のｍ−ｖ族化合物半導体単結晶層或いはＩＩ
［−Ｖ族化合物混晶半導体層を形成する材料の熱膨張係
数にほぼ等しい熱膨張係数を持つ基板材料からなる基板
を使用し、その上に薄いＳｉ層をＰＳＧで貼りつけ、前
記Ｓｉ層上に所望のｍ＝ｖ族化合物半導体単結晶層或い
は■Ｖ族化合物混晶半導体層を成長させた構造を有する
半導体基板である。
本発明の構成要件は、
（Ａ）基板を上部のｍ−ｖ族化合物半導体層（混晶も含
む）と同程度の熱膨張係数とすること、（Ｂ）介在させ
る接着用の絶縁膜（ガラス層を含む）は上部のｍ−ｖ族
化合物半導体の成長温度Ｔｇ以下の軟化点をもつこと、
及び （Ｃ）Ｓｉの厚さは上部ｍ−ｖ族化合物半導体層の１／
ｍ或いはｎ（μｍ）であること、の３点である。ここで
、ｍ、ｎの数値は以下の理由から決定する。即ち、成長
装置内で基板、接着用絶縁膜、Ｓｉ層及びｍ−ｖ族化合
物半導体層からなる所望の半導体基板を作製しく成長湯
度６００℃）室温まで降温した場合、上部のｍ−ｖ族化
合物半導体層に発生する熱応力を考えると、例えばＧａ
Ａｓ層を例として降温によりＧａＡｓ中に発生する熱応
力σＧａＡ＄は、 ＥＧａＡｓ（αＳ、−αＧａＡｓ） ΔＴＡＳム ｓ１ ・・・（２） となる。ここでＡ Ｓ ｉ ＋ Ａ Ｇ ＆ Ａ Ｉ
はＳｉ及びＧａＡｓ層の厚さ、α８８．αＧｍＡｓはＳ
ｉ及びＧａＡｓの熱膨張係数、Ｅ Ｓｉ層 ＥｃａＡ
ｓはＳｉ及びＧａＡｓの弾性定数、ΔＴは成長温度Ｔｇ
と常温Ｔとの温度差である。
む）と同程度の熱膨張係数とすること、（Ｂ）介在させ
る接着用の絶縁膜（ガラス層を含む）は上部のｍ−ｖ族
化合物半導体の成長温度Ｔｇ以下の軟化点をもつこと、
及び （Ｃ）Ｓｉの厚さは上部ｍ−ｖ族化合物半導体層の１／
ｍ或いはｎ（μｍ）であること、の３点である。ここで
、ｍ、ｎの数値は以下の理由から決定する。即ち、成長
装置内で基板、接着用絶縁膜、Ｓｉ層及びｍ−ｖ族化合
物半導体層からなる所望の半導体基板を作製しく成長湯
度６００℃）室温まで降温した場合、上部のｍ−ｖ族化
合物半導体層に発生する熱応力を考えると、例えばＧａ
Ａｓ層を例として降温によりＧａＡｓ中に発生する熱応
力σＧａＡ＄は、 ＥＧａＡｓ（αＳ、−αＧａＡｓ） ΔＴＡＳム ｓ１ ・・・（２） となる。ここでＡ Ｓ ｉ ＋ Ａ Ｇ ＆ Ａ Ｉ
はＳｉ及びＧａＡｓ層の厚さ、α８８．αＧｍＡｓはＳ
ｉ及びＧａＡｓの熱膨張係数、Ｅ Ｓｉ層 ＥｃａＡ
ｓはＳｉ及びＧａＡｓの弾性定数、ΔＴは成長温度Ｔｇ
と常温Ｔとの温度差である。
Ａｏ、Ａ、＝５μｍとし、αＧａＡｓ−５×ｌＯ８ｄｙ
ｎ／ｃｍ”の応力では、ＧａＡｓ中に欠陥が発生しない
とすればＡＳｉ＝０．８μｍの厚さであればよいことに
なる。この計算ではＧ ａ Ａ ｓ ／ Ｓ ｉが基板
に接着されているため、反りはないと仮定している。実
際上は５ Ｘ １０” ｄ ｙ ｎ７ｃｍ２の応力であ
れば欠陥発生をどの程度押えられるかは明確でないが、
通常のＧ ａ Ａ ｓ ／ Ｓ ｉでは１〜２×１０’
ｄ ｙ ｎ７ｃｍ２の応力が測定されている。
ｎ／ｃｍ”の応力では、ＧａＡｓ中に欠陥が発生しない
とすればＡＳｉ＝０．８μｍの厚さであればよいことに
なる。この計算ではＧ ａ Ａ ｓ ／ Ｓ ｉが基板
に接着されているため、反りはないと仮定している。実
際上は５ Ｘ １０” ｄ ｙ ｎ７ｃｍ２の応力であ
れば欠陥発生をどの程度押えられるかは明確でないが、
通常のＧ ａ Ａ ｓ ／ Ｓ ｉでは１〜２×１０’
ｄ ｙ ｎ７ｃｍ２の応力が測定されている。
また室温付近では応力が加わったとしても欠陥発生に至
らない。以上の理由でＡｓ。の数値として２μｍ以下と
設定することが望ましいわけである。
らない。以上の理由でＡｓ。の数値として２μｍ以下と
設定することが望ましいわけである。
ＩｎＰの場合は、同様の計算をすると３．７μｍとなる
。この違いはＩｎＰの熱膨張係数がＧａＡｓと比べＳｉ
に近いためである。そのためＧａＡｓ（ＧａＰの場合も
同様である）の場合のＡ４Ｂの数値よりもＳｉ層の厚さ
は厚くても良いことになる。
。この違いはＩｎＰの熱膨張係数がＧａＡｓと比べＳｉ
に近いためである。そのためＧａＡｓ（ＧａＰの場合も
同様である）の場合のＡ４Ｂの数値よりもＳｉ層の厚さ
は厚くても良いことになる。
ＧａＡｓなどのＩ−Ｖ族結晶が上記（５μｍ）より厚く
なると（２）式に従ってＳｉの厚さも厚くても良いこと
になるが、実際上はＳｉ中にクラックが発生するため好
ましくない。従って、Ｓｉ層の厚さＡ３４としては上部
の積層される■−■族化合物半導体層（混晶も含む）の
厚さの１１５以下の厚さか、或いは２μｍ以下と設定す
ることが望ましいことになる。また特にＩｎＰの場合に
はこれらの数値はｌ／２以下の厚さか、或いは３μｍ以
下の厚さと設定することが望ましい。
なると（２）式に従ってＳｉの厚さも厚くても良いこと
になるが、実際上はＳｉ中にクラックが発生するため好
ましくない。従って、Ｓｉ層の厚さＡ３４としては上部
の積層される■−■族化合物半導体層（混晶も含む）の
厚さの１１５以下の厚さか、或いは２μｍ以下と設定す
ることが望ましいことになる。また特にＩｎＰの場合に
はこれらの数値はｌ／２以下の厚さか、或いは３μｍ以
下の厚さと設定することが望ましい。
上記の本発明の構成要件（Ａ）、 （Ｂ）、 （Ｃ
）もしくはこれらの組み合わせによって所望の半導体基
板を構成することができ、熱応力の緩和された高品質の
ｍ−ｖ族化合物半導体層を得ることができるわけでる。
）もしくはこれらの組み合わせによって所望の半導体基
板を構成することができ、熱応力の緩和された高品質の
ｍ−ｖ族化合物半導体層を得ることができるわけでる。
第１図は本発明による半導体基板の概略的断面構造図で
ある。第１図において、ｌはセラミックのムライト板、
Ｔａ、ジルコニア板＋ Ｗ＋ ガラス基板等の基材材料
による基板であり、２はＰＳＧガラス等の絶縁膜、３は
Ｓｉ基板、４は所望の■−Ｖ族化合物半導体単結晶層或
いはｍ−ｖ族化合物混晶半導体層である。
ある。第１図において、ｌはセラミックのムライト板、
Ｔａ、ジルコニア板＋ Ｗ＋ ガラス基板等の基材材料
による基板であり、２はＰＳＧガラス等の絶縁膜、３は
Ｓｉ基板、４は所望の■−Ｖ族化合物半導体単結晶層或
いはｍ−ｖ族化合物混晶半導体層である。
第１図を参照して、以下本発明の実施例１〜１２につい
て以下詳細に説明する。
て以下詳細に説明する。
実施例（１）
例えば基板材料として、厚さ’ｌ ｍ ｍ 、大きさ３
０層２０ｍｍ”のセラミックのムライト板（熱膨張係数
は５．３Ｘ１０−”Ｃ−’）１上にＰＳＧガラス２をプ
ラズマＣＶＤ法により積層し、この上ｅこ（１００’ｊ
面の面方位を有するＳｉ基板を重ね、約１０００℃に加
熱し、セラミック材料のムライト板１と前記（１００）
面を有するＳｉ基板とを接着した。この後前記（１００
）面を有するＳｉ基板をエツチングにより約１μｍに薄
層化し、８１層３を形成した。このようにして作製した
セラミックのムライト板ｌ上の８１層３をＭＯＣＶＤの
成長装置内にセットし、いわゆる二段階成長法（４００
℃での低温成長と７００℃での高温成長とから成る）に
より例えばｍ−ｖ族化合物半導体単結晶層としてＧａＡ
ｓ膜４を約５μｍｄ長した。
０層２０ｍｍ”のセラミックのムライト板（熱膨張係数
は５．３Ｘ１０−”Ｃ−’）１上にＰＳＧガラス２をプ
ラズマＣＶＤ法により積層し、この上ｅこ（１００’ｊ
面の面方位を有するＳｉ基板を重ね、約１０００℃に加
熱し、セラミック材料のムライト板１と前記（１００）
面を有するＳｉ基板とを接着した。この後前記（１００
）面を有するＳｉ基板をエツチングにより約１μｍに薄
層化し、８１層３を形成した。このようにして作製した
セラミックのムライト板ｌ上の８１層３をＭＯＣＶＤの
成長装置内にセットし、いわゆる二段階成長法（４００
℃での低温成長と７００℃での高温成長とから成る）に
より例えばｍ−ｖ族化合物半導体単結晶層としてＧａＡ
ｓ膜４を約５μｍｄ長した。
こうして得た第１図に図示する構成のＧａＡｓ１膜４の
内部応力はホトルミネッセンスのピーク波長のシフト量
から約２ＸＩＯ’ ｄｙｎ／ｃｍ２と見積られた。溶融
ＫＯＨによるエツチングからはエッチ・ピット密度（Ｅ
Ｐ Ｄ）は約ｔｘｔｏ’ｃｍ −”と見積られこれま
で得られているＳｉ基板上のＧａＡｓ膜では格段の膜質
を示した。
内部応力はホトルミネッセンスのピーク波長のシフト量
から約２ＸＩＯ’ ｄｙｎ／ｃｍ２と見積られた。溶融
ＫＯＨによるエツチングからはエッチ・ピット密度（Ｅ
Ｐ Ｄ）は約ｔｘｔｏ’ｃｍ −”と見積られこれま
で得られているＳｉ基板上のＧａＡｓ膜では格段の膜質
を示した。
実施例（２）
例えば基板材料として、厚さ１ｍｍ、大きさ２０層２０
ｍｍ”の金属のタンタル（Ｔａ）（熱膨張係数は６．５
Ｘ１０−”Ｃ−’）１を用い、実施例（１）と全く同様
な手順でタンタルの板ｌのうえにＰＳＧガラス２、さら
にＳｉ基板３を積層し、この上にＭＢＥ （分子線エピ
タキシ）法によりＧａＡｓ膜４をやはり二段階成長法で
作製した。この場合低温成長の温度は３００℃、高温成
長の温度は５５０℃とした。実施例（１）と全く同様に
膜の評価を行った結果、はぼ同程度の膜質のＧａＡｓ膜
４が得られたがＥＰＤの評価では約２割ＥＰＤが減少し
ていた。これは成長温度がこの場合実施例（１１に比べ
低いため残留応力が１．５Ｘ１０” ｄｙｎ／ ｃ ｍ
”に減少したため、ＥＰＤも減ったものと考えられる
。
ｍｍ”の金属のタンタル（Ｔａ）（熱膨張係数は６．５
Ｘ１０−”Ｃ−’）１を用い、実施例（１）と全く同様
な手順でタンタルの板ｌのうえにＰＳＧガラス２、さら
にＳｉ基板３を積層し、この上にＭＢＥ （分子線エピ
タキシ）法によりＧａＡｓ膜４をやはり二段階成長法で
作製した。この場合低温成長の温度は３００℃、高温成
長の温度は５５０℃とした。実施例（１）と全く同様に
膜の評価を行った結果、はぼ同程度の膜質のＧａＡｓ膜
４が得られたがＥＰＤの評価では約２割ＥＰＤが減少し
ていた。これは成長温度がこの場合実施例（１１に比べ
低いため残留応力が１．５Ｘ１０” ｄｙｎ／ ｃ ｍ
”に減少したため、ＥＰＤも減ったものと考えられる
。
実施例（３）
例えば基板材料として、厚さ２ｍｍ、大きさ３ＱＸ３Ｑ
ｍｍ”のガラス基板（組成はＣａｂ、Ｐｂｏ、ＳｉＯ，
からなり、熱膨張係数は５．８×１０−−℃−’）１に
やはり実施例（１）と全く同様にＰＳＧガラス２、Ｓｉ
基板３を積層し、Ｇａ′Ａ３ｔ７゜長月基板とした。こ
の基板をＭＯＣＶＤｆ！膜威長装置内に成長トし、実施
例（１）と全く同様に、ＧａＡｓ膜４を約３μｍ成長し
た。このようにして作製したＧａＡｓ膜４は、やはり内
部応力は２ｘｌＱ” ｄｙｎ／ｃｍ” 、転位密度はｌ
Ｘ１０’ｃｍとなった。
ｍｍ”のガラス基板（組成はＣａｂ、Ｐｂｏ、ＳｉＯ，
からなり、熱膨張係数は５．８×１０−−℃−’）１に
やはり実施例（１）と全く同様にＰＳＧガラス２、Ｓｉ
基板３を積層し、Ｇａ′Ａ３ｔ７゜長月基板とした。こ
の基板をＭＯＣＶＤｆ！膜威長装置内に成長トし、実施
例（１）と全く同様に、ＧａＡｓ膜４を約３μｍ成長し
た。このようにして作製したＧａＡｓ膜４は、やはり内
部応力は２ｘｌＱ” ｄｙｎ／ｃｍ” 、転位密度はｌ
Ｘ１０’ｃｍとなった。
〔実施例４〕
例えば基板材料として、厚さ２ｍｍ、大きさ２０ Ｘ
２０ ｍｍ”のセラミックのジルコニア板（熱膨張係数
は４．６ｘｌＯ−’℃−１）■上にＰＳＧガラス２をプ
ラズマＣＶＤ法により積層し、この上に（１００）面の
面方位を有するＳｉ基板を重ね、約１０００℃に加熱し
、セラミック材料のジルコニア板１とＳｉ基板とを接着
した。この後、前記（１００）面を有するＳＳ基板をエ
ツチングにより約１μｍに薄層化しＳ ｉ ７１３を形
成した。このようにして作製したセラミックのジルコニ
ア板１の上の８１層３をＭＯＣＶＤの成長装置内にセッ
トし、いわゆる二段階成長法（３５０℃での低温成長と
６００℃での高温成長とから成る）によりＩｎＰ膜４を
約５μｍ成長した。こうして得た第１図に図示する構成
のＩｎＰ薄膜４の内部応力はホトルミネッセンスのピー
ク波長のシフト量から約２Ｘ１０” ｄｙｎ／ｃｍ２と
見積られた。また、ＨＢｒ＋Ｈ３ＰＯ４によるエツチン
グからはエッチ・ピット密度（ＥＰＤ）は約Ｉ Ｘ １
０’ ｃｍ−”と見積られ、これまで得られているＳｉ
基板上のＩｎＰ膜では格段の膜質を示した。
２０ ｍｍ”のセラミックのジルコニア板（熱膨張係数
は４．６ｘｌＯ−’℃−１）■上にＰＳＧガラス２をプ
ラズマＣＶＤ法により積層し、この上に（１００）面の
面方位を有するＳｉ基板を重ね、約１０００℃に加熱し
、セラミック材料のジルコニア板１とＳｉ基板とを接着
した。この後、前記（１００）面を有するＳＳ基板をエ
ツチングにより約１μｍに薄層化しＳ ｉ ７１３を形
成した。このようにして作製したセラミックのジルコニ
ア板１の上の８１層３をＭＯＣＶＤの成長装置内にセッ
トし、いわゆる二段階成長法（３５０℃での低温成長と
６００℃での高温成長とから成る）によりＩｎＰ膜４を
約５μｍ成長した。こうして得た第１図に図示する構成
のＩｎＰ薄膜４の内部応力はホトルミネッセンスのピー
ク波長のシフト量から約２Ｘ１０” ｄｙｎ／ｃｍ２と
見積られた。また、ＨＢｒ＋Ｈ３ＰＯ４によるエツチン
グからはエッチ・ピット密度（ＥＰＤ）は約Ｉ Ｘ １
０’ ｃｍ−”と見積られ、これまで得られているＳｉ
基板上のＩｎＰ膜では格段の膜質を示した。
実施例（５）
例えば基板材料としては、厚さ１ｍｍ、大きさ２０Ｘ２
０ｍｍ２の金属のタングステン（Ｗ） （熱膨張係数は
４．３ｘｌＯ−６℃−１）■を用い、実施例（４）と全
く同様な手順でタングステンの板ｌのうえにＰＳＧガラ
ス２、さらにＳｉ基（反３を積層し、この上にＭＯＭＢ
Ｅ法によりＩｎＰｎ複膜やはり二段階成長法で作製した
。この場合低温成長の温度は３５０℃、高温成長の温度
は５５０℃とした。実施例（４）と全く同様に膜の評価
を行った結果、はぼ同程度の膜質のＩｎＰｎ複膜得られ
たがＥＰＤの評価では約２割ＥＰＤが減少していた。
０ｍｍ２の金属のタングステン（Ｗ） （熱膨張係数は
４．３ｘｌＯ−６℃−１）■を用い、実施例（４）と全
く同様な手順でタングステンの板ｌのうえにＰＳＧガラ
ス２、さらにＳｉ基（反３を積層し、この上にＭＯＭＢ
Ｅ法によりＩｎＰｎ複膜やはり二段階成長法で作製した
。この場合低温成長の温度は３５０℃、高温成長の温度
は５５０℃とした。実施例（４）と全く同様に膜の評価
を行った結果、はぼ同程度の膜質のＩｎＰｎ複膜得られ
たがＥＰＤの評価では約２割ＥＰＤが減少していた。
れは成長温度がこの場合、実施例（４）に比べ低いため
残留応力がｌ ｘ ｌ Ｑ’ ｄ ｙ ｎ７ｃｍ”以下
に減少したため、ＥＰＤを減ったものと考えられる。
残留応力がｌ ｘ ｌ Ｑ’ ｄ ｙ ｎ７ｃｍ”以下
に減少したため、ＥＰＤを減ったものと考えられる。
実施例（６）
例えば基板材料として厚さ２ｍｍ、大きさ３０Ｘ３Ｑｍ
ｍ”のアルミナ珪酸ガラス基板（組成はＡ ｌｘ ０１
、 ＢＺ ０３ 、 Ｓ ｉ ０２からなり、熱
膨張係数は４．５Ｘ１０−’℃−Ｉ）ｌ上にやはり実施
例（４）と全く同様にＰＳＧガラス２、Ｓｉ基板３を積
層し、ＩｎＰ戒長周長用基板た。この基板をＭＯＣＶＤ
薄膜戒長装置成長セットし、実施例（４）と全く同様に
、ＩｎＰｎ複膜約３μｍ成長した。このように作製した
ＩｎＰｎ複膜、やはり内部応力は２Ｘ１０＠ｄｙｎ／ｃ
ｍ” 、転位密度は１×１０’ｃｍ−２となった。
ｍ”のアルミナ珪酸ガラス基板（組成はＡ ｌｘ ０１
、 ＢＺ ０３ 、 Ｓ ｉ ０２からなり、熱
膨張係数は４．５Ｘ１０−’℃−Ｉ）ｌ上にやはり実施
例（４）と全く同様にＰＳＧガラス２、Ｓｉ基板３を積
層し、ＩｎＰ戒長周長用基板た。この基板をＭＯＣＶＤ
薄膜戒長装置成長セットし、実施例（４）と全く同様に
、ＩｎＰｎ複膜約３μｍ成長した。このように作製した
ＩｎＰｎ複膜、やはり内部応力は２Ｘ１０＠ｄｙｎ／ｃ
ｍ” 、転位密度は１×１０’ｃｍ−２となった。
実施例（７）
例えば基板材料として、厚さ２ｍｍ、大きさ３０Ｘ２０
ｍｍ”のセラミックのムライト板（熱膨張係数は５．３
ＸｌＯ−’℃−′）１上にＰＳＧガラス２をプラズマＣ
ＶＤ法により積層し、この上に（１００）面の面方位を
有する５ｉｌｌ板を重ね、約１０００℃に加熱し、セラ
ミック材料のムライロＦ１．１と前記（１００）面を有
するＳｉ基板とを接着した。この後、前記（１００）面
を有するＳｉ基板をエツチングにより約１μｍに薄層化
し、Ｓｉ層３を形成した。このようにして作製したセラ
ミックのムライト板ｌの上のＳｉ層３をＭＯＣＶＤの成
長装置内にセットし、いわゆる二段階成長法（４００″
Ｃでの低温成長と７００℃での高温成長とから成る）に
よりＧａＰ膜４を約５μｍ成長した。こうして得た第１
図に図示する構成のＧａＰの薄膜４の内部応力はホトル
ミネッセンスのピーク波長のシフト量から約１．５ｘｌ
Ｏ” ｄｙｎ／ｃｍ２と見積られた。また、溶融Ｋ Ｏ
Ｈによるエツチングからはエッチ・ビット密度（ＥＰＤ
）は約Ｉ Ｘ Ｉ Ｑ’ ｃｍ−”と見積られ、これま
で得られているＳｉ基板上のＧａＰ膜では格段の膜質を
示した。
ｍｍ”のセラミックのムライト板（熱膨張係数は５．３
ＸｌＯ−’℃−′）１上にＰＳＧガラス２をプラズマＣ
ＶＤ法により積層し、この上に（１００）面の面方位を
有する５ｉｌｌ板を重ね、約１０００℃に加熱し、セラ
ミック材料のムライロＦ１．１と前記（１００）面を有
するＳｉ基板とを接着した。この後、前記（１００）面
を有するＳｉ基板をエツチングにより約１μｍに薄層化
し、Ｓｉ層３を形成した。このようにして作製したセラ
ミックのムライト板ｌの上のＳｉ層３をＭＯＣＶＤの成
長装置内にセットし、いわゆる二段階成長法（４００″
Ｃでの低温成長と７００℃での高温成長とから成る）に
よりＧａＰ膜４を約５μｍ成長した。こうして得た第１
図に図示する構成のＧａＰの薄膜４の内部応力はホトル
ミネッセンスのピーク波長のシフト量から約１．５ｘｌ
Ｏ” ｄｙｎ／ｃｍ２と見積られた。また、溶融Ｋ Ｏ
Ｈによるエツチングからはエッチ・ビット密度（ＥＰＤ
）は約Ｉ Ｘ Ｉ Ｑ’ ｃｍ−”と見積られ、これま
で得られているＳｉ基板上のＧａＰ膜では格段の膜質を
示した。
実施例（８）
例えば基板材料として、厚さ１ｍｍ、大きさ２０Ｘ２０
ｍｍ”の金属のタンタル（Ｔａ）（熱膨張係数は６．５
Ｘ１０−’℃引）ｌを用い、実施例（７）と全く同様な
手順でタンタルの仮１のうえにＰＳＧガラス２、さらに
Ｓｉ基板３を積層し、この上にＭＢＥ （分子線エピタ
キシ）法によりＧａＰ膜４をやはり二段階成長法で作製
した。この場合、低温成長の温度は３００℃、高温成長
の温度は５５０℃とした。実施例（７）と全く同様に膜
の評価を行った結果、はぼ同程度の膜質のＱａＰｌｉ４
が得られたがＥＰＤの評価では約２割ＥＰＤが減少して
いた。これは成長温度がこの場合実施例（７）に比べ低
いため残留応力が１．０ＸＩＯ” ｄｙｎ／ｃｍ！に減
少したため、ＥＰＤも減ったものと考えられる。
ｍｍ”の金属のタンタル（Ｔａ）（熱膨張係数は６．５
Ｘ１０−’℃引）ｌを用い、実施例（７）と全く同様な
手順でタンタルの仮１のうえにＰＳＧガラス２、さらに
Ｓｉ基板３を積層し、この上にＭＢＥ （分子線エピタ
キシ）法によりＧａＰ膜４をやはり二段階成長法で作製
した。この場合、低温成長の温度は３００℃、高温成長
の温度は５５０℃とした。実施例（７）と全く同様に膜
の評価を行った結果、はぼ同程度の膜質のＱａＰｌｉ４
が得られたがＥＰＤの評価では約２割ＥＰＤが減少して
いた。これは成長温度がこの場合実施例（７）に比べ低
いため残留応力が１．０ＸＩＯ” ｄｙｎ／ｃｍ！に減
少したため、ＥＰＤも減ったものと考えられる。
実施例（９）
例えば基板材料として厚さ２ｍｍ、大きさ３０Ｘ３０ｍ
ｍ”のガラス基板（組成はＣａｂ、Ｐｂ０．５ｉＯｚか
らなり、熱膨張係数は５．８ｘｌＯ−”Ｃ”）１上にや
はり実施例（７）と全く同様にＰＳＧガラス２、Ｓｉ基
板３を積層し、ＧａＰ成長用基板とした。この基板をＭ
ＯＣＶＤ薄ｗｉ、ｔｃ長装置内にセットし、実施例（７
）と全く同様に、ＧａＰ膜４を約３μｍ成長した。この
ようにして作製したＧａＰ膜４は、やはり内部応力は４
ＸｌＯ”ｄｙｎ／ｃｍ”、転位密度はｌ Ｘ Ｉ Ｑ’
ｃｍ−”となった。
ｍ”のガラス基板（組成はＣａｂ、Ｐｂ０．５ｉＯｚか
らなり、熱膨張係数は５．８ｘｌＯ−”Ｃ”）１上にや
はり実施例（７）と全く同様にＰＳＧガラス２、Ｓｉ基
板３を積層し、ＧａＰ成長用基板とした。この基板をＭ
ＯＣＶＤ薄ｗｉ、ｔｃ長装置内にセットし、実施例（７
）と全く同様に、ＧａＰ膜４を約３μｍ成長した。この
ようにして作製したＧａＰ膜４は、やはり内部応力は４
ＸｌＯ”ｄｙｎ／ｃｍ”、転位密度はｌ Ｘ Ｉ Ｑ’
ｃｍ−”となった。
実施例Ｑｌ
例えば基板材料として、厚さ２ｍｍ、大きさ３ＱＸ３Ｑ
ｍｍ”のセラ藁ツクのムライト板（熱膨張係数は５．３
ｘ １０−”ｃ−’）ｌ上にＰＳＧガラス２をプラズマ
ＣＶＤ法により積層し、この上に（１００）面の面方位
を有するＳｉ基板を重ね、約１０００℃に加熱し、セラ
ミック材料のムライト板ｌと前記（１００）面を有する
Ｓｉ基板とを接着した。この後、前記（１００）面を有
するＳｉ基板をエツチングにより約１μｍに薄層化し、
Ｓｉ層３を形成した。このようにして作製したセラミッ
クのムライト板ｌ上のＳｉ層３をＭＯＣＶＤの成長装置
内にセットし、いわゆる二段階成長（４００℃での低温
成長と７００℃での高温成長とから戒る）によりＧａＰ
、ｌＡＳ＋−１１（Ｘ＝０゜５〉４を約５μｍ成長した
。こうして得た第１図に図示する構成のｍ−ｖ族化合物
混晶半導体薄膜４の内部応力はホトルミネッセンスのピ
ーク波長のシフト量から約１．５Ｘ１０” ｄｙｎ／ｃ
ｍ”見積られた。また、ＴＥＭによる転位密度測定から
は転位密度は約１ ×１０’ ｃｍ−”と見積られ、こ
れまで得られている５ｉｌｌ板上のＧａＰＸＡＳｌ混晶
半導体膜では格段の膜質を示した。
ｍｍ”のセラ藁ツクのムライト板（熱膨張係数は５．３
ｘ １０−”ｃ−’）ｌ上にＰＳＧガラス２をプラズマ
ＣＶＤ法により積層し、この上に（１００）面の面方位
を有するＳｉ基板を重ね、約１０００℃に加熱し、セラ
ミック材料のムライト板ｌと前記（１００）面を有する
Ｓｉ基板とを接着した。この後、前記（１００）面を有
するＳｉ基板をエツチングにより約１μｍに薄層化し、
Ｓｉ層３を形成した。このようにして作製したセラミッ
クのムライト板ｌ上のＳｉ層３をＭＯＣＶＤの成長装置
内にセットし、いわゆる二段階成長（４００℃での低温
成長と７００℃での高温成長とから戒る）によりＧａＰ
、ｌＡＳ＋−１１（Ｘ＝０゜５〉４を約５μｍ成長した
。こうして得た第１図に図示する構成のｍ−ｖ族化合物
混晶半導体薄膜４の内部応力はホトルミネッセンスのピ
ーク波長のシフト量から約１．５Ｘ１０” ｄｙｎ／ｃ
ｍ”見積られた。また、ＴＥＭによる転位密度測定から
は転位密度は約１ ×１０’ ｃｍ−”と見積られ、こ
れまで得られている５ｉｌｌ板上のＧａＰＸＡＳｌ混晶
半導体膜では格段の膜質を示した。
実施倒曲
例えば基板材料として、厚さ１ｍｍ、大きさ２Ｑｘ２Ｑ
ｍｍ’の金属のタンタル（Ｔａ）（熱膨張係数は６．５
ｘｌＯ−ｈ′ｃ−’）１を用い、実施例α０と全く同様
な手順でタンタルの板ｌのうえにＰＳＧガラス２、さら
にＳｉ基板３を積層し、この上にＭＢＥ（分子線エピタ
キシ〉法によりＧａＰｌｌＡｓ、−混晶半導体膜４をや
はり二段階成長法で作製した。この場合、低温成長の温
度は３００℃、高温成長の温度は５５０℃とした。実施
例Ｑｌと全く同様に膜の評価を行った結果、はぼ同程度
の膜質のＧａＰｘＡＳ＋−ｓ＋戒成長４が得られたが転
位密度の評価で約２割ＥＰＤが減少していた。これは実
施例０旧こ比べ成長湯度が低いため残留応力が１．０Ｘ
ＩＱ・ｄｙｎ／ｃｍ”Ｇ：減少しタタメ、ＥＰＤも減っ
たものと考えられる。
ｍｍ’の金属のタンタル（Ｔａ）（熱膨張係数は６．５
ｘｌＯ−ｈ′ｃ−’）１を用い、実施例α０と全く同様
な手順でタンタルの板ｌのうえにＰＳＧガラス２、さら
にＳｉ基板３を積層し、この上にＭＢＥ（分子線エピタ
キシ〉法によりＧａＰｌｌＡｓ、−混晶半導体膜４をや
はり二段階成長法で作製した。この場合、低温成長の温
度は３００℃、高温成長の温度は５５０℃とした。実施
例Ｑｌと全く同様に膜の評価を行った結果、はぼ同程度
の膜質のＧａＰｘＡＳ＋−ｓ＋戒成長４が得られたが転
位密度の評価で約２割ＥＰＤが減少していた。これは実
施例０旧こ比べ成長湯度が低いため残留応力が１．０Ｘ
ＩＱ・ｄｙｎ／ｃｍ”Ｇ：減少しタタメ、ＥＰＤも減っ
たものと考えられる。
実施例（２）
例えば基板材料として厚さ２ｍｍ、大きさ３０ｘ３Ｑｍ
ｍ”のガラス基Ｉｔ１ｉ（′ｉＩｉ戒はＣａｂ、ＰｂＯ
，ＳｉＯ冨からなり、熱膨張係数は５．８Ｘ１０−６℃
−１）１上にやはり実施例Ｑｌと全く同様にＰＳＧガラ
ス２、Ｓｉ基板３を積層し、ｍ−ｖ混晶半導体成長用基
板とした。この基板をＭＯＣＶＤ薄膜威長装置成長セッ
トし、実施例αωと全く同様に、ＱａｐＩｌＡ！ｌ１−
Ｘ １１４を約３μｍ成長した。
ｍ”のガラス基Ｉｔ１ｉ（′ｉＩｉ戒はＣａｂ、ＰｂＯ
，ＳｉＯ冨からなり、熱膨張係数は５．８Ｘ１０−６℃
−１）１上にやはり実施例Ｑｌと全く同様にＰＳＧガラ
ス２、Ｓｉ基板３を積層し、ｍ−ｖ混晶半導体成長用基
板とした。この基板をＭＯＣＶＤ薄膜威長装置成長セッ
トし、実施例αωと全く同様に、ＱａｐＩｌＡ！ｌ１−
Ｘ １１４を約３μｍ成長した。
このようにして作製したＧａＰ、Ａｓ、□膜４は、やは
り内部応力は４Ｘ１０’ ｄｙｎ／ｃｍ２、転位密度は
ｌ Ｘ Ｉ Ｑ’ｃ ｍ−”となった。
り内部応力は４Ｘ１０’ ｄｙｎ／ｃｍ２、転位密度は
ｌ Ｘ Ｉ Ｑ’ｃ ｍ−”となった。
実施例Ｑ３）
例えば基板材料として厚さ２ｍｍ、大きさ３０Ｘ３０ｍ
ｍ”のガラス基板（１威Ｃａｂ、ＰｂＯ。
ｍ”のガラス基板（１威Ｃａｂ、ＰｂＯ。
５ｉＯｚからなり、熱膨張係数は５．８ＸｌＯ’Ｃ−’
） １上にやはり実施例ＯＩと全く同様にＰＳＧガラ
ス２、Ｓｉ基板３を積層し、ｍ−ｖ混晶半導体成長用基
板とした。この基板をＭＯＣＶＤ薄膜威長装置成長セッ
トし、実施例αωとほぼ同様に二段階成長法で、Ｇａ、
Ｉ ｎｌ−ｘ Ｐ （ｘ＝０．５）［ｌ！４を約３μｍ
成長した。このようにして作製したＧａＸ Ｉｎ、−、
ｔＰ膜４は、やはり内部応力は４ｘｔｏ” ｄｙｎ／ｃ
ｍ” 、転位密度はＩ Ｘ １０５７ｃｍ−”となった
・ 本実施例１０〜１３では、Ｇ ａ Ｘ Ｉ ｎ ｌ−Ｘ
Ｐ ＋ＧａＡｓＰ混晶について記述したが、Ａｊ！Ｇ
ａＡｓ、Ｇａ１ｎＡｓなどの他の３元系混晶、またＧａ
ＩｎＰＡｓやＱａＡＩＩｎＡｓ、ＩｎＧａＡｓＰなど
の４元系以上の混晶半導体についても同様な効果が得ら
れた。
） １上にやはり実施例ＯＩと全く同様にＰＳＧガラ
ス２、Ｓｉ基板３を積層し、ｍ−ｖ混晶半導体成長用基
板とした。この基板をＭＯＣＶＤ薄膜威長装置成長セッ
トし、実施例αωとほぼ同様に二段階成長法で、Ｇａ、
Ｉ ｎｌ−ｘ Ｐ （ｘ＝０．５）［ｌ！４を約３μｍ
成長した。このようにして作製したＧａＸ Ｉｎ、−、
ｔＰ膜４は、やはり内部応力は４ｘｔｏ” ｄｙｎ／ｃ
ｍ” 、転位密度はＩ Ｘ １０５７ｃｍ−”となった
・ 本実施例１０〜１３では、Ｇ ａ Ｘ Ｉ ｎ ｌ−Ｘ
Ｐ ＋ＧａＡｓＰ混晶について記述したが、Ａｊ！Ｇ
ａＡｓ、Ｇａ１ｎＡｓなどの他の３元系混晶、またＧａ
ＩｎＰＡｓやＱａＡＩＩｎＡｓ、ＩｎＧａＡｓＰなど
の４元系以上の混晶半導体についても同様な効果が得ら
れた。
本実施例１〜１３ではいずれもガラス層として、ＰＳＧ
ガラスを用いた場合について記述したが他のガラスを用
いても同様な結果が得られることは言うまでもない。
ガラスを用いた場合について記述したが他のガラスを用
いても同様な結果が得られることは言うまでもない。
本発明の実施態様を以下に述べる。即ち本発明は、Ｓｉ
基板上に成長するｍ−ｖ族化合物半導体単結晶層或いは
ｍ−ｖ族化合物混晶半導体層において、前記ｍ−ｖ族化
合物半導体単結晶層、或いはＩ［［−Ｖ族化合物混晶半
導体と同程度の熱膨張係数を有する基板材料からなる基
板上に絶縁膜を積層し、前記絶縁膜の上にＳｉ基板を積
層し、さらに所望のｍ−ｖ族化合物半導体単結晶層或い
は■−Ｖ族化合物混晶半導体層を積層した構造を有すこ
とを特徴とする半導体基板であり、さらに例えば前記ｍ
−ｖ族化合物半導体単結晶層として、ＧａＡｓ層或いは
ＧａＰＪｉを使用し、前記Ｓｉ基板として、積層される
前記ｍ−ｖ族化合物半導体単結晶層の膜厚の１７５ある
いは２μｍ以下の厚さのＳｉ基板を用いることを特徴と
する半導体基板であり、或いは前記ｍ−ｖ族化合物半導
体単結晶層としてＩｎＰ層を使用し、前記Ｓｉ基板とし
て、積層される前記ＩｎＰ層の膜厚の１／２あるいは３
μｍ以下の厚さのＳｉ基板を用いることを特徴とする半
導体基板であってもよく、さらにまたＳｉ基板として、
積層される前記ｍ−ｖ族化合物混晶半導体層の膜厚の１
１５あるいは２μｍ以下の厚さのＳｉ基板を用いること
を特徴とする半導体基板でありてもよく、さらにまた前
記絶縁膜としてＰＳＧガラスを用いることを特徴とする
半導体基板であってもよく、或いは、また前記基板材料
として、前記所望のｍ−ｖ族化合物半導体単結晶層或い
は前記ｍ−ｖ族化合物混晶半導体層との熱膨張係数差が
３０％以内である基板材料を用いることを特徴とする半
導体基板に関するものである。
基板上に成長するｍ−ｖ族化合物半導体単結晶層或いは
ｍ−ｖ族化合物混晶半導体層において、前記ｍ−ｖ族化
合物半導体単結晶層、或いはＩ［［−Ｖ族化合物混晶半
導体と同程度の熱膨張係数を有する基板材料からなる基
板上に絶縁膜を積層し、前記絶縁膜の上にＳｉ基板を積
層し、さらに所望のｍ−ｖ族化合物半導体単結晶層或い
は■−Ｖ族化合物混晶半導体層を積層した構造を有すこ
とを特徴とする半導体基板であり、さらに例えば前記ｍ
−ｖ族化合物半導体単結晶層として、ＧａＡｓ層或いは
ＧａＰＪｉを使用し、前記Ｓｉ基板として、積層される
前記ｍ−ｖ族化合物半導体単結晶層の膜厚の１７５ある
いは２μｍ以下の厚さのＳｉ基板を用いることを特徴と
する半導体基板であり、或いは前記ｍ−ｖ族化合物半導
体単結晶層としてＩｎＰ層を使用し、前記Ｓｉ基板とし
て、積層される前記ＩｎＰ層の膜厚の１／２あるいは３
μｍ以下の厚さのＳｉ基板を用いることを特徴とする半
導体基板であってもよく、さらにまたＳｉ基板として、
積層される前記ｍ−ｖ族化合物混晶半導体層の膜厚の１
１５あるいは２μｍ以下の厚さのＳｉ基板を用いること
を特徴とする半導体基板でありてもよく、さらにまた前
記絶縁膜としてＰＳＧガラスを用いることを特徴とする
半導体基板であってもよく、或いは、また前記基板材料
として、前記所望のｍ−ｖ族化合物半導体単結晶層或い
は前記ｍ−ｖ族化合物混晶半導体層との熱膨張係数差が
３０％以内である基板材料を用いることを特徴とする半
導体基板に関するものである。
以上説明したように本発明の構成を持つ半導体基板を用
いれば、ＳｔとＧａＡｓ膜、ＩｎＰ層、或いはＧａＰ膜
等のＩ−Ｖ族化合物半導体単結晶層或いはＡｌＧａＡｓ
層、Ｉ ｎＧａＰ層、ＩｎＧａｐｆｉ、ｓ層等のＩＩＩ
−Ｖ族化合物混晶半導体層との熱膨張係数の差によって
発生する内部応力が低減され転位密度が少ない高品質の
ｍ−ｖ族化合物半導体単結晶層いはｍ−ｖ族化合物混晶
半導体による半導体基板が得られる利点がある。
いれば、ＳｔとＧａＡｓ膜、ＩｎＰ層、或いはＧａＰ膜
等のＩ−Ｖ族化合物半導体単結晶層或いはＡｌＧａＡｓ
層、Ｉ ｎＧａＰ層、ＩｎＧａｐｆｉ、ｓ層等のＩＩＩ
−Ｖ族化合物混晶半導体層との熱膨張係数の差によって
発生する内部応力が低減され転位密度が少ない高品質の
ｍ−ｖ族化合物半導体単結晶層いはｍ−ｖ族化合物混晶
半導体による半導体基板が得られる利点がある。
第１図は本発明の実施例としての半導体基板の概略的断
面構造側である。 １・・・基板材料 （ムライト、Ｔａ等） ２・・・絶縁膜／ガラス ３・・・Ｓｉ基板 ４・・・ｍ−ｖ族化合物半導体単結晶層或いはＩＩ［−
■族化合物混晶半導体層
面構造側である。 １・・・基板材料 （ムライト、Ｔａ等） ２・・・絶縁膜／ガラス ３・・・Ｓｉ基板 ４・・・ｍ−ｖ族化合物半導体単結晶層或いはＩＩ［−
■族化合物混晶半導体層
Claims (6)
- （１）Ｓｉ基板上に成長するIII−Ｖ族化合物半導体単
結晶層或いはIII−Ｖ族化合物混晶半導体層において、
前記III−Ｖ族化合物半導体単結晶或いはIII−Ｖ族化合
物混晶半導体と同程度の熱膨張係数を有する基板材料か
らなる基板上に絶縁膜を積層し、前記絶縁膜の上にＳｉ
基板を積層し、さらに所望のIII−Ｖ族化合物半導体単
結晶層或いはIII−Ｖ族化合物混晶半導体層を積層した
構造を有することを特徴とする半導体基板。 - （２）前記III−Ｖ族化合物半導体単結晶層として、Ｇ
ａＡｓ層或いはＧａＰ層を使用し、前記Ｓｉ基板として
、積層される前記III−Ｖ族化合物半導体単結晶層の膜
厚の１／５あるいは２μｍ以下の厚さのＳｉ基板を用い
ることを特徴とする前記請求項１記載の半導体基板。 - （３）前記III−Ｖ族化合物半導体単結晶層としてＩｎ
Ｐ層を使用し、前記Ｓｉ基板として、積層される前記Ｉ
ｎＰ層の膜厚の１／２あるいは３μｍ以下の厚さのＳｉ
基板を用いることを特徴とする前記請求項１記載の半導
体基板。 - （４）Ｓｉ基板として、積層される前記III−Ｖ族化合
物混晶半導体層の膜厚の１／５あるいは２μｍ以下の厚
さのＳｉ基板を用いることを特徴とする前記請求項１記
載の半導体基板。 - （５）前記絶縁膜としてＰＳＧガラスを用いることを特
徴とする前記請求項１乃至４の内、いずれか１項記載の
半導体基板。 - （６）前記基板材料として、前記所望のIII−Ｖ族化合
物半導体単結晶層或いは前記III−Ｖ族化合物混晶半導
体層との熱膨張係数差が３０％以内である基板材料を用
いることを特徴とする前記請求項１乃至５の内、いずれ
か１項記載の半導体基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16936489A JPH0334531A (ja) | 1989-06-30 | 1989-06-30 | 半導体基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16936489A JPH0334531A (ja) | 1989-06-30 | 1989-06-30 | 半導体基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0334531A true JPH0334531A (ja) | 1991-02-14 |
Family
ID=15885213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16936489A Pending JPH0334531A (ja) | 1989-06-30 | 1989-06-30 | 半導体基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0334531A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04369287A (ja) * | 1991-06-17 | 1992-12-22 | Kyocera Corp | セラミック配線基板 |
| JP2007324573A (ja) * | 2006-05-30 | 2007-12-13 | Sharp Corp | 熱軟化性絶縁体と共に化合物半導体が形成されたシリコンウェハ |
| WO2017175801A1 (ja) * | 2016-04-07 | 2017-10-12 | 住友電気工業株式会社 | 多結晶セラミック基板、接合層付き多結晶セラミック基板および積層基板 |
-
1989
- 1989-06-30 JP JP16936489A patent/JPH0334531A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04369287A (ja) * | 1991-06-17 | 1992-12-22 | Kyocera Corp | セラミック配線基板 |
| JP2007324573A (ja) * | 2006-05-30 | 2007-12-13 | Sharp Corp | 熱軟化性絶縁体と共に化合物半導体が形成されたシリコンウェハ |
| WO2017175801A1 (ja) * | 2016-04-07 | 2017-10-12 | 住友電気工業株式会社 | 多結晶セラミック基板、接合層付き多結晶セラミック基板および積層基板 |
| JP2017186203A (ja) * | 2016-04-07 | 2017-10-12 | 住友電気工業株式会社 | 多結晶セラミック基板、接合層付き多結晶セラミック基板および積層基板 |
| US11545356B2 (en) | 2016-04-07 | 2023-01-03 | Sumitomo Electric Industries, Ltd. | Polycrystalline ceramic substrate, bonding-layer-including polycrystalline ceramic substrate, and laminated substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2685819B2 (ja) | 誘電体分離半導体基板とその製造方法 | |
| USRE33096E (en) | Semiconductor substrate | |
| US8048693B2 (en) | Methods and structures for relaxation of strained layers | |
| US20110094668A1 (en) | Substrate with determinate thermal expansion coefficient | |
| JPH04251957A (ja) | 誘電体分離基板の製造方法 | |
| JPH03284834A (ja) | 半導体装置の製造方法 | |
| JPH0334531A (ja) | 半導体基板 | |
| JP2003068593A (ja) | 半導体積層基板およびその製造方法 | |
| CN110491827A (zh) | 一种半导体薄膜层的转移方法及复合晶圆的制备方法 | |
| JPH0752713B2 (ja) | 化合物半導体の成長方法 | |
| JP2838121B2 (ja) | 半導体基板 | |
| JP2791900B2 (ja) | 半導体基板およびその製造方法 | |
| US4411060A (en) | Method of manufacturing dielectrically-isolated single-crystal semiconductor substrates | |
| JPS60149146A (ja) | 半導体装置の製造方法 | |
| CN107680901B (zh) | 一种半导体外延用的柔性复合衬底及制造方法 | |
| JP2754734B2 (ja) | 複合半導体基板 | |
| JPS6066811A (ja) | 化合物半導体装置の製造方法 | |
| JPH0963951A (ja) | 半導体基板の製造方法及び半導体装置の製造方法 | |
| JP2779954B2 (ja) | 半導体基板の製造方法 | |
| JPH01218009A (ja) | 結晶成長方法 | |
| JPH0324719A (ja) | 単結晶膜の形成方法及び結晶物品 | |
| JP2862018B2 (ja) | 半導体基板 | |
| JP2802439B2 (ja) | 半導体基板 | |
| JPH01230255A (ja) | 半導体基板の製造方法 | |
| JP2608443B2 (ja) | 半導体ウエハの製造方法 |