JPH04369287A - セラミック配線基板 - Google Patents

セラミック配線基板

Info

Publication number
JPH04369287A
JPH04369287A JP3144769A JP14476991A JPH04369287A JP H04369287 A JPH04369287 A JP H04369287A JP 3144769 A JP3144769 A JP 3144769A JP 14476991 A JP14476991 A JP 14476991A JP H04369287 A JPH04369287 A JP H04369287A
Authority
JP
Japan
Prior art keywords
semiconductor element
mullite
alumina
wiring layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3144769A
Other languages
English (en)
Other versions
JP2735708B2 (ja
Inventor
Atsushi Tanaka
淳 田中
Shinya Terao
慎也 寺尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP3144769A priority Critical patent/JP2735708B2/ja
Publication of JPH04369287A publication Critical patent/JPH04369287A/ja
Application granted granted Critical
Publication of JP2735708B2 publication Critical patent/JP2735708B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Compositions Of Oxide Ceramics (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はセラミック配線基板に関
し、より詳細にはGaAs半導体素子を収容する半導体
素子収納用パッケージやGaAs半導体素子、抵抗器、
コンデンサ等が載置固定される回路基板等に使用される
セラミック配線基板に関するものである。
【0002】
【従来の技術】従来、セラミック配線基板、例えば半導
体素子を収容する半導体素子収納用パッケージに使用さ
れるセラミック配線基板は、一般に酸化アルミニウム焼
結体(アルミナセラミックス) 等の電気絶縁材料から
成り、その上面略中央部に半導体素子を収容するための
凹部を有し、且つ上面にモリブデン(Mo) 、タング
ステン(W) 等の高融点金属粉末から成るメタライズ
配線層を有する絶縁基体と、半導体素子を外部電気回路
に電気的に接続するために前記メタライズ配線層に銀ロ
ウ等のロウ材を介して取着された外部リード端子と、蓋
体とから構成されており、絶縁基体の凹部底面に半導体
素子を載置固定し、半導体素子の各電極とメタライズ配
線層とをボンディングワイヤを介して電気的に接続する
とともに絶縁基体上面に蓋体をガラス、樹脂、ロウ材等
から成る封止材により接合させ、絶縁基体と蓋体とから
成る容器内部に半導体素子を気密に封止することによっ
て半導体装置となる。
【0003】
【発明が解決しようとする課題】しかしながら、近時、
半導体素子は高速駆動化、高集積化が急激に進み、半導
体素子も従来のSiから高速駆動が可能なGaAsの大
型のものが使用されるようになってきており、かかる大
型のGaAs半導体素子を従来の半導体素子収納用パッ
ケージに収容した場合、以下に述べる欠点を招来した。
【0004】即ち、半導体素子を構成するGaAs(ガ
リウム  ヒ素)とパッケージの絶縁基体を構成するア
ルミナセラミックスの熱膨張係数がそれぞれ5.7 ×
10−6/ ℃、6.5 〜7.5 ×10−6/ ℃
であり相違すること、半導体素子の形状が大型化し、半
導体素子の絶縁基体への載置接合面積が広くなってきて
いること等からパッケージの絶縁基体に半導体素子をロ
ウ材等の接着材を介して固定する際、ロウ材を加熱溶融
する熱が半導体素子と絶縁基体の両者に印加されると両
者間に熱膨張係数の相違に起因した大きな熱応力が発生
し、これが半導体素子にクラックや割れ等を発生させて
半導体素子の機能に障害を与えたり、半導体素子が絶縁
基体より剥離し、半導体素子を絶縁基体に強固に固定す
るとができないという欠点を招来する。
【0005】
【課題を解決するための手段】本発明はGaAs半導体
素子を載置固定させるセラミック配線基板であって、該
セラミック配線基板がアルミナに対するムライトの体積
比を4:1乃至3:7としたアルミナとムライトの複合
焼結体から成ることを特徴とするものである。
【0006】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1は本発明のセラミック配線基板を半導体素子収
納用パッケージに適用した場合の一実施例を示す断面図
であり、1 は絶縁基体、2 は蓋体である。この絶縁
基体1 と蓋体2 とで半導体素子4 を収容するため
の容器3 が構成される。
【0007】前記絶縁基体1 はその上面中央部に半導
体素子4 を収容するための空所を形成する段状の凹部
が設けてあり、該凹部底面にはGaAsから成る半導体
素子4 が接着材5 を介して固定される。
【0008】前記絶縁基体1 はアルミナに対するムラ
イトの体積比を4:1乃至3:7としたアルミナ  ム
ライトの複合焼結体から成り、例えばアルミナ(Al 
2 O 3 ) 粉末とムライト(3Al 2 O 3
・2SiO2 ) 粉末に適当な焼結助剤と有機溶剤、
溶媒を添加混合して泥漿状となすとともにこれをドクタ
ーブレード法、カレンダーロール法等を採用することに
よってセラミックグリーンシート( セラミック生シー
ト) を形成し、しかる後、前記セラミックグリーンシ
ートに適当な打ち抜き加工を施すとともに複数枚積層し
、高温で焼成することによって製作される。
【0009】前記アルミナに対するムライトの体積比が
4:1乃至3:7であるアルミナムライト複合焼結体は
その熱膨張係数が5.0 ×10−6/ ℃乃至6.4
 ×10−6/ ℃であり、GaAsから成る半導体素
子4 の熱膨張係数(5.7×10−6/ ℃) に近
似することから絶縁基体1 の凹部底面に半導体素子4
を接着材5 を介して固定する際、接着材5 を加熱溶
融させるための熱が絶縁基体1 と半導体素子4 の両
者に印加されたとしても両者間には大きな熱応力が発生
することは一切なく、該熱応力によって半導体素子4 
にクラックや割れ等を発生させたり、半導体素子4 を
絶縁基体1より剥離させたりすることは皆無となる。
【0010】尚、前記絶縁基体1 を構成するアルミナ
  ムライト複合焼結体はアルミナに対するムライトの
体積比が4:1未満、或いは3:7を越えると絶縁基体
1 の熱膨張係数がGaAsから成る半導体素子4 の
熱膨張係数と大きく相違し、その結果、絶縁基体1 の
凹部底面に半導体素子4 を加熱溶融させた接着材5 
を介して固定する際、絶縁基体1 と半導体素子4 の
間に大きな熱応力が発生して半導体素子4にクラックや
割れ等を発生させてしまう。従って、絶縁基体1 を構
成するアルミナ  ムライト複合焼結体はアルミナに対
するムライトの体積比を4:1乃至3:7の範囲とした
ものに特定される。
【0011】また前記絶縁基体1 には凹部段状上面か
ら容器3 の外部に導出するメタライズ配線層6 が形
成されており、該メタライズ配線層6 の凹部段状上面
部には半導体素子4 の各電極がボンディングワイヤ7
 を介して電気的に接続され、また容器3の外部に導出
された部位には外部電気回路と接続される鉄  ニッケ
ル合金から成る外部リード端子8 が銀ロウ等のロウ材
9 を介して取着される。
【0012】前記絶縁基体1 に形成されたメタライズ
配線層6 はタングステン、モリブデン、マンガン等の
高融点金属粉末から成り、該高融点金属粉末に適当な有
機溶剤、溶媒を添加混合して得た金属ペーストを絶縁基
体1 となるセラミックグリーンシートの上面に従来周
知のスクリーン印刷法等の厚膜手法により印刷塗布して
おくことによって絶縁基体1 の凹部段状上面から容器
3 の外部に導出するように被着形成される。
【0013】尚、前記絶縁基体1 に形成されたメタラ
イズ配線層6は絶縁基体1 がアルミナームライト複合
焼結体から成り、その誘電率が約8.0 程度と従来の
アルミナセラミックスに比べ低い値となっている。その
ため絶縁基体1 に形成されたメタライズ配線層6 を
伝わる信号はその伝搬速度が極めて速いものとなり、そ
の結果、絶縁基体1 の凹部底面に高速駆動を行う半導
体素子4 を固定収容したとしても該半導体素子4 へ
の信号の出し入れはメタライズ配線層6 を介して極め
てスムーズに行うことができる。
【0014】また前記絶縁基体1 に形成させたメタラ
イズ配線層6にロウ付けされる外部リード端子8 は内
部に収容する半導体素子4 を外部電気回路に接続する
作用を為し、外部リード端子8 を外部電気回路に接続
することによって内部に収容される半導体素子4 はメ
タライズ配線層6 及び外部リード端子8 を介し外部
電気回路に電気的に接続されることとなる。
【0015】尚、前記メタライズ配線層6 にロウ材9
 を介してロウ付けされた外部リード端子8 はその外
表面に耐蝕性に優れた、良導電性であるニッケル(Ni
)や金(Au)等をメッキにより1.0 乃至20.0
μm の厚みに層着させておくと外部リード端子8 の
酸化腐食が有効に防止されるとともに外部リード端子8
 を外部電気回路に良好に電気的接続することができる
。従って、外部リード端子8 の外表面にはニッケル(
Ni)や金(Au)等をメッキにより1.0 乃至20
.0μm の厚みに層着させておくことが好ましい。
【0016】かくして前記絶縁基体1 の凹部底面にG
aAsから成る半導体素子4 を接着材5 を介して載
置固定するとともに半導体素子4 の各電極をボンディ
ングワイヤ7を介して電気的に接続し、しかる後、絶縁
基体1 の上面に蓋体2 をガラス、樹脂、ロウ材等か
ら成る封止材を介して接合させ、容器3 を気密封止す
ることによって製品としての半導体装置となる。
【0017】(実験例) 次に本発明の作用効果を以下に示す実験例に基づき説明
する。
【0018】まず、アルミナとムライトを秤量して表1
 に示す体積比のアルミナ  ムライト複合焼結体を得
るとともに該複合焼結体の表面に20mm角のタングス
テンから成るメタライズ配線層を各々、20個被着形成
させる。
【0019】尚、表1 中、試料番号11は本発明品と
比較するための比較試料であり、従来一般に使用されて
いる酸化アルミニウム焼結体にタングステンから成るメ
タライズ配線層を被着形成したものである。
【0020】次に前記各メタライズ配線層の上面に15
mm角のGaAsから成る半導体素子を半田を介して載
置させるとともに該半田を300 ℃の温度で加熱溶融
させて半導体素子をメタライズ配線層上に固定させる。
【0021】そして最後に前記メタライズ配線層上に固
定された半導体素子を顕微鏡及び肉眼で観察し、半導体
素子にクラックや割れ等が発生しているものの数を調べ
、クラック等の発生率を算出した。
【0022】また同時にメタライズ配線層上に固定され
ている半導体素子を垂直方向に10Kgの力で引っ張り
、半導体素子がメタライズ配線層より剥離したものの数
を数え、剥離発生率を算出した尚、前記アルミナ  ム
ライト複合焼結体及び酸化アルミニウム焼結体に形成し
たメタライズ配線層にはその表面にニッケルを2.0 
μm の厚みに層着し、メタライズ配線層と半田との接
合性を良好なものとしておいた。上記の結果を表1 に
示す。
【0023】
【表1】
【0024】上記実験結果からも判るように従来の酸化
アルミニウム焼結体に設けたメタライズ配線層に15m
m角の大型のGaAs半導体素子を固定したものは固定
後の半導体素子にクラックや割れ等が25%も発生して
しまい、また半導体素子のメタライズ配線層への固定も
その55%が剥離し極めて弱いものとなる。これに対し
、本発明のアルミナに対するムライトの体積比を4:1
乃至3:7としたアルミナ  ムライト複合焼結体はそ
の上面に設けたメタライズ配線層に15mm角の大型の
GaAs半導体素子を固定しても固定後の半導体素子に
はクラックや割れ等は殆ど発生せず、また半導体素子の
メタライズ配線層からの剥離も殆どなく、メタライズ配
線層に極めて強固に固定していることが判る。
【0025】
【発明の効果】以上の通り、本発明によればGaAs半
導体素子が載置固定させるセラミック配線基板をアルミ
ナに対するムライトの体積比が4:1乃至3:7である
アルミナ  ムライトの複合焼結体で形成したことから
半導体素子と該半導体素子が載置固定されるセラミック
配線基板の各々の熱膨張係数が近似し、その結果、半導
体素子をセラミック配線基板に接着材を介して固定する
際、接着材を加熱溶融させるための熱がセラミック配線
基板と半導体素子の両者に印加されたとしても両者間に
は大きな熱応力が発生することは殆どなく、該熱応力に
よって半導体素子にクラックや割れ等を発生させたり、
半導体素子をセラミック配線基板より剥離させたりする
ことが皆無となる。
【0026】尚、本発明は上述の実施例に限定されるも
のではなく、本発明の要旨を逸脱しない範囲であれば種
々の変更は可能であり、例えば半導体素子収納用パッケ
ージに変えて、GaAs半導体素子や抵抗器、コンデン
サ等が載置固定される回路基板等にも適用可能である。
【図面の簡単な説明】
【図1】本発明のセラミック配線基板を半導体素子収納
用パッケージに適用した場合の例を示す断面図である。
【符号の説明】
1・・・絶縁基体 2・・・蓋体 3・・・容器 4・・・半導体素子 5・・・接着材 6・・・メタライズ配線層 8・・・外部リード端子

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】GaAs半導体素子が載置固定されるセラ
    ミック配線基板であって、アルミナに対するムライトの
    体積比が4:1乃至3:7であるアルミナとムライトの
    複合焼結体から成るセラミック配線基板。
JP3144769A 1991-06-17 1991-06-17 セラミック配線基板 Expired - Fee Related JP2735708B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3144769A JP2735708B2 (ja) 1991-06-17 1991-06-17 セラミック配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3144769A JP2735708B2 (ja) 1991-06-17 1991-06-17 セラミック配線基板

Publications (2)

Publication Number Publication Date
JPH04369287A true JPH04369287A (ja) 1992-12-22
JP2735708B2 JP2735708B2 (ja) 1998-04-02

Family

ID=15369994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3144769A Expired - Fee Related JP2735708B2 (ja) 1991-06-17 1991-06-17 セラミック配線基板

Country Status (1)

Country Link
JP (1) JP2735708B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013116826A (ja) * 2011-12-01 2013-06-13 Sumitomo Electric Ind Ltd ムライトを主成分とする焼結体
JP2014154668A (ja) * 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 複合基板およびそれを用いた半導体ウエハの製造方法
JP2018162191A (ja) * 2017-03-27 2018-10-18 京セラ株式会社 セラミック焼結体およびこれを用いた配線基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283249A (ja) * 1988-09-21 1990-03-23 Hitachi Ltd セラミックス焼結用粉末組成物
JPH02283662A (ja) * 1989-03-20 1990-11-21 Hewlett Packard Co <Hp> 材料セラミックス及びセラミック基板の製造方法
JPH0334531A (ja) * 1989-06-30 1991-02-14 Nippon Telegr & Teleph Corp <Ntt> 半導体基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0283249A (ja) * 1988-09-21 1990-03-23 Hitachi Ltd セラミックス焼結用粉末組成物
JPH02283662A (ja) * 1989-03-20 1990-11-21 Hewlett Packard Co <Hp> 材料セラミックス及びセラミック基板の製造方法
JPH0334531A (ja) * 1989-06-30 1991-02-14 Nippon Telegr & Teleph Corp <Ntt> 半導体基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013116826A (ja) * 2011-12-01 2013-06-13 Sumitomo Electric Ind Ltd ムライトを主成分とする焼結体
JP2014154668A (ja) * 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 複合基板およびそれを用いた半導体ウエハの製造方法
JP2018162191A (ja) * 2017-03-27 2018-10-18 京セラ株式会社 セラミック焼結体およびこれを用いた配線基板

Also Published As

Publication number Publication date
JP2735708B2 (ja) 1998-04-02

Similar Documents

Publication Publication Date Title
JPH04369287A (ja) セラミック配線基板
JPH05160284A (ja) 半導体素子収納用パッケージ
JP2948990B2 (ja) 半導体素子収納用パッケージ
JP2813072B2 (ja) 半導体素子収納用パッケージ
JP3426741B2 (ja) 半導体素子収納用パッケージ
JP2813073B2 (ja) 半導体素子収納用パッケージ
JP2717727B2 (ja) 半導体素子収納用パッケージ
JP2831182B2 (ja) 金の導電層を有する電子部品
JP2740605B2 (ja) 半導体素子収納用パッケージの製造方法
JP2813074B2 (ja) 半導体素子収納用パッケージ
JP2962924B2 (ja) 電子部品収納用パッケージ
JP2783735B2 (ja) 半導体素子収納用パッケージ
JP2784094B2 (ja) 半導体素子収納用パッケージ
JP2703482B2 (ja) 配線基板
JP2948991B2 (ja) 半導体素子収納用パッケージ
JP2724075B2 (ja) 窒化アルミニウム質焼結体への金属層の被着方法
JP2742628B2 (ja) メタライズ金属層を有する窒化アルミニウム質焼結体
JP2866962B2 (ja) 半導体素子収納用パッケージの製造方法
JPH05144966A (ja) 半導体素子収納用パツケージ
JP2750255B2 (ja) 電子部品収納用パッケージ
JPH08204047A (ja) 電子部品収納用パッケージ
JPH1167950A (ja) 電子部品収納用パッケージ
JPH04266052A (ja) 半導体素子収納用パッケージ
JPH08115990A (ja) 半導体素子収納用パッケージ
JPH0411754A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees