JPH0411754A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH0411754A
JPH0411754A JP2114811A JP11481190A JPH0411754A JP H0411754 A JPH0411754 A JP H0411754A JP 2114811 A JP2114811 A JP 2114811A JP 11481190 A JP11481190 A JP 11481190A JP H0411754 A JPH0411754 A JP H0411754A
Authority
JP
Japan
Prior art keywords
insulating substrate
thermal expansion
insulating base
lid
cover
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2114811A
Other languages
English (en)
Inventor
Eiichi Hashiguchi
橋口 暎一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2114811A priority Critical patent/JPH0411754A/ja
Publication of JPH0411754A publication Critical patent/JPH0411754A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体集積回路素子を収容するための半導体素
子収納用パッケージの改良に関するものである。
(従来技術およびその課題) 従来、半導体素子、特にLSI等の半導体集積回路素子
を収容するための半導体素子収納用パッケージは、一般
にアルミナセラミックス等の電気絶縁材料から成り、そ
の上面略中央部に半導体集積回路素子を収容するための
凹部を有し、且つ上面にモリブデン(MO)、タングス
テン(W)等の高融点金属粉末から成るメタライズ金属
層を有する絶縁基体と、半導体集積回路素子を外部回路
に電気的に接続するために前記メタライズ金属層に銀ロ
ウ等のロウ材を介し取着された外部リード端子と金属製
蓋体とから構成されており、絶縁基体の凹部底面に半導
体集積回路素子を取着固定し、半導体集積回路素子の各
電極とメタライズ金属層とをボンディングワイヤを介し
て電気的に接続するとともに絶縁基体上面に金属製蓋体
を金−錫合金(AuSn合金)等から成る封止材により
接合させ、絶縁基体と蓋体とから成る容器の内部に半導
体集積回路素子を気密に封止することによって半導体装
置となる。
しかし乍ら、近時、半導体集積回路素子の大型化、信号
の伝播速度の高速化か急激に進み、該半導体集積回路素
子を上記従来の半導体素子収納用パッケージに収容した
場合、以下に述べる欠点を有したものとなる。
即ち、 ■半導体集積回路素子を構成するシリコンとパッケージ
の絶縁基体を構成するアルミナセラミックスの熱膨張係
数かそれぞれ3.0〜3.5X10−6/℃16,0〜
7.5 Xl0−’/ ’Cであり、大きく相違するこ
とから両者に半導体集積回路素子を作動させた際等に発
生する熱が印加されると両者間に大きな熱応力が発生し
、該熱応力によって半導体集積回路素子が破損したり、
半導体集積回路素子が絶縁基体より剥離して半導体装置
としての機能を喪失させてしまう。
■パッケージの絶縁基体を構成するアルミナセラミック
スはその誘電率が9〜10(室温IMH2)と高いため
、絶縁基体に設けたメタライズ金属層を伝わる信号の伝
播速度か遅く、そのため信号の高速伝播を要求する半導
体集積回路素子はその搭載収容が不可となる。
等の欠点を有していた。
そこて上記欠点を解消するために半導体素子収納用パッ
ケージの絶縁基体をアルミナセラミックスに代えて半導
体集積回路素子を構成するシリコンの熱膨張係数(3,
0〜3.5 XIO’−’/ ”C)と近似した熱膨張
係数4.0〜4゜5 Xl0−’/ ℃を有し、且つ誘
電率が6.3と低いムライト質焼結体を用いることが検
討されている。
しかし乍ら、このムライト質焼結体をパッケージの絶縁
基体として使用した場合、絶縁基体に金属製蓋体を金−
錫合金(Au−3n合金)等の封止材を介して接合する
と絶縁基体(ムライト質焼結体)と金属製蓋体(コバー
ル:54.0重量%Fe−29,0重量%Ni−17,
0重量%Co合金、42AIloy: 58.0重量%
Fe −42,0重量%Ni合金から成る)の熱膨張係
数がそれぞれ4.0〜4.5 Xl0−’/ ’C15
,7〜8.5×10−”/”Cと相違することから両者
の熱膨張係数の相違に起因する熱応力か接合部に内在し
、その結果、蓋体に小さな外力か印加されても該外力は
前記内在応力と相俊って大きくなり、蓋体を絶縁基体よ
り剥離させ、容器の気密封止を破ってしまうという問題
を有していた。
(発明の目的) 本発明は上記欠点に鑑み案出されたちので、その目的は
絶縁基体に蓋体を強固に接合するのを可能として容器の
気密封止を完全となし、内部に収容する半導体素子を長
期間にわたり正常、且つ安定に作動させることかてきる
高信頼性の半導体素子収納用パッケージを提供すること
にある。
(課題を解決するための手段) 本発明は半導体素子を収容すための凹部を有する絶縁基
体と金属製蓋体とから成る半導体素子収納用パッケージ
においで、前記絶縁基体をムライト質焼結体で形成し、
且つ金属製蓋体の熱膨張係数を3.5乃至5.OXl0
−’/ ’C(20〜400℃)としたことを特徴とす
るものである。
(実施例) 次に本発明を添付図面に示す実施例に基づき詳細に説明
する。
第1図は本発明の半導体素子収納用パッケージの一実施
例を示し、lはムライト質焼結体から成る絶縁基体、2
は金属製の蓋体である。この絶縁基体lと蓋体2とで容
器3か構成される。
前記絶縁基体lはその上面中央部に半導体集積回路素子
4を収容すための空所を形成する段状の凹部が設けてあ
り、該凹部底面には半導体集積回路素子4か接着材を介
し取着される。
また前記絶縁基体lには凹部段状上面から容器3の外部
に導出するメタライズ金属層5か形成されており、該メ
タライズ金属層5の凹部段状上面部には半導体集積回路
素子4の各電極がボンディングワイヤ6を介し電気的に
接続され、また容器3の外部に導出された部位には外部
回路と接続されるコバール(Fe−Ni−Co合金)や
42Al 1oy(Fe−Ni−Co合金)から成る外
部リード端子7か銀ロウ等のロウ材8を介し取着されて
いる。
前記ムライト質焼結体から成る絶縁基体1は例えば、ム
ライト(3A1203  ・2SiO2)、シリカ(S
iO□)、マグネシア(MgO) 、カルシア(Cab
)等の原料粉末に適当な有機溶剤、溶媒を添加混合して
泥漿状となすとともにこれをドクターブレード法を採用
すことによってグリーンシート(生シート)を形成し、
しかる後、前記グリーンシートに適当な打抜き加工を施
すとともに複数枚積層し、高温(1400〜1800℃
)で焼成することによって製作される。
また、前記メタライズ金属層5はタングステン(W)、
モリブデン(MO)等の金属粉末から成り、従来周知の
スクリーン印刷法等の厚膜手法を採用することによって
絶縁基体lの凹部段状上面から容器3の外部に導出する
よう被着形成される。
尚、前記絶縁基体1はムライト質焼結体より成っている
ことからその誘電率は6.3と低く、該絶縁基体lに設
けたメタライズ金属層5を伝わる電気信号の伝播速度を
極めて速いものとなすことかできる。
また前記絶縁基体1に被着させたメタライズ金属層5に
ロウ付けされる外部リード端子7は内部に収容する半導
体集積回路素子4を外部回路に接続する作用を為゛し、
外部リード端子7を外部回路に接続することによって内
部に収容される半導体集積回路素子4はメタライズ金属
層5及び外部リード端子7を介し外部回路に電気的に接
続されることとなる。
尚、前記外部リード端子7はニッケル(Ni)28.0
乃至32.0重量%、コバルト(Co)8.0乃至15
.0重量%で、且つ合量が38.0乃至47.0重量%
のニッケル−コバルトと53.0乃至62.0重量%の
鉄(Fe)との合金より成る金属で形成すると、その熱
膨張係数か3.5乃至5.OXl0−’/ ’Cとなっ
てムライト質焼結体から成る絶縁基体lの熱膨張係数と
近似し、外部リード端子7を絶縁基体lに強固に取着す
ることか可能となる。従っで、外部リード端子7はニッ
ケル(Ni)28.0乃至32.0重量%、コバルト(
Co)8゜0乃至15.0重量%で、且つ合量が38.
0乃至47.0重量%のニッケル−コバルトと53.0
乃至62.0重量%の鉄(Fe)との合金より成る金属
で形成することが好ましい。
また前記メタライズ金属層5にロウ材8を介してロウ付
けされた外部リード端子7はその外表面に耐蝕性に優れ
たニッケル(Ni)や金(Au)等から成る被覆層9が
メツキ等により被着されており、該被覆層9によってメ
タライズ金属層5、ロウ材8及び外部リード端子7は酸
化腐食するのか有効に防止されている。
前記絶縁基体lはまたその上面に金属製蓋体2が金−錫
合金(Au−3n合金)等から成る封止材を介して接合
され、これによって容器3の内部に半導体集積回路素子
4を気密に封止する。
前記蓋体2はニッケル(Ni)28.0乃至32.0重
量%、コバルト(Co)8.0乃至15.0重量%で、
且つ合量が38.0乃至47.0重量%のニッケル−コ
バルトと53.0乃至62゜0重量%の鉄(Fe)との
合金より成り、その熱膨張係数か3.5乃至5.OXl
0−’/ ’C(20〜400’C)のものとなってい
る。
前記蓋体2はその熱膨張係数が3.5乃至5.0×to
−’/ ”C(20〜400℃)であり、絶縁基体1を
構成するムライト質焼結体の熱膨張係数と近似している
ことから絶縁基体1に蓋体2を接合する際、絶縁基体l
と蓋体2との間には両者の熱膨張係数の相違に起因する
大きな熱応力か発生することはなく、両者の接合部に大
きな応力か内在することもない。従っで、接合後、蓋体
2に外力が印加されたとしても該外力か接合部に内在す
る応力と相俊って大となり、絶縁基体lより蓋体2を剥
離させることはなくなる。
前記蓋体2は例えは、ニッケル(Ni) 28.0乃至
32.0重量%、コバルト(Co)8.0乃至15.0
重量96で、且つ合量が38.0乃至47.0重量%の
ニッケル−コバルトと53.0乃至62.0重量%の鉄
(Fe)を加熱溶融し、合金化させてインゴットを作る
とともに該インゴットを従来周知の圧延加工法及び打抜
き加工法によって所望する厚み、形状に形成される。
かくして前記絶縁基体lの凹部底面に半導体集積回路素
子4を接着材を介し取着するとともに半導体集積回路素
子4の各電極をメタライズ金属層5にボンディングワイ
ヤ6を介し電気的に接続し、しかる後、絶縁基体lの上
面に蓋体2を、金−錫合金(AuSn合金)等から成る
封止材で取着し、容器3を気密封止することによって最
終製品としての半導体装置となる。
(実験例) 次に本発明の作用効果を以下に示す実験例に基づき説明
する。
まず、ニッケル(Ni)、コバルト(Co)及び鉄(F
e)を第1表に示す値に秤量し、これを合金化させて幅
0.4mm、長さ20.0mm、厚さ0.15mmの棒
状試料を得る。
尚、試料番号21及び22は本発明品と比較するための
比較試料であり、従来一般に蓋体として使用されている
コバール金属及び42Alloyである。
次にムライト質焼結体から成る基板の表面に幅5.0m
m、長さ2.0mm、厚さ20〜30μmのタングステ
ンメタライズ金属層を多数個、被着形成するとともに該
メタライズ金属層上に前記棒状試料を各々20個ずつ、
その一端を金−錫合金(Au−Sn合金)を介し接合す
る。
そして次に前記接合した棒状試料の他端(接合した側の
端部とは反対の端部)を接合面に対し垂直方向に所定の
力で引っ張り、棒状試料かムライト質焼結体から成る基
板より剥がれた個数を調べるとともにこれを蓋体の接合
強度の評価とした。
尚、前記棒状試料の接合面積は幅0.4mm、長さ2、
5mmの1.0mm2とし、またタングステンメタライ
ズ金属層の外表面にはニッケル(Ni)をメツキにより
1.5〜2.0μmの厚みに被着させておいた。
上記の結果を第1表に示す。
(以下、余白) 第1表 章印を付した試料番号のものは本発明の節回外のもので
あ。
上記実験結果からも判るように、従来、蓋体として使用
されているコバール金属もしくは42A11゜yから成
るもの(試料番号21及び22)は3Kgの力で引っ張
ると棒状試料のほとんとが剥がれてしまい、ムライト質
焼結体から成る絶縁基体と蓋体との接合強度か極めて低
いものであるのに対し、本発明の熱膨張係数が3.5乃
至5.OXl0−’/ ’Cの棒状試料を使用したもの
は4Kgの力で引っ張っても棒状試料の剥がれはほとん
どなく、ムライト質焼結体から成る絶縁基体と蓋体との
接合強度を極めて高いものとなすことかできる。
特に、棒状試料の熱膨張係数を3.98乃至4.68X
to−’/ ’Cの範囲としたものは5Kgの力で引っ
張っても棒状試料の剥がれはなく、蓋体をムライト質焼
結体から成る絶縁基体に強固に接合するには蓋体の熱膨
張係数を3.98乃至4.68 X 10−’/ ’C
の範囲とすることか好ましい。
(発明の効果) 以上の通り、本発明の半導体素子収納用パッケージによ
れば、ムライト質焼結体から成る絶縁基体の上面に接合
する蓋体の熱膨張係数を3.5乃至5、OXl0−’/
 ’C(20〜400℃)としたことから、絶縁基体と
蓋体の熱膨張係数を近似させることかてき、その結果、
絶縁基体上面に蓋体を接合する際、絶縁基体と蓋体との
間には両者の熱膨張係数の相違に起因する熱応力はほと
んど発生せず、絶縁基体に蓋体を極めて強固に接合させ
るのを可能として容器の気密封止を完全となし、内部に
収容する半導体集積回路素子を長期間にわたり正常、且
つ安定に作動させることかできる高信頼性の半導体素子
収納用パッケージとなる。
【図面の簡単な説明】 第1図は本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。 1:絶縁基体 2:蓋体 3:容器 5:メタライズ金属層 7:外部リード端子8:ロウ材

Claims (2)

    【特許請求の範囲】
  1. (1)半導体素子を収容すための凹部を有する絶縁基体
    と金属製蓋体とから成る半導体素子収納用パッケージに
    おいて、前記絶縁基体をムライト質焼結体で形成し、且
    つ金属製蓋体の熱膨張係数を3.5乃至5.0×10^
    −^6/℃(20〜400℃)としたことを特徴とする
    半導体素子収納用パッケージ。
  2. (2)前記金属製蓋体がニッケル28.0乃至32.0
    重量%、コバルト8.0乃至15.0重量%で、且つ合
    量が38.0乃至47.0重量%のニッケル−コバルト
    と53.0乃至62.0重量%の鉄との合金より成るこ
    とを特徴とする特許請求の範囲第1項記載の半導体素子
    収納用パッケージ。
JP2114811A 1990-04-28 1990-04-28 半導体素子収納用パッケージ Pending JPH0411754A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2114811A JPH0411754A (ja) 1990-04-28 1990-04-28 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2114811A JPH0411754A (ja) 1990-04-28 1990-04-28 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JPH0411754A true JPH0411754A (ja) 1992-01-16

Family

ID=14647277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2114811A Pending JPH0411754A (ja) 1990-04-28 1990-04-28 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JPH0411754A (ja)

Similar Documents

Publication Publication Date Title
JPH0411754A (ja) 半導体素子収納用パッケージ
JP2735708B2 (ja) セラミック配線基板
JPH03196664A (ja) 半導体素子収納用パッケージ
JP2750237B2 (ja) 電子部品収納用パッケージ
JP2873105B2 (ja) 半導体素子収納用パッケージ
JP2813073B2 (ja) 半導体素子収納用パッケージ
JP2601313B2 (ja) 半導体素子収納用パッケージ
JP2813074B2 (ja) 半導体素子収納用パッケージ
JPH05160284A (ja) 半導体素子収納用パッケージ
JP2813072B2 (ja) 半導体素子収納用パッケージ
JP2801449B2 (ja) 半導体素子収納用パッケージ
JP2784094B2 (ja) 半導体素子収納用パッケージ
JP2717727B2 (ja) 半導体素子収納用パッケージ
JP2866962B2 (ja) 半導体素子収納用パッケージの製造方法
JP2784095B2 (ja) 半導体素子収納用パッケージ
JP2783735B2 (ja) 半導体素子収納用パッケージ
JP3426741B2 (ja) 半導体素子収納用パッケージ
JPH0321046A (ja) 半導体素子収納用パッケージ
JPH0745962Y2 (ja) 半導体素子収納用パッケージ
JPH06120364A (ja) 半導体素子収納用パッケージ
JP2514908Y2 (ja) 半導体素子収納用パッケージ
JP2750256B2 (ja) 半導体素子収納用パッケージ
JP2740606B2 (ja) 半導体素子収納用パッケージ
JPH08125049A (ja) 半導体素子収納用パッケージ
JP2514910Y2 (ja) 半導体素子収納用パッケージ