JPH0321046A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JPH0321046A
JPH0321046A JP15637789A JP15637789A JPH0321046A JP H0321046 A JPH0321046 A JP H0321046A JP 15637789 A JP15637789 A JP 15637789A JP 15637789 A JP15637789 A JP 15637789A JP H0321046 A JPH0321046 A JP H0321046A
Authority
JP
Japan
Prior art keywords
external lead
lead terminal
thermal expansion
insulating substrate
weight
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15637789A
Other languages
English (en)
Inventor
Minobu Kunitomo
美信 國友
Shinya Terao
慎也 寺尾
Masami Terasawa
寺澤 正巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP15637789A priority Critical patent/JPH0321046A/ja
Publication of JPH0321046A publication Critical patent/JPH0321046A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体集積回路素子を収容するための半導体素
子収納用パソケージの改良に関するものである。
(従来の技術) 従来、半導体素子、特に1、Sl等の半導体集積回路素
子を収容するための半導体素子収納用パソケージは、一
般にアルミナセラξソクス等の電気絶縁材料から成り、
その上面略中央部に半導体集積回路素子を収容するする
ための空所を有し、かつ上面にモリブデン(MO)、タ
ングステン(W)等の高融点金属粉末から成るメタライ
ズ金属層を有する絶縁基体と、半導体集積回路素子を外
部回路に電気的に接続するために前記メタライズ金属層
に根ロウ等のロウ材を介し取着された外部リード端子と
蓋体とから構威されており、絶縁基体と蓋体とから成る
容器内部に半導体集積回路素子が収容され、気密封止さ
れて半導体装置となる。
しかし乍ら、近時、半導体集積回路素子の大型化、信号
の伝播速度の高速化が急激に進み、該半導体集積回路素
子を上記従来の半導体素子収納用パッケージに収容した
場合、以下に述べる欠点を有したものとなる。
即ち、 ■半導体集積回路素子を構或するシリコンとパッケージ
の絶縁基体を構或するアル宅ナセラξ7クスの熱膨張係
数がそれぞれ3.0〜3.5 X10−67 ’c、6
.0〜7.5 xlO−’/ ’cであり、大きく相違
することから両者に半導体集積回路素子を作動させた際
等に発生ずる熱が印加されると両者間に大きな熱応力が
発生し、該熱応力によって半導体集積回路素子が破}員
したり、絶縁基体より剥離して半導体装置としての機能
を喪失させてしまう ■パソケージの絶縁基体を構成するアルミナセラミンク
スはその誘電率が9〜10(室温IMtlz) と高い
ため、絶縁基体に設けたメタライズ金属層を伝わる信号
の伝播速度が遅く、そのため信号の高速伝播を要求する
半導体集積回路素子はその搭載収容が不可となる 等の欠点を有していた。
そこで上記欠点を解消するために半導体素子収納用バ・
7ケージの絶縁基体をアル旦ナセラミソクスに代えて半
導体集積回路素子を構戒ずるシリコンの熱膨張係数(3
.0〜3.5xlO−’/ ’C) と近似した熱膨張
係数4.0〜4.5 xlO−’/ ℃を有し、かつ誘
電率が6.3と低いムライl−質焼結体を用いることが
検罰されている。
しかし乍ら、このムライト質焼結体をバンケーシの絶縁
基体として使用した場合、絶縁基体に設けたメタライズ
金属層に外部リード端子を銀ロウ等のロウ材を介しロウ
付けずると絶縁基体(ムライ1・質焼結体)と外部リー
ド端子(コハールや42A1、LOY等から成る)の熱
膨張係数がそれぞれ4.0〜4.5 XIO−6/ ’
C、5.2〜6.O xlO−’/ ℃と相違ずること
から両者の熱膨張係数の相違に起因する熱応力がロウ付
け部に内在し、その結果、外部リド端子に小さな外力が
印加されても該外力は前記内在応力と相俊って大きくな
り外部リート端子を絶縁基体より剥離させてしまうとい
う問題を有していた。
(発明の目的) 本発明は上記欠点に鑑み案出されたもので、そ3 4一 の目的は絶縁基体に設けたメタライズ金属層に外部リー
ド端子を強固にロウ付けずるのを可能とし極めて信頼性
の高い半導体素子収納用パ,ケージを提供することにあ
る。
(課題を解決するための手段) 本発明はムライト質焼結体から成る絶縁容器の外表面に
多数の外部リード端子を取着して成る半導体素子収納用
パッケージにおいて、前記外部リド端子の熱膨張係数を
3.5乃至5.O xlO−’/ ’c(20〜400
℃)としたことを特徴とするものである。
(実施例) 次に本発明を添付図面に示す実施例に基づき訂細に説明
する。
第1図は本発明の半導体素子収納用パノケージの一実施
例を示し、1はムライ1・質焼結体から成る絶縁基体、
2ば蓋体である。この絶縁基体1と蓋体2とで容器3が
構成される。
前記絶縁基体1はその上面中央部に半導体集積回路素子
を収容するための空所を形戒ずる段状の凹部が設けてあ
り、凹部底面には半導体集積回路素子4が接着材を介し
取着される。
また前記絶縁基体1ムこは四部段状上面から容器3の外
部に導出するメタライズ金属層5が形威されており、該
メタライズ金属層5の凹部段状上面部には半導体集積回
路素子4の電極がワイヤ6を介し電気的に接続され、ま
た容器3の外部に導出された部位には外部回路と接続さ
れる外部リード端子7が銀ロウ等のロウ材8を介し取着
されている。
前記ムライト焼結体から成る絶縁基体Iは例えば、ムラ
イ1・(3八1203・2SiOz ) 、シリカ(S
 i O 2 )、マグ不シア(MgO) 、カルシア
(Cab)等の原料粉末に適当な有機溶剤、溶媒を添加
混合して泥漿状となすとともにこれをドクターブレード
法を採用することによってグリーンシ一ト(生シー1−
)を形威し、しかる後、前記グリーンシー1・に適当な
打ち抜き加工を施すとともに複数枚積層し、高温(14
00〜1800’c)で焼戒することによって製作され
る。
5 6 また、前記メタライズ金属層5ばタングステン(W)、
モリブデン(MO)等の金属粉末から戒り、従来周知の
スクリーン印刷法等の厚膜手法を採用することによって
絶縁基体1の凹部段状上面から容器3の外部に導出する
よう被着形威される。
尚、前記絶縁基体1はムライI−質焼結体より成ってい
ることからその誘電率は6.3と低く、該絶縁基体1に
設けたメタライズ金属層5を伝わる電気信号の伝播速度
を極めて速いものとなすことができる。
また前記絶縁基体Iに被着させたメタライズ金属層5に
ロウ付けされる外部リード端子7は内部に収容する半導
体集積回路素子4を外部回路に接続する作用を為し、外
部リード端子7を外部回路に接続することによって内部
に収容される半導体集積回路素子4はメタライズ金属層
5及び外部リード端子7を介し外部回路に電気的に接続
されることとなる。
前記外部リード端子7は例えば、ニソヶル28.0乃至
32.0重量%、コバルト8.0乃至15。0重量%、
で、かつ含量が38.0乃至47.0重量%のニッケル
コバルトと53.0〜62.0重量%の鉄の合金より威
り、その熱膨張係数が3.5乃至5.O xlo−6/
 ”c(20〜400℃)のものとなっている。
前記外部リード端子7はその熱膨張係数が3.5乃至5
.O xlO−6/ ’c(20〜400℃)であり、
絶縁基体1を構或するムライト質焼結体の熱膨張係数と
近似していることから絶縁基体1に設けたメタライズ金
属層5に外部リード端子7をロウ付けずる際、絶縁基体
1と外部リード端子7との間には両者の熱膨張係数の相
違に起因する大きな熱応力が発生することはなく、両者
のロウ付け部に大きな応力が内在することもない。従っ
て、ロウ付け後、外部リード端子7に外力が印加された
としても該外力がロウ付け部に内在する応力と相俊って
大となり、絶縁基体1より外部リード端子7を剥離させ
ることはなくなる。
前記外部リード端子7は例えば、ニッケル28.0乃至
32.0重量%、コハルI−8.0乃至15.0重量%
で、且つ含量が38.0乃至47.0重量%のニッケル
−コハ=7 8 ルトと53.0〜62.0重量%の鉄を加熱熔融し、合
金化させてインゴソトを作るとともに該インゴソ1・を
従来周知の圧延加工法及び打ち抜き加工法によって所望
する厚み形状に形威される。
尚、前記メタライズ金属層5にロウ祠8を介してロウ付
けされた外部リード端子7はその外表面に耐蝕性に優れ
たニッケル(旧)や金(Au)等から成る被覆層9がメ
ッキ等により被着されており、外被覆層9によってメタ
ライズ金属層5、ロウ利8及び外部リード端子7は酸化
腐食するのが有効に防止されている。
かくして前記絶縁基体1の凹部底面に半導体集積回路素
子4を接着材を介し取着するとともに、半導体集積回路
素子4の各電極をメタライズ金属層5にワイヤ6を介し
電気的に接続し、しかる後、絶縁基体1の上面に蓋体2
を、ガラス、樹脂等の封止部材で取着し、容器3を気密
に封止することによって製品としての半導体装置となる
(実験例) 次に本発明の作用効果を以下に示す実験例に基づき説明
する。
まず、ニッケル(Ni)、コバルト(Co)及び鉄(F
e)を第1表に示す値に秤量し、これを合金化させて幅
0.4mm 、長さ20.On+m、厚さ0. 15m
mの外部リード端子試料を得る。
尚、試料番号21及び22は本発明品と比較するための
比較試料であり、従来一般に外部リード端子として使用
されているコハール金属及び42AIIo.yである。
次にムライト質焼結体から成る基板の表面に幅5.0m
m ,長さ2.0mm ,厚さ20〜30μmのタング
ステン(W)メタライズ金属層を多数個、被着形威する
とともに該メタライズ金属層上に前記外部リード端子試
料を夫々20個ずつ、その一端を銀ロウ材(BAg8:
銀72重量%,銅28重量%)を介しロウ付けする。
そして次に前記ロウ付けした外部リード端子試料の他端
(ロウ付けした側の端部とは反対の端部)をロウ付け面
に対し垂直方向に所定の力で引っ張り、外部リード端子
試料がムライ1・質焼結体か9 1〇一 ら成る基板より剥がれた個数を調べるとともに、これを
外部リード端子のじ】ウ付の強度の評価とした。
尚、前記外部リード端子試籾のロウ付け面積は幅0.4
mm 、長さ2.5mmの1.0mm2とし、またタン
グステンメタライズ金属層の外表面にはニッケル(Ni
)をメッキにより1.5〜2.0μmの厚みに被着させ
ておいた。
」二記の結果を第1表に示す。
(以下、余白) 11 上記実験結果からも判るように、従来の使用さる外部リ
ード端子(試料番号21及び22)は3hの力で引っ張
ると外部リード端子のすべてが剥がれてしまい、ムライ
ト質焼結体から戊る基板と外部リード端子とのロウ付け
強度が極めて低いものであるのに対し、本発明の熱膨張
係数が3.5乃至5.0×10−6/℃の外部リード端
子を使用したものは4 Kgの力で引っ張っても外部リ
ード端子が剥がれることはほとんどなくムライト質焼結
体から成る基板と外部リード端子とのロウイ」け強度が
極めて高いものであることが判る。
特に外部リード端子の熱膨張係数を3.98乃至4.6
8X10−’/ ℃の範囲としたものは5Kgの力で引
っ張っても外部リード端子の剥がれはなく、外部リード
端子をムライ1・質焼結体から成る基板に強固にロウ付
けずるには外部リード端子の熱膨張係数を3.98乃至
4.68 x 10−’/ ’cの範囲とすることが好
ましい。
(発明の効果) 以上の通り、本発明の半導体素子収納用パンケ14 ージによれば、ムライト質焼結体から成る絶縁容器の外
表面に取着する外部リード端子の熱膨張係数を3.5乃
至5.O xlO−6/ ’c(20〜400℃)とし
たことから、容器と外部リード端子の熱膨張係数を近似
させることができ、その結果、容器の外表面に被着させ
たメタライズ金属層に外部リード端子をロウ付けする際
、容器と外部リード端子との間には両者の熱膨張係数の
相違に起因する熱応力はほとんど発生せず、容器の外表
面に設けたメタライズ金属層に外部リード端子を極めて
強固にロウ付けずることを可能として、高信頼性の半導
体素子収納用パソケージを提供ずることができる。
【図面の簡単な説明】
第1図は本発明の半導体素子収納用パッケージの一実施
例を示す断面図である。 l:絶縁基体 2:蓋体 3:容器 5:メタライズ金属層 7:外部リード端子8:ロウ材

Claims (2)

    【特許請求の範囲】
  1. (1)ムライト質焼結体から成る絶縁容器の外表面に多
    数の外部リード端子を取着して成る半導体素子収納用パ
    ッケージにおいて、前記外部リード端子の熱膨張係数を
    3.5乃至5.0×10^−^6/℃(20〜400℃
    )としたことを特徴とする半導体素子収納用パッケージ
  2. (2)前記外部リード端子が、ニッケル28.0乃至3
    2.0重量%、コバルト8.0乃至15.0重量%で、
    且つ合量が38.0乃至47.0重量%のニッケル−コ
    バルトと53.0乃至62.0重量%の鉄の合金より成
    ることを特徴とする特許請求の範囲第1項記載の半導体
    素子収納用パッケージ。
JP15637789A 1989-06-19 1989-06-19 半導体素子収納用パッケージ Pending JPH0321046A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15637789A JPH0321046A (ja) 1989-06-19 1989-06-19 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15637789A JPH0321046A (ja) 1989-06-19 1989-06-19 半導体素子収納用パッケージ

Publications (1)

Publication Number Publication Date
JPH0321046A true JPH0321046A (ja) 1991-01-29

Family

ID=15626423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15637789A Pending JPH0321046A (ja) 1989-06-19 1989-06-19 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JPH0321046A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
WO2004100348A1 (en) * 2003-05-06 2004-11-18 Enecsys Limited Power supply circuits

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136390A (ja) * 1983-12-26 1985-07-19 株式会社日立製作所 セラミツクモジユ−ル

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60136390A (ja) * 1983-12-26 1985-07-19 株式会社日立製作所 セラミツクモジユ−ル

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
US5407502A (en) * 1989-12-19 1995-04-18 Fujitsu Limited Method for producing a semiconductor device having an improved adhesive structure
WO2004100348A1 (en) * 2003-05-06 2004-11-18 Enecsys Limited Power supply circuits

Similar Documents

Publication Publication Date Title
JPH0321046A (ja) 半導体素子収納用パッケージ
JP2735708B2 (ja) セラミック配線基板
JP2601313B2 (ja) 半導体素子収納用パッケージ
JP2764340B2 (ja) 半導体素子収納用パッケージ
JP2873105B2 (ja) 半導体素子収納用パッケージ
JP2703456B2 (ja) 配線基板
JP2759297B2 (ja) リード付き電子部品
JPH05160284A (ja) 半導体素子収納用パッケージ
JP2784095B2 (ja) 半導体素子収納用パッケージ
JP2784094B2 (ja) 半導体素子収納用パッケージ
JP2813074B2 (ja) 半導体素子収納用パッケージ
JP2831182B2 (ja) 金の導電層を有する電子部品
JPH05222472A (ja) リード付き電子部品
JP2717727B2 (ja) 半導体素子収納用パッケージ
JP4127390B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4167576B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2710893B2 (ja) リード付き電子部品
JP2813072B2 (ja) 半導体素子収納用パッケージ
JP2813073B2 (ja) 半導体素子収納用パッケージ
JP2004228532A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JPH04168750A (ja) 半導体素子収納用パッケージ
JPH02303058A (ja) 半導体素子収納用パッケージ
JP3537667B2 (ja) 配線基板
JPH08125049A (ja) 半導体素子収納用パッケージ
JP2685159B2 (ja) 電子部品収納用パッケージ