JPH05222472A - リード付き電子部品 - Google Patents

リード付き電子部品

Info

Publication number
JPH05222472A
JPH05222472A JP4028630A JP2863092A JPH05222472A JP H05222472 A JPH05222472 A JP H05222472A JP 4028630 A JP4028630 A JP 4028630A JP 2863092 A JP2863092 A JP 2863092A JP H05222472 A JPH05222472 A JP H05222472A
Authority
JP
Japan
Prior art keywords
external lead
copper
lead terminal
wiring layer
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4028630A
Other languages
English (en)
Inventor
Yoshihiro Hosoi
義博 細井
Motoi Nishida
基 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP4028630A priority Critical patent/JPH05222472A/ja
Publication of JPH05222472A publication Critical patent/JPH05222472A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】絶縁基体に被着させたメタライズ配線層に取着
される外部リード端子の露出外表面全面にメッキ金属層
を均一厚みに層着させ、外部リード端子に外観不良や断
線等が発生するのを極小となしたリード付き電子部品を
提供することにある。 【構成】絶縁基体1に被着させたメタライズ配線層5に
ロウ材8を介して外部リード端子7を取着して成るリー
ド付き電子部品において、前記外部リード端子7をニッ
ケル0.5 乃至30.0重量%、残部が銅から成る銅−ニッケ
ル合金を主成分とする金属、或いは銅−ニッケル合金の
うち銅の2.0 重量%以下を鉄、マンガン、亜鉛のうち少
なくとも1 種で置換した金属で形成した。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は外部リード端子を有する
電子部品、具体的には半導体素子収納用パッケージやハ
イブリッドIC用配線基板等のリード付き電子部品の改
良に関するものである。
【0002】
【従来技術及びその課題】従来、リード付き電子部品、
例えば半導体素子を収容するための半導体素子収納用パ
ッケージはアルミナセラミックス等の電気絶縁材料から
成り、その上面の略中央部に半導体素子を収容するため
の凹部及び該凹部周辺から外周端にかけて導出されたタ
ングステン、モリブデン、マンガン等の高融点金属粉末
から成るメタライズ配線層を有する絶縁基体と、半導体
素子を外部電気回路に電気的に接続するために前記メタ
ライズ配線層に銀ロウ等のロウ材を介し取着されたコバ
ール金属(54重量%Fe-29 重量%Ni-17 重量%Co合金)
や42アロイ(58 重量%Fe-42重量%Ni合金) 等の鉄を主
成分とする金属から成る外部リード端子と、蓋体とから
構成されており、絶縁基体の凹部底面に半導体素子を取
着固定し、半導体素子の各電極とメタライズ配線層とを
ボンディングワイヤを介して電気的に接続するとともに
絶縁基体上面に蓋体をガラス、樹脂等の封止材により接
合させ、内部に半導体素子を気密に封止することによっ
て半導体装置となる。
【0003】尚、この従来の半導体素子収納用パッケー
ジは外部リード端子と外部電気回路との電気的接続を良
好とするために、また外部リード端子が酸化腐食するの
を防止するために通常、外部リード端子の外表面にはニ
ッケル、金等の良導電性で、且つ耐蝕性に優れた金属が
メッキにより層着されている。
【0004】しかしながら、近時、半導体素子は高速度
化が急激に進み、従来の半導体素子収納用パッケージで
は外部リード端子がコバール金属や42アロイから成り、
電気抵抗が高く、電気信号の高速伝播に適さないもので
あるため高速駆動を行う半導体素子はその収容が不可と
なる欠点を有していた。
【0005】そこで上記欠点を解消するために外部リー
ド端子として銅を主成分とする金属、具体的には銅にジ
ルコニウムやベリリウムを0.05〜2.0 重量%程度含有さ
せた低抵抗の金属を使用することが提案されている。
【0006】しかしながら、外部リード端子を銅にジル
コニウムやベリリウムを含有させた金属で形成するとジ
ルコニウムやベリリウムは酸化物を形成し易いという性
質を有しているため外部リード端子を絶縁基体のメタラ
イズ配線層に銀ロウ等のロウ材を介してロウ付け取着す
る際、ロウ付け時の熱によって外部リード端子表面にジ
ルコニウムやベリリウムの酸化物が偏析し、これが外部
リード端子の外表面にニッケルや金等の良導電性で、且
つ耐蝕性に優れた金属を層着させる場合に均一層着を阻
害し、外部リード端子に外観不良や腐食による断線を発
生させてしまうという欠点を誘発する。
【0007】
【発明の目的】本発明は上記欠点に鑑み案出されたもの
で、その目的は絶縁基体に被着させたメタライズ配線層
に取着される外部リード端子の露出外表面全面にメッキ
金属層を密着性良く、且つ外表面を完全に覆う如く層着
させ、外部リード端子に外観不良や断線等が発生するの
を極小となしたリード付き電子部品を提供することにあ
る。
【0008】
【課題を解決するための手段】本発明は、絶縁基体に被
着させたメタライズ配線層にロウ材を介して外部リード
端子を取着して成るリード付き電子部品において、前記
外部リード端子はニッケル0.5 乃至30.0重量%、残部が
銅から成る銅−ニッケル合金を主成分とする金属により
形成されていることを特徴とするものである。
【0009】
【実施例】次に本発明を添付図面に基づき詳細に説明す
る。図1及び図2 は本発明のリード付き電子部品として
半導体素子を収容するための半導体素子収納用パッケー
ジを例にとって示した断面図及び平面図であり、1は電
気絶縁材料から成る絶縁基体、2 は同じく電気絶縁材料
から成る蓋体である。この絶縁基体1 と蓋体2 とで半導
体素子4 を収容するための容器3 が構成される。
【0010】前記絶縁基体1 にはその上面中央部に半導
体素子を収容するための空所を形成する凹部1aが設けら
れており、該凹部1a底面には半導体素子4 が接着材を介
し取着される。
【0011】前記絶縁基体1 は、例えばアルミナセラミ
ックス等の電気絶縁材料から成り、アルミナ(Al 2 O
3 ) 、シリカ(SiO2 ) 、カルシア(CaO) 、マグネシア
(MgO) 等の原料粉末に適当な有機溶剤、溶媒を添加混合
して泥漿状となすとともに、これを従来周知のドクター
ブレード法やカレンダーロール法を採用することによっ
てシート状のセラミックグリーンシートを形成し、しか
る後、前記セラミックグリーンシートに適当な打ち抜き
加工を施すとともに複数枚積層し、高温( 約1600℃) で
焼成することによって製作される。
【0012】また前記絶縁基体1 には凹部1a周辺から外
周端にかけてメタライズ配線層5 が被着形成されてお
り、メタライズ配線層5 の凹部1a周辺部には半導体素子
4 の電極がボンディングワイヤ6 を介し電気的に接続さ
れ、またメタライズ配線層5 の外周端部には外部電気回
路と接続される多数の外部リード端子7 が銀ロウ等のロ
ウ材8 を介し取着されている。
【0013】前記メタライズ配線層5 はタングステン、
モリブデン、マンガン等の高融点金属粉末から成り、該
高融点金属粉末に適当な有機溶剤、溶媒を添加混合して
得た金属ペーストを絶縁基体1 となるセラミックグリー
ンシートに従来周知のスクリーン印刷法等により予め印
刷塗布しておくことによって絶縁基体1 の上面に被着さ
れる。
【0014】尚、前記メタライズ配線層5 はその外表面
にニッケルを1.0 乃至10.0μm の厚みにメッキにより層
着させておくと、該ニッケルメッキ層がメタライズ配線
層5の酸化腐食を有効に防止し、且つメタライズ配線層5
に外部リード端子7 をロウ材8 を介し取着する際、メ
タライズ配線層5 に対するロウ材8 の濡れ性を良好とし
て外部リード端子7 とメタライズ配線層5 との取着強度
を大幅に向上させることができる。従って、メタライズ
配線層5 の外表面にはニッケルをメッキにより1.0 乃至
10.0μm の厚みに層着させておくことが好ましい。
【0015】また前記絶縁基体1 の外周端部に取着され
た外部リード端子7 は内部に収容する半導体素子4 を外
部電気回路に接続する作用を為し、外部リード端子7 を
外部電気回路に電気的に接続することによって内部に収
容した半導体素子4 はメタライズ配線層5 及び外部リー
ド端子7 を介し外部電気回路に接続されることとなる。
【0016】前記外部リード端子7 はニッケル(Ni)0.5
乃至30.0重量%、残部が銅(Cu)から成る銅−ニッケル合
金、もしくは銅−ニッケル合金中の銅の2.0 重量%以下
を鉄(Fe)、マンガン(Mn)、亜鉛(Zn)の少なくとも1 種で
置き換えた金属から成っており、かかる組成の外部リー
ド端子はその電気抵抗値が0.04m Ω・cm以下と低抵抗で
あることから外部リード端子7 を伝わる電気信号の伝播
速度を極めて速いもとなすことができる。
【0017】また前記銅−ニッケル合金、もしくは銅−
ニッケル合金中の銅の2.0 重量%以下を鉄(Fe)、マンガ
ン(Mn)、亜鉛(Zn)の少なくとも1 種で置き換えた金属か
ら成る外部リード端子7 はニッケル、マンガン、鉄、亜
鉛が比較的酸化物を形成し難い金属であるため外部リー
ド端子7 を絶縁基体1 に被着させたメタライズ配線層5
に銀ロウ等のロウ材8 を介して取着する際、外部リード
端子7 の表面にニッケルやマンガン等の酸化物が偏析す
ることは殆どなく、その結果、外部リード端子7 の外表
面に後述するニッケルや金等の良導電性で、且つ耐蝕性
に優れた金属をメッキにより層着させる際、メッキ金属
層を外部リード端子7 の外表面全面に密着性良く、且つ
外表面を完全に覆う如く層着させることができ、外部リ
ード端子7 に外観不良等が発生するのを皆無となすこと
が可能となる。
【0018】尚、前記外部リード端子7 は銅にニッケル
を0.5 乃至30.0重量%含有させて形成するのはニッケル
が0.5 重量%未満となると外部リード端子が軟質とな
り、僅かの外力印加によっても容易に変形して外部回路
基板との接続に支障をきたし、また30.0重量%を越える
と外部リード端子の電気抵抗が高く成り、電気信号の高
速伝播に適さないものとなるためである。
【0019】また銅−ニッケル合金中の銅の2.0 重量%
以下を鉄、マンガン、亜鉛の少なくとも1 種で置換する
のは外部リード端子の電気抵抗を低い値に維持したまま
外部リード端子の硬度を変形し難い硬いものとなすため
であり、置換が2.0 重量%を越えると外部リード端子が
脆弱となり、ロウ付け時の熱ストレス等によって断線等
の原因となるクラックが多量に発生してしまう。
【0020】前記外部リード端子7 はまたその外表面に
該外部リード端子7 と外部電気回路との電気的接続を良
好とするために、また外部リード端子7 が酸化腐食すの
を有効に防止するためにニッケル、金等から成る良導電
性で、且つ耐蝕性に優れた金属より成るメッキ金属層9
が従来周知のメッキ法により層着される。
【0021】尚、この場合、外部リード端子7 の外表面
には該外部リード端子7 中に含まれるニッケルやマンガ
ン、鉄、亜鉛等の酸化物の偏析が殆どないことから外表
面全面にメッキ金属層9 を密着性良く、且つ外表面を完
全に被覆する如く層着させることができる。
【0022】かくしてこの半導体素子収納用パッケージ
によれば、絶縁基体1 の凹部1a底面に半導体素子4 をガ
ラス、樹脂、ロウ材等の接着材を介し取着固定するとと
もに該半導体素子4 の各電極をボンディングワイヤ6 に
より外部リード端子7 が取着されたメタライズ配線層5
に接続させ、しかる後、絶縁基体1 と蓋体2 を樹脂等か
ら成る封止材で接合させ、絶縁基体1 と蓋体2 とから成
る容器3 内部に半導体素子4 を気密に封止することによ
って最終製品としての半導体装置となる。
【0023】( 実験例)次に本発明の作用効果を以下の
実験例に基づき説明する。
【0024】まず銅(Cu)とニッケル(Ni)、鉄(Fe)、マン
ガン(Mn)、亜鉛(Zn)の含有量を表1に示す値となる外部
リード端子を各々準備し、これを一辺に7 本ずつ、合計
28本取着した図2 に示す構造の半導体素子収納用パッケ
ージを評価用サンプルとして各々、20個( 外部リード端
子の総数、各560 本) を作成する。
【0025】次に前記評価用サンプルの外部リード端子
の外表面にニッケルメッキ及び金メッキを施し、1.27〜
8.89μm のニッケルメッキ層及び1.52〜5.72μm の金メ
ッキ層を層着させる。
【0026】そして次に前記評価用サンプルに450 ℃の
温度を10分間印加し、しかる後、各サンプルの外部リー
ド端子表面を顕微鏡で観察し、外部リード端子中に含ま
れるニッケルやマンガン等の酸化物の偏析に起因すると
思われる外観不良の発生数を調べ、発生率を算出した。
【0027】尚、表中、試料番号17、18は本発明と比較
するための比較試料であり、従来使用されている銅(Cu)
にジルコニウム(Zr)やベリリウム(Be を含有させたもの
である。
【0028】上記の結果を表1 に示す。
【0029】
【表1】
【0030】上記実験結果からも判るように銅にジルコ
ニウムやベリリウムを含有させた合金で外部リード端子
を形成した従来品は外観不良の発生率が15.2% 以上と極
めて多い。これに対し、銅−ニッケル合金、もしくは銅
−ニッケル合金中の銅の2.0重量%以下を鉄(Fe)、マン
ガン(Mn)、亜鉛(Zn)の少なくとも1 種で置き換えた金属
から成る本発明品は外観不良が一切なく、外部リード端
子の外表面にメッキ金属層が密着性良く、且つ完全に被
覆する如く層着していることが判る。
【0031】
【発明の効果】本発明のリード付き電子部品によれば、
絶縁基体に被着させたメタライズ配線層にロウ材を介し
て取着する外部リード端子をニッケル0.5 乃至30.0重量
%、残部が銅から成る銅−ニッケル合金、或いは銅−ニ
ッケル合金のうち銅の2.0 重量%以下を鉄、マンガン、
亜鉛のうち少なくとも1 種で置換した金属で形成したこ
とから外部リード端子の外表面に耐蝕性に優れたメッキ
金属層を密着性良く、且つ完全に被覆する如く層着させ
ることが可能となり、これによって外部リード端子の外
観不良等の発生を極小となすことができる。
【図面の簡単な説明】
【図1】本発明のリード付き電子部品を半導体素子収納
用パッケージを例に採って示す断面図である。
【図2】図1に示した半導体素子収納用パッケージの平
面図である。
【符号の説明】
1・・・・・・絶縁基体 2・・・・・・蓋体 4・・・・・・半導体素子 5・・・・・・メタライズ配線層 7・・・・・・外部リード端子 9・・・・・・メッキ金属層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】絶縁基体に被着させたメタライズ配線層に
    ロウ材を介して外部リード端子を取着して成るリード付
    き電子部品において、前記外部リード端子はニッケル0.
    5 乃至30.0重量%、残部が銅から成る銅−ニッケル合金
    を主成分とする金属により形成されていることを特徴と
    するリード付き電子部品。
  2. 【請求項2】前記外部リード端子を形成する銅−ニッケ
    ル合金のうち銅の2.0 重量%以下が鉄、マンガン、亜鉛
    のうち少なくとも1 種で置換されていることを特徴とす
    る請求項1 に記載のリード付き電子部品。
JP4028630A 1992-02-15 1992-02-15 リード付き電子部品 Pending JPH05222472A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4028630A JPH05222472A (ja) 1992-02-15 1992-02-15 リード付き電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4028630A JPH05222472A (ja) 1992-02-15 1992-02-15 リード付き電子部品

Publications (1)

Publication Number Publication Date
JPH05222472A true JPH05222472A (ja) 1993-08-31

Family

ID=12253873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4028630A Pending JPH05222472A (ja) 1992-02-15 1992-02-15 リード付き電子部品

Country Status (1)

Country Link
JP (1) JPH05222472A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140015390A (ko) * 2011-03-24 2014-02-06 이데미쓰 고산 가부시키가이샤 소결체 및 그의 제조방법
CN105473760A (zh) * 2013-11-06 2016-04-06 三菱综合材料株式会社 保护膜形成用溅射靶及层叠配线膜

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140015390A (ko) * 2011-03-24 2014-02-06 이데미쓰 고산 가부시키가이샤 소결체 및 그의 제조방법
CN105473760A (zh) * 2013-11-06 2016-04-06 三菱综合材料株式会社 保护膜形成用溅射靶及层叠配线膜
US20160201188A1 (en) * 2013-11-06 2016-07-14 Mitsubishi Materials Corporation Sputtering target for forming protective film and multilayer wiring film
US10443113B2 (en) 2013-11-06 2019-10-15 Mitsubishi Materials Corporation Sputtering target for forming protective film and multilayer wiring film

Similar Documents

Publication Publication Date Title
JPH05222472A (ja) リード付き電子部品
JP2627509B2 (ja) 導電層を有する電子部品
JP2742625B2 (ja) リード付き電子部品
JP2750248B2 (ja) 半導体素子収納用パッケージ
JP2759297B2 (ja) リード付き電子部品
JP2801449B2 (ja) 半導体素子収納用パッケージ
JP2831182B2 (ja) 金の導電層を有する電子部品
JP3309045B2 (ja) リード付き電子部品
JPH06310647A (ja) リード付き電子部品
JP2873105B2 (ja) 半導体素子収納用パッケージ
JPH05160284A (ja) 半導体素子収納用パッケージ
JP3537667B2 (ja) 配線基板
JP2685159B2 (ja) 電子部品収納用パッケージ
JP2764340B2 (ja) 半導体素子収納用パッケージ
JP2784095B2 (ja) 半導体素子収納用パッケージ
JP3426741B2 (ja) 半導体素子収納用パッケージ
JP2813072B2 (ja) 半導体素子収納用パッケージ
JP2784094B2 (ja) 半導体素子収納用パッケージ
JP3176246B2 (ja) 半導体素子収納用パッケージ
JP2670208B2 (ja) 半導体素子収納用パッケージ
JP2813074B2 (ja) 半導体素子収納用パッケージ
JPH05144965A (ja) 電子部品収納用パツケージ
JP2728584B2 (ja) 半導体装置の製造方法
JPH02303058A (ja) 半導体素子収納用パッケージ
JP3145614B2 (ja) セラミック配線基板