JP3145614B2 - セラミック配線基板 - Google Patents
セラミック配線基板Info
- Publication number
- JP3145614B2 JP3145614B2 JP20420495A JP20420495A JP3145614B2 JP 3145614 B2 JP3145614 B2 JP 3145614B2 JP 20420495 A JP20420495 A JP 20420495A JP 20420495 A JP20420495 A JP 20420495A JP 3145614 B2 JP3145614 B2 JP 3145614B2
- Authority
- JP
- Japan
- Prior art keywords
- metallized wiring
- insulating substrate
- ceramic
- wiring layer
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子が収容搭
載される半導体素子収納用パッケージや混成集積回路基
板等に用いられるセラミック配線基板に関するものであ
る。
載される半導体素子収納用パッケージや混成集積回路基
板等に用いられるセラミック配線基板に関するものであ
る。
【０００２】
【従来の技術】従来、半導体素子収納用パッケージや混
成集積回路基板等に採用されているセラミック配線基板
は、一般に酸化アルミニウム質焼結体等の電気絶縁材料
から成る絶縁基体の表面にタングステン等の高融点金属
粉末から成る複数個のメタライズ配線層を被着形成して
構成されており、その表面に半導体素子を搭載するとと
もに該半導体素子の各電極と前記メタライズ配線層の各
々とをオートボンダーを使用してワイヤー接続し、しか
る後、前記半導体素子を蓋体やモールド樹脂により気密
に封止することによって半導体装置や混成集積回路装置
となる。
成集積回路基板等に採用されているセラミック配線基板
は、一般に酸化アルミニウム質焼結体等の電気絶縁材料
から成る絶縁基体の表面にタングステン等の高融点金属
粉末から成る複数個のメタライズ配線層を被着形成して
構成されており、その表面に半導体素子を搭載するとと
もに該半導体素子の各電極と前記メタライズ配線層の各
々とをオートボンダーを使用してワイヤー接続し、しか
る後、前記半導体素子を蓋体やモールド樹脂により気密
に封止することによって半導体装置や混成集積回路装置
となる。
【０００３】尚、前記セラミック配線基板は、従来周知
のセラミックグリーンシート積層法を採用することによ
って製作されており、具体的にはセラミック原料粉末に
有機バインダー、溶剤、可塑剤等を添加混合し泥漿状と
なすとともにこれをドクターブレード法やカレンダーロ
ール法等によってシート状に成形し、セラミックグリー
ンシート（セラミック生シート）を得るとともに該セラ
ミックグリーンシート表面に、タングステン等の金属粉
末に適当な有機バインダー、溶剤、可塑剤等を添加混合
して得られる金属ペーストをスクリーン印刷法により所
定パターンに印刷塗布し、しかる後、前記セラミックグ
リーンシートを複数枚積層し、生セラミック体となすと
ともに該生セラミック体を還元雰囲気中、約１６００℃
の温度で焼成することによって製作されている。
のセラミックグリーンシート積層法を採用することによ
って製作されており、具体的にはセラミック原料粉末に
有機バインダー、溶剤、可塑剤等を添加混合し泥漿状と
なすとともにこれをドクターブレード法やカレンダーロ
ール法等によってシート状に成形し、セラミックグリー
ンシート（セラミック生シート）を得るとともに該セラ
ミックグリーンシート表面に、タングステン等の金属粉
末に適当な有機バインダー、溶剤、可塑剤等を添加混合
して得られる金属ペーストをスクリーン印刷法により所
定パターンに印刷塗布し、しかる後、前記セラミックグ
リーンシートを複数枚積層し、生セラミック体となすと
ともに該生セラミック体を還元雰囲気中、約１６００℃
の温度で焼成することによって製作されている。
【０００４】また前記セラミック配線基板においては絶
縁基体上面に搭載された半導体素子の各電極とメタライ
ズ配線層をオートボンダーを使用してワイヤー接続する
際、オートボンダーにメタライズ配線層の位置を正確に
認識させさるために絶縁基体中にモリブデン等の金属粉
末、或いはこれらの酸化物等から成る着色剤を含有さ
せ、絶縁基体を黒色系に着色している。
縁基体上面に搭載された半導体素子の各電極とメタライ
ズ配線層をオートボンダーを使用してワイヤー接続する
際、オートボンダーにメタライズ配線層の位置を正確に
認識させさるために絶縁基体中にモリブデン等の金属粉
末、或いはこれらの酸化物等から成る着色剤を含有さ
せ、絶縁基体を黒色系に着色している。
【０００５】更に前記セラミック配線基板はメタライズ
配線層の表面に該メタライズ配線層の酸化腐食を有効に
防止しつつメタライズ配線層とワイヤーとの接合を容
易、且つ強固とするためにニッケルや金等の金属が無電
解メッキ法により被着されている。
配線層の表面に該メタライズ配線層の酸化腐食を有効に
防止しつつメタライズ配線層とワイヤーとの接合を容
易、且つ強固とするためにニッケルや金等の金属が無電
解メッキ法により被着されている。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来のセラミック配線基板においては、絶縁基体表面に形
成されているメタライズ配線層に無電解メッキ法により
メッキ金属層を被着させる際、絶縁基体表面にもメッキ
金属層が被着されて外観不良を発生するとともに隣接す
るメタライズ配線層が前記絶縁基体表面に被着するメッ
キ金属層によって電気的に短絡するという欠点を有して
いた。特に近時、半導体素子は高密度化、高集積化が急
激に進んで電極数が急増しており、これに伴って半導体
素子の各電極がワイヤー接続されるセラミック配線基板
のメタライズ配線層もその数が急増するとともに隣接す
るメタライズ配線層間の距離が極めて短いものとなり、
上記欠点がより顕著なものとなってきた。
来のセラミック配線基板においては、絶縁基体表面に形
成されているメタライズ配線層に無電解メッキ法により
メッキ金属層を被着させる際、絶縁基体表面にもメッキ
金属層が被着されて外観不良を発生するとともに隣接す
るメタライズ配線層が前記絶縁基体表面に被着するメッ
キ金属層によって電気的に短絡するという欠点を有して
いた。特に近時、半導体素子は高密度化、高集積化が急
激に進んで電極数が急増しており、これに伴って半導体
素子の各電極がワイヤー接続されるセラミック配線基板
のメタライズ配線層もその数が急増するとともに隣接す
るメタライズ配線層間の距離が極めて短いものとなり、
上記欠点がより顕著なものとなってきた。
【０００７】前記セラミック配線基板の絶縁基体表面に
メッキ金属層が被着される原因としては、タングステン
等の金属粉末から成る金属ペーストを所定パターンに印
刷塗布させたセラミックグリーンシートを積層焼成し、
絶縁基体に複数個のメタライズ配線層を形成してセラミ
ック配線基板を得る際、メタライズ配線層を構成するタ
ングステンの一部が絶縁基体中を拡散するとともに絶縁
基体に含有されている着色剤としてのモリブデンを核と
して析出し、これが大きく成長するとともに絶縁基体表
面に露出してしまうためと考えられる。
メッキ金属層が被着される原因としては、タングステン
等の金属粉末から成る金属ペーストを所定パターンに印
刷塗布させたセラミックグリーンシートを積層焼成し、
絶縁基体に複数個のメタライズ配線層を形成してセラミ
ック配線基板を得る際、メタライズ配線層を構成するタ
ングステンの一部が絶縁基体中を拡散するとともに絶縁
基体に含有されている着色剤としてのモリブデンを核と
して析出し、これが大きく成長するとともに絶縁基体表
面に露出してしまうためと考えられる。
【０００８】
【課題を解決するための手段】本発明は着色剤としての
モリブデンまたはモリブデンの化合物を０．５〜２．５
ｗｔ％含有する生セラミック体を焼成することによって
得られる絶縁基体表面に、前記絶縁基体と同時焼成によ
って形成され、表面に無電解メッキ金属層が被着されて
いる複数個のメタライズ配線層を有するセラミック配線
基板であって、前記メタライズ配線層がモリブデンで形
成されていることを特徴とするものである。
モリブデンまたはモリブデンの化合物を０．５〜２．５
ｗｔ％含有する生セラミック体を焼成することによって
得られる絶縁基体表面に、前記絶縁基体と同時焼成によ
って形成され、表面に無電解メッキ金属層が被着されて
いる複数個のメタライズ配線層を有するセラミック配線
基板であって、前記メタライズ配線層がモリブデンで形
成されていることを特徴とするものである。
【０００９】また本発明は着色剤としてのタングステン
またはタングステンの化合物を０．５〜２．５ｗｔ％含
有する生セラミック体を焼成することによって得られる
絶縁基体表面に、前記絶縁基体と同時焼成によって形成
され、表面に無電解メッキ金属層が被着されている複数
個のメタライズ配線層を有するセラミック配線基板であ
って、前記メタライズ配線層がタングステンで形成され
ていることを特徴とするものである。
またはタングステンの化合物を０．５〜２．５ｗｔ％含
有する生セラミック体を焼成することによって得られる
絶縁基体表面に、前記絶縁基体と同時焼成によって形成
され、表面に無電解メッキ金属層が被着されている複数
個のメタライズ配線層を有するセラミック配線基板であ
って、前記メタライズ配線層がタングステンで形成され
ていることを特徴とするものである。
【００１０】更に本発明は前記複数個のメタライズ配線
層が隣接間隔を５０μｍ以下として形成されていること
を特徴とするものである。
層が隣接間隔を５０μｍ以下として形成されていること
を特徴とするものである。
【００１１】本発明のセラミック配線基板によれば絶縁
基体を着色する着色剤として０．５〜２．５ｗｔ％のモ
リブデン、もしくはその化合物を使用した場合はメタラ
イズ配線層をモリブデンで形成し、着色剤に０．５〜
２．５ｗｔ％のタングステン、もしくはその化合物を使
用した場合はメタライズ配線層をタングステンで形成す
ることからセラミック配線基板を得る際、メタライズ配
線層を構成する金属の一部が絶縁基体中を拡散しても、
絶縁基体に含有されている着色剤を核として析出し、こ
れが大きく成長して絶縁基体表面に露出することはな
く、その結果、絶縁基体表面に形成されているメタライ
ズ配線層に無電解メッキ法によりメッキ金属層を被着さ
せても絶縁基体表面にメッキ金属層が被着されることは
なく、隣接するメタライズ配線層間の電気的絶縁を常に
維持することが可能となる。
基体を着色する着色剤として０．５〜２．５ｗｔ％のモ
リブデン、もしくはその化合物を使用した場合はメタラ
イズ配線層をモリブデンで形成し、着色剤に０．５〜
２．５ｗｔ％のタングステン、もしくはその化合物を使
用した場合はメタライズ配線層をタングステンで形成す
ることからセラミック配線基板を得る際、メタライズ配
線層を構成する金属の一部が絶縁基体中を拡散しても、
絶縁基体に含有されている着色剤を核として析出し、こ
れが大きく成長して絶縁基体表面に露出することはな
く、その結果、絶縁基体表面に形成されているメタライ
ズ配線層に無電解メッキ法によりメッキ金属層を被着さ
せても絶縁基体表面にメッキ金属層が被着されることは
なく、隣接するメタライズ配線層間の電気的絶縁を常に
維持することが可能となる。
【００１２】特に本発明のセラミック配線基板によれ
ば、絶縁基体表面にメッキ金属層の被着がないことから
複数個のメタライズ配線層を隣接間隔が５０μｍ以下の
高密度に形成することができ、これによってセラミック
配線基板を小型化することも可能となる。
ば、絶縁基体表面にメッキ金属層の被着がないことから
複数個のメタライズ配線層を隣接間隔が５０μｍ以下の
高密度に形成することができ、これによってセラミック
配線基板を小型化することも可能となる。
【００１３】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図１は本発明にかかるセラミック配線基
板を半導体素子を収容する半導体素子収納用パッケージ
に適用した場合の一実施例を示し、１は絶縁基体、２は
メタライズ配線層である。この絶縁基体１にメタライズ
配線層２を被着形成したものがセラミック配線基板Ａと
なる。
細に説明する。図１は本発明にかかるセラミック配線基
板を半導体素子を収容する半導体素子収納用パッケージ
に適用した場合の一実施例を示し、１は絶縁基体、２は
メタライズ配線層である。この絶縁基体１にメタライズ
配線層２を被着形成したものがセラミック配線基板Ａと
なる。
【００１４】前記絶縁基体１は黒色系に着色されてお
り、その上面中央部に半導体素子３を収容するための凹
部１ａを有し、且つ該凹部１ａ内には半導体素子３がガ
ラス、樹脂等の接着剤を介して収容固定される。
り、その上面中央部に半導体素子３を収容するための凹
部１ａを有し、且つ該凹部１ａ内には半導体素子３がガ
ラス、樹脂等の接着剤を介して収容固定される。
【００１５】前記絶縁基体１は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合は酸化アルミニウム、酸化珪素、酸化マグネシ
ウム、酸化カルシウム等の原料粉末に、モリブデン、も
しくはその化合物、或いはタングステンもしくはその化
合物から成る着色剤と適当な有機バインダー、溶剤等を
添加混合して泥漿物を作るとともに該泥漿物をドクター
ブレード法やカレンダーロール法を採用することによっ
てグリーンシート（生シート）と成し、しかる後、前記
グリーンシートに適当な打ち抜き加工を施すとともにこ
れを複数枚積層し、約１６００℃の温度で焼成すること
によって製作される。
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合は酸化アルミニウム、酸化珪素、酸化マグネシ
ウム、酸化カルシウム等の原料粉末に、モリブデン、も
しくはその化合物、或いはタングステンもしくはその化
合物から成る着色剤と適当な有機バインダー、溶剤等を
添加混合して泥漿物を作るとともに該泥漿物をドクター
ブレード法やカレンダーロール法を採用することによっ
てグリーンシート（生シート）と成し、しかる後、前記
グリーンシートに適当な打ち抜き加工を施すとともにこ
れを複数枚積層し、約１６００℃の温度で焼成すること
によって製作される。
【００１６】また前記絶縁基体１は半導体素子３が収容
固定される凹部１ａの周辺から下面にかけて複数個のメ
タライズ配線層２が被着形成されており、該メタライズ
配線層２の凹部１ａ周辺部には半導体素子３の各電極が
オートボンダーを使用してワイヤー接続され、また下面
に導出した部位には外部電気回路と接続される外部リー
ド端子４が銀ロウ等のロウ材を介してロウ付けされる。
固定される凹部１ａの周辺から下面にかけて複数個のメ
タライズ配線層２が被着形成されており、該メタライズ
配線層２の凹部１ａ周辺部には半導体素子３の各電極が
オートボンダーを使用してワイヤー接続され、また下面
に導出した部位には外部電気回路と接続される外部リー
ド端子４が銀ロウ等のロウ材を介してロウ付けされる。
【００１７】前記メタライズ配線層２は絶縁基体１の着
色剤がモリブデンもしくはその化合物から成る場合はモ
リブデンで形成され、また着色剤がタングステンもしく
はその化合物から成る場合はタングステンで形成されて
おり、モリブデン、タングステン等の金属粉末に適当な
有機バインダー、溶剤を添加混合して得た金属ペースト
を絶縁基体１となるセラミックグリーンシートに予め従
来周知のスクリーン印刷法により所定パターンに印刷塗
布しておくことによって絶縁基体１の凹部１ａ周辺から
下面にかけて被着形成される。この場合、絶縁基体１の
着色剤がモリブデンもしくはその化合物から成る場合は
メタライズ配線層２をモリブデンで形成し、また着色剤
がタングステンもしくはその化合物から成る場合はメタ
ライズ配線層２をタングステンで形成したことから、金
属ペーストが印刷塗布されたセラミックグリーンシート
を焼成してメタライズ配線層２を有する絶縁基体１を得
る際、メタライズ配線層２を構成するモリブデンやタン
グステンの一部が絶縁基体１中を拡散しても、絶縁基体
１に含有されている着色剤を核として析出し、これが大
きく成長して絶縁基体１表面に露出することはない。
色剤がモリブデンもしくはその化合物から成る場合はモ
リブデンで形成され、また着色剤がタングステンもしく
はその化合物から成る場合はタングステンで形成されて
おり、モリブデン、タングステン等の金属粉末に適当な
有機バインダー、溶剤を添加混合して得た金属ペースト
を絶縁基体１となるセラミックグリーンシートに予め従
来周知のスクリーン印刷法により所定パターンに印刷塗
布しておくことによって絶縁基体１の凹部１ａ周辺から
下面にかけて被着形成される。この場合、絶縁基体１の
着色剤がモリブデンもしくはその化合物から成る場合は
メタライズ配線層２をモリブデンで形成し、また着色剤
がタングステンもしくはその化合物から成る場合はメタ
ライズ配線層２をタングステンで形成したことから、金
属ペーストが印刷塗布されたセラミックグリーンシート
を焼成してメタライズ配線層２を有する絶縁基体１を得
る際、メタライズ配線層２を構成するモリブデンやタン
グステンの一部が絶縁基体１中を拡散しても、絶縁基体
１に含有されている着色剤を核として析出し、これが大
きく成長して絶縁基体１表面に露出することはない。
【００１８】更に前記絶縁基体１はその内部にモリブデ
ンやタングステン等から成る着色剤が含有され、黒色系
に着色されているためオートボンダーを使用して半導体
素子３の各電極とメタライズ配線層２とをワイヤー接続
する際、オートボンダーによるメタライズ配線層２の位
置認識が絶縁基体１とメタライズ配線層２における光の
反射率が異なるために正確、且つ確実となり、これによ
って半導体素子３の各電極とメタライズ配線層２とのワ
イヤー接続が確実となる。
ンやタングステン等から成る着色剤が含有され、黒色系
に着色されているためオートボンダーを使用して半導体
素子３の各電極とメタライズ配線層２とをワイヤー接続
する際、オートボンダーによるメタライズ配線層２の位
置認識が絶縁基体１とメタライズ配線層２における光の
反射率が異なるために正確、且つ確実となり、これによ
って半導体素子３の各電極とメタライズ配線層２とのワ
イヤー接続が確実となる。
【００１９】また更に前記メタライズ配線層２はその露
出表面に該メタライズ配線層２の酸化腐食を有効に防止
しつつメタライズ配線層２とワイヤーとの接合を容易、
且つ強固とするためにニッケルや金等の耐蝕性に優れる
金属から成るメッキ金属層５が無電解メッキ法により被
着されている。
出表面に該メタライズ配線層２の酸化腐食を有効に防止
しつつメタライズ配線層２とワイヤーとの接合を容易、
且つ強固とするためにニッケルや金等の耐蝕性に優れる
金属から成るメッキ金属層５が無電解メッキ法により被
着されている。
【００２０】前記メタライズ配線層２への無電解メッキ
法によるニッケルや金等から成るメッキ金属層５の被着
は例えば、メタライズ配線層２を有する絶縁基体１をＢ
ＥＬ８０１（上村工業（株）の商品名）と称するニッケ
ル化合物とジメチルアミンボラン還元剤を含む無電解メ
ッキ液中に浸漬してメタライズ配線層２表面にニッケル
ーボロン合金から成る第一メッキ金属層を約１．５μｍ
の厚みに被着させ、次にこれをＳ−７８０（日本カニゼ
ン（株）の商品名）と称するニッケル化合物と次亜リン
酸ナトリウムを含む無電解メッキ液中に浸漬して前記第
一メッキ金属層表面にニッケルーリン合金から成る第二
メッキ金属層を約２μｍの厚みに被着させ、最後にこれ
をゴールドエイト（（株）ワールドメタルの商品名）と
称する無電解金メッキ液を用いて前記第二メッキ金属層
表面に金から成る第三メッキ金属層を約１．５μｍの厚
みに被着させることによって行われる。この場合、絶縁
基体１の表面にはメタライズ配線層２を構成するモリブ
デンやタングステンの一部が絶縁基体１中を拡散し、絶
縁基体１に含有されている着色剤を核として析出したも
のが露出していないため、絶縁基体１表面にメッキ金属
層５が被着されることはなく、その結果、絶縁基体１表
面に形成されているメタライズ配線層２間が絶縁基体１
表面に被着するメッキ金属層５により電気的に短絡する
ことはない。
法によるニッケルや金等から成るメッキ金属層５の被着
は例えば、メタライズ配線層２を有する絶縁基体１をＢ
ＥＬ８０１（上村工業（株）の商品名）と称するニッケ
ル化合物とジメチルアミンボラン還元剤を含む無電解メ
ッキ液中に浸漬してメタライズ配線層２表面にニッケル
ーボロン合金から成る第一メッキ金属層を約１．５μｍ
の厚みに被着させ、次にこれをＳ−７８０（日本カニゼ
ン（株）の商品名）と称するニッケル化合物と次亜リン
酸ナトリウムを含む無電解メッキ液中に浸漬して前記第
一メッキ金属層表面にニッケルーリン合金から成る第二
メッキ金属層を約２μｍの厚みに被着させ、最後にこれ
をゴールドエイト（（株）ワールドメタルの商品名）と
称する無電解金メッキ液を用いて前記第二メッキ金属層
表面に金から成る第三メッキ金属層を約１．５μｍの厚
みに被着させることによって行われる。この場合、絶縁
基体１の表面にはメタライズ配線層２を構成するモリブ
デンやタングステンの一部が絶縁基体１中を拡散し、絶
縁基体１に含有されている着色剤を核として析出したも
のが露出していないため、絶縁基体１表面にメッキ金属
層５が被着されることはなく、その結果、絶縁基体１表
面に形成されているメタライズ配線層２間が絶縁基体１
表面に被着するメッキ金属層５により電気的に短絡する
ことはない。
【００２１】従って、絶縁基体１表面には複数個のメタ
ライズ配線層２を隣接間隔を５０μｍ以下として高密度
に形成することが可能となり、これによって近時の高密
度化、高集積化に伴って電極数が急増している半導体素
子３も収容が可能となる。
ライズ配線層２を隣接間隔を５０μｍ以下として高密度
に形成することが可能となり、これによって近時の高密
度化、高集積化に伴って電極数が急増している半導体素
子３も収容が可能となる。
【００２２】また前記メタライズ配線層２には絶縁基体
１の下面に導出する部位に外部リード端子４が銀ロウ等
のロウ材を介して取着されており、該外部リード端子４
は内部に収容する半導体素子３を外部電気回路に接続す
る作用を為し、外部リード端子４を外部電気回路に接続
することによって内部に収容される半導体素子３はメタ
ライズ配線層２及び外部リード端子４を介し外部電気回
路に電気的に接続されることとなる。
１の下面に導出する部位に外部リード端子４が銀ロウ等
のロウ材を介して取着されており、該外部リード端子４
は内部に収容する半導体素子３を外部電気回路に接続す
る作用を為し、外部リード端子４を外部電気回路に接続
することによって内部に収容される半導体素子３はメタ
ライズ配線層２及び外部リード端子４を介し外部電気回
路に電気的に接続されることとなる。
【００２３】前記外部リード端子４は鉄ーニッケルーコ
バルト合金や鉄ーニッケル合金等から成り、例えば鉄ー
ニッケルーコバルト合金のインゴット（塊）に圧延加工
法や打ち抜き加工法等、従来周知の金属加工法を施すこ
とによって所定の形状に形成される。
バルト合金や鉄ーニッケル合金等から成り、例えば鉄ー
ニッケルーコバルト合金のインゴット（塊）に圧延加工
法や打ち抜き加工法等、従来周知の金属加工法を施すこ
とによって所定の形状に形成される。
【００２４】かくしてこの半導体素子収納用パッケージ
によれば絶縁基体１の凹部１ａ内に半導体素子３を接着
剤を介して接着固定するとともに半導体素子３の各電極
をメタライズ配線層５にオートボンダーよりワイヤー接
続し、しかる後、絶縁基体１の上面に蓋体２をガラス、
樹脂等から成る封止材より接合させ、絶縁基体１と蓋体
２とから成る容器４の内部に半導体素子３を気密に収容
することによって製品としての半導体装置となる。
によれば絶縁基体１の凹部１ａ内に半導体素子３を接着
剤を介して接着固定するとともに半導体素子３の各電極
をメタライズ配線層５にオートボンダーよりワイヤー接
続し、しかる後、絶縁基体１の上面に蓋体２をガラス、
樹脂等から成る封止材より接合させ、絶縁基体１と蓋体
２とから成る容器４の内部に半導体素子３を気密に収容
することによって製品としての半導体装置となる。
【００２５】尚、本発明のセラミック配線基板は上述の
半導体素子を収容する半導体素子収納用パッケージにの
み適用されるものではなく、その他の混成集積回路基板
等にも適用可能である。
半導体素子を収容する半導体素子収納用パッケージにの
み適用されるものではなく、その他の混成集積回路基板
等にも適用可能である。
【００２６】次に本発明の効果を実験例に基づき説明す
る。
る。
【００２７】まず着色剤としてモリブデン（Ｍｏ）もし
くはタングステン（Ｗ）を表１及び表２に示す値に含有
させた酸化アルミニウムを主成分とする生セラミック体
の表面にモリブデン（Ｍｏ）またはタングステン（Ｗ）
から成る金属ペーストを使用して幅１４０μｍ、長さ５
ｍｍ、厚み１５μｍ、隣接間隔が表１に示す値の一対の
パターンを各々、２００対、形成する。
くはタングステン（Ｗ）を表１及び表２に示す値に含有
させた酸化アルミニウムを主成分とする生セラミック体
の表面にモリブデン（Ｍｏ）またはタングステン（Ｗ）
から成る金属ペーストを使用して幅１４０μｍ、長さ５
ｍｍ、厚み１５μｍ、隣接間隔が表１に示す値の一対の
パターンを各々、２００対、形成する。
【００２８】次にこれを還元雰囲気中、１６００℃の温
度で焼成し、表面に２００対のメタライズ配線層が形成
された絶縁基体を得るとともに該メタライズ配線層の表
面に無電解メッキ法によりニッケルを３．５μｍ、金を
１．５μｍの厚みに順次被着させて試料を得る。
度で焼成し、表面に２００対のメタライズ配線層が形成
された絶縁基体を得るとともに該メタライズ配線層の表
面に無電解メッキ法によりニッケルを３．５μｍ、金を
１．５μｍの厚みに順次被着させて試料を得る。
【００２９】そして最後に前記各試料の各々一対のメタ
ライズ配線層間を電気テスターで測定し、一対のメタラ
イズ配線層間が電気的に短絡しているものの数を数え短
絡発生率（不良発生率）を算出した。
ライズ配線層間を電気テスターで測定し、一対のメタラ
イズ配線層間が電気的に短絡しているものの数を数え短
絡発生率（不良発生率）を算出した。
【００３０】上記の結果を表１及び表２に示す。
【００３１】
【表１】
【００３２】
【表２】
【００３３】上記の結果から判るように、絶縁基体の着
色剤としてモリブデン（Ｍｏ）を使用し、メタライズ配
線層をタングステン（Ｗ）で形成した場合、或いは絶縁
基体の着色剤としてタングステン（Ｗ）を使用し、メタ
ライズ配線層をモリブデン（Ｍｏ）で形成した場合、着
色剤とメタライズ配線層との間に固溶体を形成し、該固
溶体に起因して絶縁基体表面にメッキ金属層が被着され
るとともに隣接するメタライズ配線層間に電気的短絡が
発生してしまうのに対し、本発明のように着色剤として
モリブデン（Ｍｏ）を０．５〜２．５ｗｔ％の含有量で
使用し、メタライズ配線層をモリブデン（Ｍｏ）で形成
した場合、或いは着色剤としてタングステン（Ｗ）を
０．５〜２．５ｗｔ％の含有量で使用し、メタライズ配
線層をタングステン（Ｗ）で形成した場合には、いずれ
も着色剤とメタライズ配線層との間に固溶体を形成する
ことがなく、これによって絶縁基体表面にメッキ金属層
が被着されるのが有効に防止されるとともにメタライズ
配線層の隣接間隔を５０μｍ以下の狭いものにしてもメ
タライズ配線層間に電気的短絡が発生することは殆どな
い。
色剤としてモリブデン（Ｍｏ）を使用し、メタライズ配
線層をタングステン（Ｗ）で形成した場合、或いは絶縁
基体の着色剤としてタングステン（Ｗ）を使用し、メタ
ライズ配線層をモリブデン（Ｍｏ）で形成した場合、着
色剤とメタライズ配線層との間に固溶体を形成し、該固
溶体に起因して絶縁基体表面にメッキ金属層が被着され
るとともに隣接するメタライズ配線層間に電気的短絡が
発生してしまうのに対し、本発明のように着色剤として
モリブデン（Ｍｏ）を０．５〜２．５ｗｔ％の含有量で
使用し、メタライズ配線層をモリブデン（Ｍｏ）で形成
した場合、或いは着色剤としてタングステン（Ｗ）を
０．５〜２．５ｗｔ％の含有量で使用し、メタライズ配
線層をタングステン（Ｗ）で形成した場合には、いずれ
も着色剤とメタライズ配線層との間に固溶体を形成する
ことがなく、これによって絶縁基体表面にメッキ金属層
が被着されるのが有効に防止されるとともにメタライズ
配線層の隣接間隔を５０μｍ以下の狭いものにしてもメ
タライズ配線層間に電気的短絡が発生することは殆どな
い。
【００３４】
【発明の効果】本発明のセラミック配線基板によれば絶
縁基体を着色する着色剤として０．５〜２．５ｗｔ％の
モリブデン、もしくはその化合物を使用した場合はメタ
ライズ配線層をモリブデンで形成し、着色剤に０．５〜
２．５ｗｔ％のタングステン、もしくはその化合物を使
用した場合はメタライズ配線層をタングステンで形成す
ることからセラミック配線基板を得る際、メタライズ配
線層を構成する金属の一部が絶縁基体中を拡散しても、
絶縁基体に含有されている着色剤を核として析出し、こ
れが大きく成長して絶縁基体表面に露出することはな
く、その結果、絶縁基体表面に形成されているメタライ
ズ配線層に無電解メッキ法によりメッキ金属層を被着さ
せても絶縁基体表面にメッキ金属層が被着されることは
なく、隣接するメタライズ配線層間の電気的絶縁を常に
維持することが可能となる。
縁基体を着色する着色剤として０．５〜２．５ｗｔ％の
モリブデン、もしくはその化合物を使用した場合はメタ
ライズ配線層をモリブデンで形成し、着色剤に０．５〜
２．５ｗｔ％のタングステン、もしくはその化合物を使
用した場合はメタライズ配線層をタングステンで形成す
ることからセラミック配線基板を得る際、メタライズ配
線層を構成する金属の一部が絶縁基体中を拡散しても、
絶縁基体に含有されている着色剤を核として析出し、こ
れが大きく成長して絶縁基体表面に露出することはな
く、その結果、絶縁基体表面に形成されているメタライ
ズ配線層に無電解メッキ法によりメッキ金属層を被着さ
せても絶縁基体表面にメッキ金属層が被着されることは
なく、隣接するメタライズ配線層間の電気的絶縁を常に
維持することが可能となる。
【００３５】特に本発明のセラミック配線基板によれ
ば、絶縁基体表面にメッキ金属層の被着がないことから
複数個のメタライズ配線層を隣接間隔が５０μｍ以下の
高密度に形成することができ、これによってセラミック
配線基板を小型化することも可能となる。
ば、絶縁基体表面にメッキ金属層の被着がないことから
複数個のメタライズ配線層を隣接間隔が５０μｍ以下の
高密度に形成することができ、これによってセラミック
配線基板を小型化することも可能となる。
【図１】本発明のセラミック配線基板を半導体素子を収
容する半導体素子収納用パッケージに適用した場合の一
実施例を示す断面図である。
容する半導体素子収納用パッケージに適用した場合の一
実施例を示す断面図である。
１・・・・・・絶縁基体 １ａ・・・・・凹部 ２・・・・・・メタライズ配線層 ３・・・・・・半導体素子 ４・・・・・・外部リード端子 ５・・・・・・メッキ金属層
Claims (3)
- 【請求項１】着色剤としてのモリブデンまたはモリブデ
ンの化合物を０．５〜２．５ｗｔ％含有する生セラミッ
ク体を焼成することによって得られる絶縁基体表面に、
前記絶縁基体と同時焼成によって形成され、表面に無電
解メッキ金属層が被着されている複数個のメタライズ配
線層を有するセラミック配線基板であって、前記メタラ
イズ配線層がモリブデンで形成されていることを特徴と
するセラミック配線基板。 - 【請求項２】着色剤としてのタングステンまたはタング
ステンの化合物を０．５〜２．５ｗｔ％含有する生セラ
ミック体を焼成することによって得られる絶縁基体表面
に、前記絶縁基体と同時焼成によって形成され、表面に
無電解メッキ金属層が被着されている複数個のメタライ
ズ配線層を有するセラミック配線基板であって、前記メ
タライズ配線層がタングステンで形成されていることを
特徴とするセラミック配線基板。 - 【請求項３】前記複数個のメタライズ配線層が隣接間隔
を５０μｍ以下として形成されていることを特徴とする
請求項１又は請求項２に記載のセラミック配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20420495A JP3145614B2 (ja) | 1995-08-10 | 1995-08-10 | セラミック配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20420495A JP3145614B2 (ja) | 1995-08-10 | 1995-08-10 | セラミック配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0951150A JPH0951150A (ja) | 1997-02-18 |
| JP3145614B2 true JP3145614B2 (ja) | 2001-03-12 |
Family
ID=16486564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20420495A Expired - Fee Related JP3145614B2 (ja) | 1995-08-10 | 1995-08-10 | セラミック配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3145614B2 (ja) |
-
1995
- 1995-08-10 JP JP20420495A patent/JP3145614B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0951150A (ja) | 1997-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0997941B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| JP3145614B2 (ja) | セラミック配線基板 | |
| JP2004059375A (ja) | セラミックス−金属部材接合体 | |
| JPH11103141A (ja) | 配線基板 | |
| JP3404266B2 (ja) | 配線基板の接続構造 | |
| JP3716124B2 (ja) | 半導体素子収納用パッケージ | |
| JPH10190227A (ja) | 多層セラミック配線基板 | |
| JP3450119B2 (ja) | メタライズ組成物及びそれを用いた配線基板 | |
| JP2948988B2 (ja) | 電解メッキ方法 | |
| JPH0964498A (ja) | セラミック配線基板 | |
| JP3898482B2 (ja) | 配線基板 | |
| JPH09321414A (ja) | セラミック配線基板 | |
| JP3830296B2 (ja) | 高熱膨張ガラスセラミック焼結体の製造方法 | |
| JP2831182B2 (ja) | 金の導電層を有する電子部品 | |
| JPS58130590A (ja) | セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドｉｃ | |
| JP4395227B2 (ja) | 配線基板 | |
| JPH1168260A (ja) | 配線基板 | |
| JP3537667B2 (ja) | 配線基板 | |
| JP3450111B2 (ja) | メタライズ組成物及びそれを用いた配線基板 | |
| JP2892220B2 (ja) | セラミック配線基板の製造方法 | |
| JP3771854B2 (ja) | 配線基板 | |
| JPH05222472A (ja) | リード付き電子部品 | |
| JP2670208B2 (ja) | 半導体素子収納用パッケージ | |
| JP2001035959A (ja) | 半導体素子収納用パッケージ | |
| JPH04349690A (ja) | 回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090105 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |