JPH0964498A - セラミック配線基板 - Google Patents
セラミック配線基板Info
- Publication number
- JPH0964498A JPH0964498A JP7211751A JP21175195A JPH0964498A JP H0964498 A JPH0964498 A JP H0964498A JP 7211751 A JP7211751 A JP 7211751A JP 21175195 A JP21175195 A JP 21175195A JP H0964498 A JPH0964498 A JP H0964498A
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- metallized wiring
- metallized
- ceramic
- wiring layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【課題】絶縁基体表面にメッキ金属層が被着されて絶縁
基体表面に形成されているメタライズ配線層間が電気的
に短絡する。 【解決手段】生セラミック体を焼成することによって得
られる絶縁基体１表面に、前記絶縁基体１と同時焼成に
よって形成され、表面に無電解メッキ金属層５が被着さ
れている複数個のメタライズ配線層２を有するセラミッ
ク配線基板であって、前記絶縁基体１内に、該絶縁基体
１の焼成によって金属化することのない金属酸化物から
成る着色剤が含有されている。
基体表面に形成されているメタライズ配線層間が電気的
に短絡する。 【解決手段】生セラミック体を焼成することによって得
られる絶縁基体１表面に、前記絶縁基体１と同時焼成に
よって形成され、表面に無電解メッキ金属層５が被着さ
れている複数個のメタライズ配線層２を有するセラミッ
ク配線基板であって、前記絶縁基体１内に、該絶縁基体
１の焼成によって金属化することのない金属酸化物から
成る着色剤が含有されている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子が収容搭
載される半導体素子収納用パッケージや混成集積回路基
板等に用いられるセラミック配線基板に関するものであ
る。
載される半導体素子収納用パッケージや混成集積回路基
板等に用いられるセラミック配線基板に関するものであ
る。
【０００２】
【従来の技術】従来、半導体素子収納用パッケージや混
成集積回路基板等に採用されているセラミック配線基板
は、一般に酸化アルミニウム質焼結体等の電気絶縁材料
から成る絶縁基体の表面にタングステン等の高融点金属
粉末から成る複数個のメタライズ配線層を被着形成して
構成されており、その表面に半導体素子を搭載するとと
もに該半導体素子の各電極と前記メタライズ配線層の各
々とをオートボンダーを使用してワイヤー接続し、しか
る後、前記半導体素子を蓋体やモールド樹脂により気密
に封止することによって半導体装置や混成集積回路装置
となる。
成集積回路基板等に採用されているセラミック配線基板
は、一般に酸化アルミニウム質焼結体等の電気絶縁材料
から成る絶縁基体の表面にタングステン等の高融点金属
粉末から成る複数個のメタライズ配線層を被着形成して
構成されており、その表面に半導体素子を搭載するとと
もに該半導体素子の各電極と前記メタライズ配線層の各
々とをオートボンダーを使用してワイヤー接続し、しか
る後、前記半導体素子を蓋体やモールド樹脂により気密
に封止することによって半導体装置や混成集積回路装置
となる。
【０００３】尚、前記セラミック配線基板は、従来周知
のセラミックグリーンシート積層法を採用することによ
って製作されており、具体的にはセラミック原料粉末に
有機バインダー、溶剤、可塑剤等を添加混合し泥漿状と
なすとともにこれをドクターブレード法やカレンダーロ
ール法等によってシート状に成形し、セラミックグリー
ンシート（セラミック生シート）を得るとともに該セラ
ミックグリーンシート表面に、タングステン等の金属粉
末に適当な有機バインダー、溶剤、可塑剤等を添加混合
して得られる金属ペーストをスクリーン印刷法により所
定パターンに印刷塗布し、しかる後、前記セラミックグ
リーンシートを複数枚積層し、生セラミック体となすと
ともに該生セラミック体を還元雰囲気中、約１６００℃
の温度で焼成することによって製作されている。
のセラミックグリーンシート積層法を採用することによ
って製作されており、具体的にはセラミック原料粉末に
有機バインダー、溶剤、可塑剤等を添加混合し泥漿状と
なすとともにこれをドクターブレード法やカレンダーロ
ール法等によってシート状に成形し、セラミックグリー
ンシート（セラミック生シート）を得るとともに該セラ
ミックグリーンシート表面に、タングステン等の金属粉
末に適当な有機バインダー、溶剤、可塑剤等を添加混合
して得られる金属ペーストをスクリーン印刷法により所
定パターンに印刷塗布し、しかる後、前記セラミックグ
リーンシートを複数枚積層し、生セラミック体となすと
ともに該生セラミック体を還元雰囲気中、約１６００℃
の温度で焼成することによって製作されている。
【０００４】また前記セラミック配線基板においては絶
縁基体上面に搭載された半導体素子の各電極とメタライ
ズ配線層をオートボンダーを使用してワイヤー接続する
際、オートボンダーにメタライズ配線層の位置を正確に
認識させさるために絶縁基体中にモリブデン等の金属粉
末、或いはこれらの酸化物等から成る着色剤を含有さ
せ、絶縁基体を黒色系に着色している。
縁基体上面に搭載された半導体素子の各電極とメタライ
ズ配線層をオートボンダーを使用してワイヤー接続する
際、オートボンダーにメタライズ配線層の位置を正確に
認識させさるために絶縁基体中にモリブデン等の金属粉
末、或いはこれらの酸化物等から成る着色剤を含有さ
せ、絶縁基体を黒色系に着色している。
【０００５】更に前記セラミック配線基板はメタライズ
配線層の表面に該メタライズ配線層の酸化腐食を有効に
防止しつつメタライズ配線層とワイヤーとの接合を容
易、且つ強固とするためにニッケルや金等の金属が無電
解メッキ法により被着されている。
配線層の表面に該メタライズ配線層の酸化腐食を有効に
防止しつつメタライズ配線層とワイヤーとの接合を容
易、且つ強固とするためにニッケルや金等の金属が無電
解メッキ法により被着されている。
【０００６】
【発明が解決しようとする課題】しかしながら、この従
来のセラミック配線基板においては、絶縁基体表面に形
成されているメタライズ配線層に無電解メッキ法により
メッキ金属層を被着させる際、絶縁基体表面にもメッキ
金属層が被着されて外観不良を発生するとともに隣接す
るメタライズ配線層が前記絶縁基体表面に被着するメッ
キ金属層によって電気的に短絡するという欠点を有して
いた。特に近時、半導体素子は高密度化、高集積化が急
激に進んで電極数が急増しており、これに伴って半導体
素子の各電極がワイヤー接続されるセラミック配線基板
のメタライズ配線層もその数が急増するとともに隣接す
るメタライズ配線層間の距離が極めて短いものとなり、
上記欠点がより顕著なものとなってきた。
来のセラミック配線基板においては、絶縁基体表面に形
成されているメタライズ配線層に無電解メッキ法により
メッキ金属層を被着させる際、絶縁基体表面にもメッキ
金属層が被着されて外観不良を発生するとともに隣接す
るメタライズ配線層が前記絶縁基体表面に被着するメッ
キ金属層によって電気的に短絡するという欠点を有して
いた。特に近時、半導体素子は高密度化、高集積化が急
激に進んで電極数が急増しており、これに伴って半導体
素子の各電極がワイヤー接続されるセラミック配線基板
のメタライズ配線層もその数が急増するとともに隣接す
るメタライズ配線層間の距離が極めて短いものとなり、
上記欠点がより顕著なものとなってきた。
【０００７】前記セラミック配線基板の絶縁基体表面に
メッキ金属層が被着される原因としては、タングステン
等の金属粉末から成る金属ペーストを所定パターンに印
刷塗布させた複数枚のセラミックグリーンシートを積層
するとともにこれを還元雰囲気中で焼成して絶縁基体に
複数個のメタライズ配線層を形成したセラミック配線基
板を得る際、絶縁基体中に含有される着色剤が焼成雰囲
気（還元雰囲気）によって金属モリブデンとなり、同時
にメタライズ配線層を構成するタングステンの一部が絶
縁基体中を拡散するとともに絶縁基体中に存在する金属
化した金属モリブデンを核として析出し、これが大きく
成長して絶縁基体表面に露出してしまうためと考えられ
る。
メッキ金属層が被着される原因としては、タングステン
等の金属粉末から成る金属ペーストを所定パターンに印
刷塗布させた複数枚のセラミックグリーンシートを積層
するとともにこれを還元雰囲気中で焼成して絶縁基体に
複数個のメタライズ配線層を形成したセラミック配線基
板を得る際、絶縁基体中に含有される着色剤が焼成雰囲
気（還元雰囲気）によって金属モリブデンとなり、同時
にメタライズ配線層を構成するタングステンの一部が絶
縁基体中を拡散するとともに絶縁基体中に存在する金属
化した金属モリブデンを核として析出し、これが大きく
成長して絶縁基体表面に露出してしまうためと考えられ
る。
【０００８】
【課題を解決するための手段】本発明は生セラミック体
を焼成することによって得られる絶縁基体表面に、前記
絶縁基体と同時焼成によって形成され、表面に無電解メ
ッキ金属層が被着されている複数個のメタライズ配線層
を有するセラミック配線基板であって、前記絶縁基体内
に、該絶縁基体の焼成によって金属化することのない金
属酸化物から成る着色剤が含有されていることを特徴と
するものである。
を焼成することによって得られる絶縁基体表面に、前記
絶縁基体と同時焼成によって形成され、表面に無電解メ
ッキ金属層が被着されている複数個のメタライズ配線層
を有するセラミック配線基板であって、前記絶縁基体内
に、該絶縁基体の焼成によって金属化することのない金
属酸化物から成る着色剤が含有されていることを特徴と
するものである。
【０００９】また本発明は前記複数個のメタライズ配線
層が隣接間隔を５０μｍ以下として形成されていること
を特徴とするものである。
層が隣接間隔を５０μｍ以下として形成されていること
を特徴とするものである。
【００１０】本発明のセラミック配線基板によれば絶縁
基体を着色する着色剤として絶縁基体の焼成によって金
属化することのない金属酸化物を使用したことからセラ
ミック配線基板を得る際、メタライズ配線層を構成する
金属の一部が絶縁基体中を拡散しても、絶縁基体には核
となる金属が存在しないことからこれが析出して大きく
成長するととに絶縁基体表面に露出することはなく、そ
の結果、絶縁基体表面に形成されているメタライズ配線
層に無電解メッキ法によりメッキ金属層を被着させても
絶縁基体表面にメッキ金属層が被着されることはなく、
隣接するメタライズ配線層間の電気的絶縁を常に維持す
ることが可能となる。
基体を着色する着色剤として絶縁基体の焼成によって金
属化することのない金属酸化物を使用したことからセラ
ミック配線基板を得る際、メタライズ配線層を構成する
金属の一部が絶縁基体中を拡散しても、絶縁基体には核
となる金属が存在しないことからこれが析出して大きく
成長するととに絶縁基体表面に露出することはなく、そ
の結果、絶縁基体表面に形成されているメタライズ配線
層に無電解メッキ法によりメッキ金属層を被着させても
絶縁基体表面にメッキ金属層が被着されることはなく、
隣接するメタライズ配線層間の電気的絶縁を常に維持す
ることが可能となる。
【００１１】特に本発明のセラミック配線基板によれ
ば、絶縁基体表面にメッキ金属層の被着がないことから
複数個のメタライズ配線層を隣接間隔が５０μｍ以下の
高密度に形成することができ、これによってセラミック
配線基板を小型化することも可能となる。
ば、絶縁基体表面にメッキ金属層の被着がないことから
複数個のメタライズ配線層を隣接間隔が５０μｍ以下の
高密度に形成することができ、これによってセラミック
配線基板を小型化することも可能となる。
【００１２】
【発明の実施の形態】次に本発明を添付図面に基づき詳
細に説明する。図１は本発明にかかるセラミック配線基
板を半導体素子を収容する半導体素子収納用パッケージ
に適用した場合の一実施例を示し、１は絶縁基体、２は
メタライズ配線層である。この絶縁基体１にメタライズ
配線層２を被着形成したものがセラミック配線基板Ａと
なる。
細に説明する。図１は本発明にかかるセラミック配線基
板を半導体素子を収容する半導体素子収納用パッケージ
に適用した場合の一実施例を示し、１は絶縁基体、２は
メタライズ配線層である。この絶縁基体１にメタライズ
配線層２を被着形成したものがセラミック配線基板Ａと
なる。
【００１３】前記絶縁基体１は暗色系に着色されてお
り、その上面中央部に半導体素子３を収容するための凹
部１ａを有し、且つ該凹部１ａ内には半導体素子３がガ
ラス、樹脂等の接着剤を介して収容固定される。
り、その上面中央部に半導体素子３を収容するための凹
部１ａを有し、且つ該凹部１ａ内には半導体素子３がガ
ラス、樹脂等の接着剤を介して収容固定される。
【００１４】前記絶縁基体１は酸化アルミニウム質焼結
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合は酸化アルミニウム、酸化珪素、酸化マグネシ
ウム、酸化カルシウム等の原料粉末に、例えば、酸化チ
タン、酸化クロム等の金属酸化物から成る着色剤と適当
な有機バインダー、溶剤等を添加混合して泥漿物を作る
とともに該泥漿物をドクターブレード法やカレンダーロ
ール法を採用することによってグリーンシート（生シー
ト）と成し、しかる後、前記グリーンシートに適当な打
ち抜き加工を施すとともにこれを複数枚積層し、還元雰
囲気中、約１６００℃の温度で焼成することによって製
作される。
体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミ
ニウム質焼結体、ガラスセラミックス焼結体等の電気絶
縁材料から成り、例えば酸化アルミニウム質焼結体から
成る場合は酸化アルミニウム、酸化珪素、酸化マグネシ
ウム、酸化カルシウム等の原料粉末に、例えば、酸化チ
タン、酸化クロム等の金属酸化物から成る着色剤と適当
な有機バインダー、溶剤等を添加混合して泥漿物を作る
とともに該泥漿物をドクターブレード法やカレンダーロ
ール法を採用することによってグリーンシート（生シー
ト）と成し、しかる後、前記グリーンシートに適当な打
ち抜き加工を施すとともにこれを複数枚積層し、還元雰
囲気中、約１６００℃の温度で焼成することによって製
作される。
【００１５】また前記絶縁基体１は半導体素子３が収容
固定される凹部１ａの周辺から下面にかけて複数個のメ
タライズ配線層２が被着形成されており、該メタライズ
配線層２の凹部１ａ周辺部には半導体素子３の各電極が
オートボンダーを使用してワイヤー接続され、また下面
に導出した部位には外部電気回路と接続される外部リー
ド端子４が銀ロウ等のロウ材を介してロウ付けされる。
固定される凹部１ａの周辺から下面にかけて複数個のメ
タライズ配線層２が被着形成されており、該メタライズ
配線層２の凹部１ａ周辺部には半導体素子３の各電極が
オートボンダーを使用してワイヤー接続され、また下面
に導出した部位には外部電気回路と接続される外部リー
ド端子４が銀ロウ等のロウ材を介してロウ付けされる。
【００１６】前記メタライズ配線層２はモリブデンやタ
ングステン等で形成されており、モリブデン、タングス
テン等の金属粉末に適当な有機バインダー、溶剤を添加
混合して得た金属ペーストを絶縁基体１となるセラミッ
クグリーンシートに予め従来周知のスクリーン印刷法に
より所定パターンに印刷塗布しておくことによって絶縁
基体１の凹部１ａ周辺から下面にかけて被着形成され
る。この場合、絶縁基体１の着色剤が酸化チタン、酸化
クロム等の還元雰囲気においても金属化しない金属酸化
物で形成されていることから、金属ペーストが印刷塗布
されたセラミックグリーンシートを焼成してメタライズ
配線層２を有する絶縁基体１を得る際、メタライズ配線
層２を構成する金属の一部が絶縁基体１中を拡散して
も、絶縁基体１には核となる金属が存在しないことから
これが析出して大きく成長するとともに絶縁基体１表面
に露出することはない。
ングステン等で形成されており、モリブデン、タングス
テン等の金属粉末に適当な有機バインダー、溶剤を添加
混合して得た金属ペーストを絶縁基体１となるセラミッ
クグリーンシートに予め従来周知のスクリーン印刷法に
より所定パターンに印刷塗布しておくことによって絶縁
基体１の凹部１ａ周辺から下面にかけて被着形成され
る。この場合、絶縁基体１の着色剤が酸化チタン、酸化
クロム等の還元雰囲気においても金属化しない金属酸化
物で形成されていることから、金属ペーストが印刷塗布
されたセラミックグリーンシートを焼成してメタライズ
配線層２を有する絶縁基体１を得る際、メタライズ配線
層２を構成する金属の一部が絶縁基体１中を拡散して
も、絶縁基体１には核となる金属が存在しないことから
これが析出して大きく成長するとともに絶縁基体１表面
に露出することはない。
【００１７】更に前記絶縁基体１はその内部に酸化チタ
ン、酸化クロム等の金属酸化物から成る着色剤が含有さ
れ、暗色系に着色されているためオートボンダーを使用
して半導体素子３の各電極とメタライズ配線層２とをワ
イヤー接続する際、オートボンダーによるメタライズ配
線層２の位置認識が絶縁基体１とメタライズ配線層２に
おける光の反射率が異なるために正確、且つ確実とな
り、これによって半導体素子３の各電極とメタライズ配
線層２とのワイヤー接続が確実となる。
ン、酸化クロム等の金属酸化物から成る着色剤が含有さ
れ、暗色系に着色されているためオートボンダーを使用
して半導体素子３の各電極とメタライズ配線層２とをワ
イヤー接続する際、オートボンダーによるメタライズ配
線層２の位置認識が絶縁基体１とメタライズ配線層２に
おける光の反射率が異なるために正確、且つ確実とな
り、これによって半導体素子３の各電極とメタライズ配
線層２とのワイヤー接続が確実となる。
【００１８】また更に前記メタライズ配線層２はその露
出表面に該メタライズ配線層２の酸化腐食を有効に防止
しつつメタライズ配線層２とワイヤーとの接合を容易、
且つ強固とするためにニッケルや金等の耐蝕性に優れる
金属から成るメッキ金属層５が無電解メッキ法により被
着されている。
出表面に該メタライズ配線層２の酸化腐食を有効に防止
しつつメタライズ配線層２とワイヤーとの接合を容易、
且つ強固とするためにニッケルや金等の耐蝕性に優れる
金属から成るメッキ金属層５が無電解メッキ法により被
着されている。
【００１９】前記メタライズ配線層２への無電解メッキ
法によるニッケルや金等から成るメッキ金属層５の被着
は例えば、メタライズ配線層２を有する絶縁基体１をＢ
ＥＬ８０１（上村工業（株）の商品名）と称するニッケ
ル化合物とジメチルアミンボラン還元剤を含む無電解メ
ッキ液中に浸漬してメタライズ配線層２表面にニッケル
ーボロン合金から成る第一メッキ金属層を約１．５μｍ
の厚みに被着させ、次にこれをＳ−７８０（日本カニゼ
ン（株）の商品名）と称するニッケル化合物と次亜リン
酸ナトリウムを含む無電解メッキ液中に浸漬して前記第
一メッキ金属層表面にニッケルーリン合金から成る第二
メッキ金属層を約２μｍの厚みに被着させ、最後にこれ
をゴールドエイト（（株）ワールドメタルの商品名）と
称する無電解金メッキ液を用いて前記第二メッキ金属層
表面に金から成る第三メッキ金属層を約１．５μｍの厚
みに被着させることによって行われる。この場合、絶縁
基体１の表面にはメタライズ配線層２を構成するモリブ
デンやタングステンの一部が絶縁基体１中を拡散して
も、絶縁基体１には核となる金属が存在しないことから
これが析出して大きく成長するとともに絶縁基体表面に
露出することがないため、絶縁基体１表面にメッキ金属
層５が被着されることはなく、その結果、絶縁基体１表
面に形成されているメタライズ配線層２間が絶縁基体１
表面に被着するメッキ金属層５により電気的に短絡する
ことはない。
法によるニッケルや金等から成るメッキ金属層５の被着
は例えば、メタライズ配線層２を有する絶縁基体１をＢ
ＥＬ８０１（上村工業（株）の商品名）と称するニッケ
ル化合物とジメチルアミンボラン還元剤を含む無電解メ
ッキ液中に浸漬してメタライズ配線層２表面にニッケル
ーボロン合金から成る第一メッキ金属層を約１．５μｍ
の厚みに被着させ、次にこれをＳ−７８０（日本カニゼ
ン（株）の商品名）と称するニッケル化合物と次亜リン
酸ナトリウムを含む無電解メッキ液中に浸漬して前記第
一メッキ金属層表面にニッケルーリン合金から成る第二
メッキ金属層を約２μｍの厚みに被着させ、最後にこれ
をゴールドエイト（（株）ワールドメタルの商品名）と
称する無電解金メッキ液を用いて前記第二メッキ金属層
表面に金から成る第三メッキ金属層を約１．５μｍの厚
みに被着させることによって行われる。この場合、絶縁
基体１の表面にはメタライズ配線層２を構成するモリブ
デンやタングステンの一部が絶縁基体１中を拡散して
も、絶縁基体１には核となる金属が存在しないことから
これが析出して大きく成長するとともに絶縁基体表面に
露出することがないため、絶縁基体１表面にメッキ金属
層５が被着されることはなく、その結果、絶縁基体１表
面に形成されているメタライズ配線層２間が絶縁基体１
表面に被着するメッキ金属層５により電気的に短絡する
ことはない。
【００２０】従って、絶縁基体１表面には複数個のメタ
ライズ配線層２を隣接間隔を５０μｍ以下として高密度
に形成することが可能となり、これによって近時の高密
度化、高集積化に伴って電極数が急増している半導体素
子３も収容が可能となる。
ライズ配線層２を隣接間隔を５０μｍ以下として高密度
に形成することが可能となり、これによって近時の高密
度化、高集積化に伴って電極数が急増している半導体素
子３も収容が可能となる。
【００２１】また前記メタライズ配線層２には絶縁基体
１の下面に導出する部位に外部リード端子４が銀ロウ等
のロウ材を介して取着されており、該外部リード端子４
は内部に収容する半導体素子３を外部電気回路に接続す
る作用を為し、外部リード端子４を外部電気回路に接続
することによって内部に収容される半導体素子３はメタ
ライズ配線層２及び外部リード端子４を介し外部電気回
路に電気的に接続されることとなる。
１の下面に導出する部位に外部リード端子４が銀ロウ等
のロウ材を介して取着されており、該外部リード端子４
は内部に収容する半導体素子３を外部電気回路に接続す
る作用を為し、外部リード端子４を外部電気回路に接続
することによって内部に収容される半導体素子３はメタ
ライズ配線層２及び外部リード端子４を介し外部電気回
路に電気的に接続されることとなる。
【００２２】前記外部リード端子４は鉄ーニッケルーコ
バルト合金や鉄ーニッケル合金等から成り、例えば鉄ー
ニッケルーコバルト合金のインゴット（塊）に圧延加工
法や打ち抜き加工法等、従来周知の金属加工法を施すこ
とによって所定の形状に形成される。
バルト合金や鉄ーニッケル合金等から成り、例えば鉄ー
ニッケルーコバルト合金のインゴット（塊）に圧延加工
法や打ち抜き加工法等、従来周知の金属加工法を施すこ
とによって所定の形状に形成される。
【００２３】かくしてこの半導体素子収納用パッケージ
によれば絶縁基体１の凹部１ａ内に半導体素子３を接着
剤を介して接着固定するとともに半導体素子３の各電極
をメタライズ配線層５にオートボンダーよりワイヤー接
続し、しかる後、絶縁基体１の上面に蓋体２をガラス、
樹脂等から成る封止材より接合させ、絶縁基体１と蓋体
２とから成る容器４の内部に半導体素子３を気密に収容
することによって製品としての半導体装置となる。
によれば絶縁基体１の凹部１ａ内に半導体素子３を接着
剤を介して接着固定するとともに半導体素子３の各電極
をメタライズ配線層５にオートボンダーよりワイヤー接
続し、しかる後、絶縁基体１の上面に蓋体２をガラス、
樹脂等から成る封止材より接合させ、絶縁基体１と蓋体
２とから成る容器４の内部に半導体素子３を気密に収容
することによって製品としての半導体装置となる。
【００２４】尚、本発明のセラミック配線基板は上述の
半導体素子を収容する半導体素子収納用パッケージにの
み適用されるものではなく、その他の混成集積回路基板
等にも適用可能である。
半導体素子を収容する半導体素子収納用パッケージにの
み適用されるものではなく、その他の混成集積回路基板
等にも適用可能である。
【００２５】次に本発明の効果を実験例に基づき説明す
る。
る。
【００２６】まず着色剤として酸化チタン（Ｔｉ
Ｏ2 ）、酸化クロム（Ｃｒ2 Ｏ3 ）等の金属酸化物を表
１及び表２に示す値に含有させた酸化アルミニウムを主
成分とする生セラミック体の表面にモリブデン（Ｍｏ）
またはタングステン（Ｗ）から成る金属ペーストを使用
して幅１４０μｍ、長さ５ｍｍ、厚み１５μｍ、隣接間
隔が表１及び表２に示す値の一対のパターンを各々、２
００対、形成する。
Ｏ2 ）、酸化クロム（Ｃｒ2 Ｏ3 ）等の金属酸化物を表
１及び表２に示す値に含有させた酸化アルミニウムを主
成分とする生セラミック体の表面にモリブデン（Ｍｏ）
またはタングステン（Ｗ）から成る金属ペーストを使用
して幅１４０μｍ、長さ５ｍｍ、厚み１５μｍ、隣接間
隔が表１及び表２に示す値の一対のパターンを各々、２
００対、形成する。
【００２７】次にこれを還元雰囲気中、１６００℃の温
度で焼成し、表面に２００対のメタライズ配線層が形成
された絶縁基体を得るとともに該メタライズ配線層の表
面に無電解メッキ法によりニッケルを３．５μｍ、金を
１．５μｍの厚みに順次被着させて試料を得る。
度で焼成し、表面に２００対のメタライズ配線層が形成
された絶縁基体を得るとともに該メタライズ配線層の表
面に無電解メッキ法によりニッケルを３．５μｍ、金を
１．５μｍの厚みに順次被着させて試料を得る。
【００２８】そして最後に前記各試料の各々一対のメタ
ライズ配線層間を電気テスターで測定し、一対のメタラ
イズ配線層間が電気的に短絡しているものの数を数え短
絡発生率（不良発生率）を算出した。
ライズ配線層間を電気テスターで測定し、一対のメタラ
イズ配線層間が電気的に短絡しているものの数を数え短
絡発生率（不良発生率）を算出した。
【００２９】上記の結果を表１及び表２に示す。
【００３０】
【表１】
【００３１】
【表２】
【００３２】上記の結果から判るように、絶縁基体の着
色剤としてモリブデン（Ｍｏ）を使用し、メタライズ配
線層をタングステン（Ｗ）で形成した場合、或いは絶縁
基体の着色剤としてタングステン（Ｗ）を使用し、メタ
ライズ配線層をモリブデン（Ｍｏ）で形成した場合、メ
タライズ配線層を形成するタングステンやモリブデンが
着色剤としての金属モリブデンやタングステンを核とし
て析出することに起因して絶縁基体表面にメッキ金属層
が被着されるとともに隣接するメタライズ配線層間に電
気的短絡が発生してしまうのに対し、本発明の着色剤と
して酸化チタン、酸化クロム等の金属酸化物を使用した
ものはメタライズ配線層を形成するタングステンやモリ
ブデンは絶縁基体中を拡散するものの析出して絶縁基体
表面に露出することはなく、これによって絶縁基体表面
にメッキ金属層が被着されるのが有効に防止されるとと
もにメタライズ配線層の隣接間隔を５０μｍ以下の狭い
ものにしてもメタライズ配線層間に電気的短絡が発生す
ることは殆どない。
色剤としてモリブデン（Ｍｏ）を使用し、メタライズ配
線層をタングステン（Ｗ）で形成した場合、或いは絶縁
基体の着色剤としてタングステン（Ｗ）を使用し、メタ
ライズ配線層をモリブデン（Ｍｏ）で形成した場合、メ
タライズ配線層を形成するタングステンやモリブデンが
着色剤としての金属モリブデンやタングステンを核とし
て析出することに起因して絶縁基体表面にメッキ金属層
が被着されるとともに隣接するメタライズ配線層間に電
気的短絡が発生してしまうのに対し、本発明の着色剤と
して酸化チタン、酸化クロム等の金属酸化物を使用した
ものはメタライズ配線層を形成するタングステンやモリ
ブデンは絶縁基体中を拡散するものの析出して絶縁基体
表面に露出することはなく、これによって絶縁基体表面
にメッキ金属層が被着されるのが有効に防止されるとと
もにメタライズ配線層の隣接間隔を５０μｍ以下の狭い
ものにしてもメタライズ配線層間に電気的短絡が発生す
ることは殆どない。
【００３３】
【発明の効果】本発明のセラミック配線基板によれば絶
縁基体を着色する着色剤として絶縁基体の焼成によって
金属化することのない金属酸化物を使用したことからセ
ラミック配線基板を得る際、メタライズ配線層を構成す
る金属の一部が絶縁基体中を拡散しても、絶縁基体には
核となる金属が存在しないことからこれが析出して大き
く成長するととに絶縁基体表面に露出することはなく、
その結果、絶縁基体表面に形成されているメタライズ配
線層に無電解メッキ法によりメッキ金属層を被着させて
も絶縁基体表面にメッキ金属層が被着されることはな
く、隣接するメタライズ配線層間の電気的絶縁を常に維
持することが可能となる。
縁基体を着色する着色剤として絶縁基体の焼成によって
金属化することのない金属酸化物を使用したことからセ
ラミック配線基板を得る際、メタライズ配線層を構成す
る金属の一部が絶縁基体中を拡散しても、絶縁基体には
核となる金属が存在しないことからこれが析出して大き
く成長するととに絶縁基体表面に露出することはなく、
その結果、絶縁基体表面に形成されているメタライズ配
線層に無電解メッキ法によりメッキ金属層を被着させて
も絶縁基体表面にメッキ金属層が被着されることはな
く、隣接するメタライズ配線層間の電気的絶縁を常に維
持することが可能となる。
【００３４】特に本発明のセラミック配線基板によれ
ば、絶縁基体表面にメッキ金属層の被着がないことから
複数個のメタライズ配線層を隣接間隔が５０μｍ以下の
高密度に形成することができ、これによってセラミック
配線基板を小型化することも可能となる。
ば、絶縁基体表面にメッキ金属層の被着がないことから
複数個のメタライズ配線層を隣接間隔が５０μｍ以下の
高密度に形成することができ、これによってセラミック
配線基板を小型化することも可能となる。
【図１】本発明のセラミック配線基板を半導体素子を収
容する半導体素子収納用パッケージに適用した場合の一
実施例を示す断面図である。
容する半導体素子収納用パッケージに適用した場合の一
実施例を示す断面図である。
１・・・・・・絶縁基体 １ａ・・・・・凹部 ２・・・・・・メタライズ配線層 ３・・・・・・半導体素子 ４・・・・・・外部リード端子 ５・・・・・・メッキ金属層
Claims (3)
- 【請求項１】生セラミック体を焼成することによって得
られる絶縁基体表面に、前記絶縁基体と同時焼成によっ
て形成され、表面に無電解メッキ金属層が被着されてい
る複数個のメタライズ配線層を有するセラミック配線基
板であって、前記絶縁基体内に、該絶縁基体の焼成によ
って金属化することのない金属酸化物から成る着色剤が
含有されていることを特徴とするセラミック配線基板。 - 【請求項２】前記着色剤が酸化チタン、酸化クロムから
成ることを特徴とする請求項１に記載のセラミック配線
基板。 - 【請求項３】前記複数個のメタライズ配線層が隣接間隔
を５０μｍ以下として形成されていることを特徴とする
請求項１に記載のセラミック配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7211751A JPH0964498A (ja) | 1995-08-21 | 1995-08-21 | セラミック配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7211751A JPH0964498A (ja) | 1995-08-21 | 1995-08-21 | セラミック配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964498A true JPH0964498A (ja) | 1997-03-07 |
Family
ID=16610985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7211751A Pending JPH0964498A (ja) | 1995-08-21 | 1995-08-21 | セラミック配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964498A (ja) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50148859A (ja) * | 1974-05-20 | 1975-11-28 | ||
| JPS519261A (ja) * | 1974-07-12 | 1976-01-24 | Hitachi Ltd | Chakushokutasohaisenkitaino seizohoho |
| JPS5180310A (ja) * | 1975-01-06 | 1976-07-13 | Hitachi Ltd | |
| JPS62266857A (ja) * | 1986-05-15 | 1987-11-19 | Oki Electric Ind Co Ltd | 半導体装置 |
| JPS63318794A (ja) * | 1987-06-23 | 1988-12-27 | Toshiba Corp | セラミックス回路基板 |
| JPH05326748A (ja) * | 1992-05-20 | 1993-12-10 | Kyocera Corp | 半導体素子収納用パッケージ |
| JPH0637414A (ja) * | 1992-07-14 | 1994-02-10 | Toshiba Corp | セラミックス回路基板 |
| JPH0729764A (ja) * | 1993-07-12 | 1995-01-31 | Kyocera Corp | コンデンサ材料及び多層アルミナ質配線基板並びに半導体素子収納用パッケージ |
| JPH0766537A (ja) * | 1993-08-30 | 1995-03-10 | Kyocera Corp | 配線基板 |
| JPH0786742A (ja) * | 1993-09-09 | 1995-03-31 | Fujitsu Ltd | セラミックス多層基板及びその製造方法 |
| JPH07147355A (ja) * | 1993-11-22 | 1995-06-06 | Ngk Spark Plug Co Ltd | 集積回路用セラミックパッケージ本体 |
-
1995
- 1995-08-21 JP JP7211751A patent/JPH0964498A/ja active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50148859A (ja) * | 1974-05-20 | 1975-11-28 | ||
| JPS519261A (ja) * | 1974-07-12 | 1976-01-24 | Hitachi Ltd | Chakushokutasohaisenkitaino seizohoho |
| JPS5180310A (ja) * | 1975-01-06 | 1976-07-13 | Hitachi Ltd | |
| JPS62266857A (ja) * | 1986-05-15 | 1987-11-19 | Oki Electric Ind Co Ltd | 半導体装置 |
| JPS63318794A (ja) * | 1987-06-23 | 1988-12-27 | Toshiba Corp | セラミックス回路基板 |
| JPH05326748A (ja) * | 1992-05-20 | 1993-12-10 | Kyocera Corp | 半導体素子収納用パッケージ |
| JPH0637414A (ja) * | 1992-07-14 | 1994-02-10 | Toshiba Corp | セラミックス回路基板 |
| JPH0729764A (ja) * | 1993-07-12 | 1995-01-31 | Kyocera Corp | コンデンサ材料及び多層アルミナ質配線基板並びに半導体素子収納用パッケージ |
| JPH0766537A (ja) * | 1993-08-30 | 1995-03-10 | Kyocera Corp | 配線基板 |
| JPH0786742A (ja) * | 1993-09-09 | 1995-03-31 | Fujitsu Ltd | セラミックス多層基板及びその製造方法 |
| JPH07147355A (ja) * | 1993-11-22 | 1995-06-06 | Ngk Spark Plug Co Ltd | 集積回路用セラミックパッケージ本体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61244057A (ja) | 端子接続構造およびその接続方法 | |
| JPH0964498A (ja) | セラミック配線基板 | |
| JP3145614B2 (ja) | セラミック配線基板 | |
| EP3678196B1 (en) | Substrate for mounting electronic components, electronic device, and electronic module | |
| JP3716124B2 (ja) | 半導体素子収納用パッケージ | |
| JPH10190227A (ja) | 多層セラミック配線基板 | |
| JP3404266B2 (ja) | 配線基板の接続構造 | |
| JP2948988B2 (ja) | 電解メッキ方法 | |
| JPH09321414A (ja) | セラミック配線基板 | |
| WO2022185673A1 (ja) | 配線基板 | |
| US20240153709A1 (en) | Ceramic electronic component | |
| JP2962921B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JP2001035959A (ja) | 半導体素子収納用パッケージ | |
| JP4395227B2 (ja) | 配線基板 | |
| JPH0785496B2 (ja) | セラミツク配線基板の製造法 | |
| JP2866512B2 (ja) | 配線基板 | |
| JPH1168260A (ja) | 配線基板 | |
| JPH07202356A (ja) | 回路基板 | |
| JP2831182B2 (ja) | 金の導電層を有する電子部品 | |
| JPH0744021Y2 (ja) | 半導体素子収納用パッケ−ジ | |
| JP3950950B2 (ja) | セラミック配線基板の製造方法 | |
| JP2003155593A (ja) | 配線基板 | |
| JP4109391B2 (ja) | 配線基板 | |
| JPH0766537A (ja) | 配線基板 | |
| JPH0888449A (ja) | セラミック配線基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040203 |