JPS61244057A - 端子接続構造およびその接続方法 - Google Patents
端子接続構造およびその接続方法Info
- Publication number
- JPS61244057A JPS61244057A JP8843385A JP8843385A JPS61244057A JP S61244057 A JPS61244057 A JP S61244057A JP 8843385 A JP8843385 A JP 8843385A JP 8843385 A JP8843385 A JP 8843385A JP S61244057 A JPS61244057 A JP S61244057A
- Authority
- JP
- Japan
- Prior art keywords
- nickel layer
- nickel
- brazing material
- lead
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明はＩＣ等の端子接続構造およびその接続方法に関
し、特にマイグレーション対策に関するものである。
し、特にマイグレーション対策に関するものである。
［従来技術］
従来、積層型のＩＣパッケージ等のリード接続部は、銀
ローや金銅ローにて、表面ニッヶルメッ主の施されたパ
ッド上にリード部材を固着していた。
ローや金銅ローにて、表面ニッヶルメッ主の施されたパ
ッド上にリード部材を固着していた。
用いられるロー材の成分の内、銀や銅はマイグレーショ
ンを発生しやすい。即ち、銀や銅がイオン化して移動し
針状結晶等を生じ、電気的な絶縁性を劣化ざぜる危険が
あった。
ンを発生しやすい。即ち、銀や銅がイオン化して移動し
針状結晶等を生じ、電気的な絶縁性を劣化ざぜる危険が
あった。
そこで、通常、ロー材の上からメッキによりニッケル層
で覆い必要に応じて更に金メッキ等が行なわれていた。
で覆い必要に応じて更に金メッキ等が行なわれていた。
［発明が解決しようとする問題点］
ところが、パッド上のロー材はニッケルに対して濡れ性
が極めて良いので、ロー材の際にパッドの縁まで、完全
にロー材が覆ってしまう。そのため、その上からメッキ
をした場合、第１４図に示すごとく、その周縁部はメッ
キ層がほとんど乗らない。ここで３１はタングステン等
からなるパッドとしてのメタライズ層、３１ａはニッケ
ルメッキ層、３２はＫｏｖｉ皆示＄いは４２アロイ材の
１−ピン、３３はロー材、３４はニッケルメッキ層、３
５は金メッキ層、３６は基板内部配線へ接続する導電部
である。
が極めて良いので、ロー材の際にパッドの縁まで、完全
にロー材が覆ってしまう。そのため、その上からメッキ
をした場合、第１４図に示すごとく、その周縁部はメッ
キ層がほとんど乗らない。ここで３１はタングステン等
からなるパッドとしてのメタライズ層、３１ａはニッケ
ルメッキ層、３２はＫｏｖｉ皆示＄いは４２アロイ材の
１−ピン、３３はロー材、３４はニッケルメッキ層、３
５は金メッキ層、３６は基板内部配線へ接続する導電部
である。
このため、ロー材上にメッキを施しても、マイグレーシ
ョンを完全に防止することはできなかった。
ョンを完全に防止することはできなかった。
［問題点を解決するための手段］
そこで、本発明は次なる手段を採用することにより問題
点を解決した。
点を解決した。
まず、第１発明は
基板上に設けられ、表面にニッケル層を有するリード接
続部と、 銀又は銅を含有するロー材にて上記リード接続部にロー
付固定され電気的に接続されるリード部材と、 上記ロー付されたロー材の全表面を被うニッケル層と、 からなる端子接続構造において、 上記リード接続部の全周縁部がロー材から露出し、上記
ロー材の全表面を被うニッケル層が上記リード接続部の
全周縁部も被っていることを特徴とする端子接続構造を
要旨とする。
続部と、 銀又は銅を含有するロー材にて上記リード接続部にロー
付固定され電気的に接続されるリード部材と、 上記ロー付されたロー材の全表面を被うニッケル層と、 からなる端子接続構造において、 上記リード接続部の全周縁部がロー材から露出し、上記
ロー材の全表面を被うニッケル層が上記リード接続部の
全周縁部も被っていることを特徴とする端子接続構造を
要旨とする。
また、第２発明は、
表面にニッケル層を有するリード接続部に銀又は銅を含
有するロー材にてリード部材をロー付固定した後、該ロ
ー材をニッケル層で被う端子の接続方法において、 ロー付固定の後、該ロー材をエツチング処理し、次いで
ニッケルメッキ処理することにより上記ロー材をニッケ
ル層で被うことを特徴とする端子の接続方法を要旨とす
る。
有するロー材にてリード部材をロー付固定した後、該ロ
ー材をニッケル層で被う端子の接続方法において、 ロー付固定の後、該ロー材をエツチング処理し、次いで
ニッケルメッキ処理することにより上記ロー材をニッケ
ル層で被うことを特徴とする端子の接続方法を要旨とす
る。
［作用］
第１発明は、リード接続部の全周縁部がロー材を介さず
直接ニッケル層が、リード接続部のニッケル層と結合し
ているため、ロー材が完全にニッケル層で被われ、マイ
グレーションを生ずる余地がない。
直接ニッケル層が、リード接続部のニッケル層と結合し
ているため、ロー材が完全にニッケル層で被われ、マイ
グレーションを生ずる余地がない。
又、第２発明は、ロー材にてリード接続部にリード部材
を固定した後、ロー材をエツチングすることにより、ロ
ー材の表面部分を除去する。すると、ロー材に被われて
いたリード接続部の周縁部分が全て露出するこことなる
。こうして次にニッケルメッキを行なえば、露出してい
るリード接続部の周縁部分に直接ニッケル層が結合し、
ロー材が完全にニッケル層にて被われた接続構造が実現
できる。
を固定した後、ロー材をエツチングすることにより、ロ
ー材の表面部分を除去する。すると、ロー材に被われて
いたリード接続部の周縁部分が全て露出するこことなる
。こうして次にニッケルメッキを行なえば、露出してい
るリード接続部の周縁部分に直接ニッケル層が結合し、
ロー材が完全にニッケル層にて被われた接続構造が実現
できる。
［実施例］
第１発明の実施例について説明する。
第１図はその第１実施例の斜視図、第２図はそのＡ−Ａ
断面図である。ここで１は端子接続部を表わし、セラミ
ック基板２上に設けられたＩＣパターンのリード接続部
３とリード部材としての端子４との接続構造を表わして
いる。
断面図である。ここで１は端子接続部を表わし、セラミ
ック基板２上に設けられたＩＣパターンのリード接続部
３とリード部材としての端子４との接続構造を表わして
いる。
リード接続部３はタングステン等のペーストを印刷し焼
付けたメタライズ層であり、その上には電解メッキによ
りニッケル層５が重層している。
付けたメタライズ層であり、その上には電解メッキによ
りニッケル層５が重層している。
リード接続部３は基板２の内部配線に接続する導電部２
ａに接続している。
ａに接続している。
上記ニッケル層５上には銀ロー６により端子４が固定さ
れている。銀ロー６はニッケル層５の周縁部５ａまでは
被っていない。
れている。銀ロー６はニッケル層５の周縁部５ａまでは
被っていない。
更に、端子４．銀ロー６及びニッケル層５の周縁部５ａ
をもう一つのニッケルＨ７が被い、更にその上に耐酸化
性、耐薬品性のために金層８がシアン化金溶液にて電解
メッキされている。
をもう一つのニッケルＨ７が被い、更にその上に耐酸化
性、耐薬品性のために金層８がシアン化金溶液にて電解
メッキされている。
本実施例はこのように構成されていることにより、リー
ド接続部３上のニッケル層５の周縁部５ａまで銀ロー６
が被っていず、周縁部５ａは完全に二つのニッケル層５
，７が結合し、銀ロー６のマイグレーションを防止して
いる。この銀ロー６が被っていない周縁部５ａの幅は、
０．０５ｍｍ以上が好ましく、通常０．１〜０．２ｍｍ
が製造上好ましい。
ド接続部３上のニッケル層５の周縁部５ａまで銀ロー６
が被っていず、周縁部５ａは完全に二つのニッケル層５
，７が結合し、銀ロー６のマイグレーションを防止して
いる。この銀ロー６が被っていない周縁部５ａの幅は、
０．０５ｍｍ以上が好ましく、通常０．１〜０．２ｍｍ
が製造上好ましい。
次に第３図乃至第５図に本発明の第２実施例について説
明する。第３図はその正面図、第４図はその底面図、第
５図は第３図のＢ−Ｂ断面図である。ここで１１は端子
接続部を表わし、セラミック基板１２の側面部１２ａに
設けられたＩＣＣツタ接続構造を表わしている。リード
接続部１３はタングステン等のペーストをセラミック基
板１２の側面１２ａから裏面１２ｂにかけて印刷し焼付
けたメタライズ層であり、その上には電解メッキにより
ニッケル層１５が重層している。上記リード接続部１３
には基板１２の内部配線に接続するか。
明する。第３図はその正面図、第４図はその底面図、第
５図は第３図のＢ−Ｂ断面図である。ここで１１は端子
接続部を表わし、セラミック基板１２の側面部１２ａに
設けられたＩＣＣツタ接続構造を表わしている。リード
接続部１３はタングステン等のペーストをセラミック基
板１２の側面１２ａから裏面１２ｂにかけて印刷し焼付
けたメタライズ層であり、その上には電解メッキにより
ニッケル層１５が重層している。上記リード接続部１３
には基板１２の内部配線に接続するか。
導電部１００帖接続している。上記ニッケル層１５には
導体片１４がその一面をニッケル層１５上に、銀ロー１
６により固定されている。銀ロー１６はニッケル層１５
の周縁部１５ａまでは被っていない。
導体片１４がその一面をニッケル層１５上に、銀ロー１
６により固定されている。銀ロー１６はニッケル層１５
の周縁部１５ａまでは被っていない。
更に、導体片１４、銀ロー１６及びニッケル層１５の周
縁部１５ａをもう一つのニッケル１１１７が被い、更に
その上に金層１８が電解メッキされている。
縁部１５ａをもう一つのニッケル１１１７が被い、更に
その上に金層１８が電解メッキされている。
本実施例はこのように構成されていることにより、導体
片１４を用いた場合においても、第１実施例と同様に銀
ロー１６がニッケル層１５の周縁部１５ａまで被ってい
ず、二つのニッケルＩ！！１５゜１７によって銀ロー１
６のマイグレーションが防止されている。
片１４を用いた場合においても、第１実施例と同様に銀
ロー１６がニッケル層１５の周縁部１５ａまで被ってい
ず、二つのニッケルＩ！！１５゜１７によって銀ロー１
６のマイグレーションが防止されている。
次に上記第１発明の第１．第２実施例の接続構造を実現
するための第２発明の詳細な説明する。
するための第２発明の詳細な説明する。
本実施例は、下記の（１）〜（７）の工程からなる。
（１） グリーンシートにＩＣパターンを印刷加工する
。
。
（２） 非酸化雰囲気下１５００〜１６００℃で上記グ
リーンシート（必要に応じた積層構造としたもの）を焼
成し、セラミック基板を得る。
リーンシート（必要に応じた積層構造としたもの）を焼
成し、セラミック基板を得る。
（３） 上記セラミック基板をワット浴又はスルファミ
ン酸ニッケルメッキ浴にて２．０μ厚のニッケルメッキ
を行なう。
ン酸ニッケルメッキ浴にて２．０μ厚のニッケルメッキ
を行なう。
（４） 銀ローを非酸化雰囲気で溶融し、上記ニッケル
メッキ後のセラミックス基板上にＫｏｖａρ芒？２７０
イ等のリード部材をロー付する。
メッキ後のセラミックス基板上にＫｏｖａρ芒？２７０
イ等のリード部材をロー付する。
（５） シアン化ナトリウム、シアン化カリウム等のシ
アン系化合物にて銀ロ一部分を選択的に高速にエツチン
グする。エツチングはケミカルエツチング又は電解エツ
チングで行なう。
アン系化合物にて銀ロ一部分を選択的に高速にエツチン
グする。エツチングはケミカルエツチング又は電解エツ
チングで行なう。
（６） ワット浴又はスルファミン酸ニッケルメッキ浴
にて２．０μ厚のニッケルメッキを行なう。
にて２．０μ厚のニッケルメッキを行なう。
（７） 通常用いられる金メッキ液にて、純金メッキを
１．５μ厚にメッキする。
１．５μ厚にメッキする。
以上の工程を、第１〜２図に示した第１発明の第１実施
例の製造工程に適用した場合を説明する。
例の製造工程に適用した場合を説明する。
（１）〜（３）工程は上述のとうり実施し、表面にニッ
ケルメッキ５がなされたリード接続部３を有するセラミ
ック基板２を製造する。
ケルメッキ５がなされたリード接続部３を有するセラミ
ック基板２を製造する。
次に第６図の断面図に示すごとく、銀ロー６を、非酸化
性雰囲気で溶融し、端子４をリード接続部３にほぼ垂直
にロー付する。銀ロー６はほぼ円錐形状となる。この時
、銀ロー６はニッケル層５に濡れ性がよいため、ニッケ
ル層５の周縁部５ａまで全部を被う。
性雰囲気で溶融し、端子４をリード接続部３にほぼ垂直
にロー付する。銀ロー６はほぼ円錐形状となる。この時
、銀ロー６はニッケル層５に濡れ性がよいため、ニッケ
ル層５の周縁部５ａまで全部を被う。
次に第７図の断面図に示すごとく、銀ロー６のエツチン
グを行なう。銀ロー６は表面あるいは端部から取り去ら
れるため、リード接続部３のニッケル層５の周縁部５ａ
は全周露出することになる。
グを行なう。銀ロー６は表面あるいは端部から取り去ら
れるため、リード接続部３のニッケル層５の周縁部５ａ
は全周露出することになる。
この露出幅は０．１〜０．２ｍｍが製造上とマイグレー
ション対策上好ましく、通常数十秒〜数分間のエツチン
グで達成される。
ション対策上好ましく、通常数十秒〜数分間のエツチン
グで達成される。
次に第８図の断面図に示すごとく、リード接続部３のニ
ッケル層５の周縁部５ａ、銀ロー６及び端子４の表面に
ニッケルメッキ７がなされる。
ッケル層５の周縁部５ａ、銀ロー６及び端子４の表面に
ニッケルメッキ７がなされる。
次に、金メッキ８をニッケルメッキ７上に重ねて行ない
、第１，２図に示す端子接続構造を完成する。
、第１，２図に示す端子接続構造を完成する。
更に同様に上記工程を第３〜５図に示した第１発明の第
２実施例の製造工程に適用した場合を第９図（イ）〜第
１３図（ロ）にて説明する。
２実施例の製造工程に適用した場合を第９図（イ）〜第
１３図（ロ）にて説明する。
まず（１）〜（３）工程は前述のとうりに実施し、第９
図（イ）の正面図及び（ロ）のＣ−Ｃ断面図に示すよう
に側面１２ａから裏面１２ｂにかけてニッケルメッキ１
５がなされたリード接続部１３を有するセラミック基板
１２を製造する。
図（イ）の正面図及び（ロ）のＣ−Ｃ断面図に示すよう
に側面１２ａから裏面１２ｂにかけてニッケルメッキ１
５がなされたリード接続部１３を有するセラミック基板
１２を製造する。
次に第１０図（イ）の正面図、（ロ）のＤ−Ｄ断面図に
示すように、リード部材としての導体片１４をあてがい
、第１１図（イ）の正面図、（ロ）のＥ−Ｅ断面図に示
すように、銀ロー１６を非酸化性雰囲気で溶融し、導体
片１４をリード接続部１３にロー付する。銀ロー１６は
ニッケル層１５全面に広がる。
示すように、リード部材としての導体片１４をあてがい
、第１１図（イ）の正面図、（ロ）のＥ−Ｅ断面図に示
すように、銀ロー１６を非酸化性雰囲気で溶融し、導体
片１４をリード接続部１３にロー付する。銀ロー１６は
ニッケル層１５全面に広がる。
次に第１２図（イ）の正面図、（ロ）のＦ−Ｆ断面図に
示すように、銀ロー１６のエツチングを行なう。こうし
て、リード接続部１３のニッケル層１５の周縁部１５ａ
は全周露出される。この露出幅は前記したごとく、０．
１〜０．２ｍｍが好ましく、通常数十秒〜数分間のエツ
チングで達成される。エツチングは周縁部１５ａのみ露
出すればよいので、他の部分を覆ってエツチング処理し
てもよい。
示すように、銀ロー１６のエツチングを行なう。こうし
て、リード接続部１３のニッケル層１５の周縁部１５ａ
は全周露出される。この露出幅は前記したごとく、０．
１〜０．２ｍｍが好ましく、通常数十秒〜数分間のエツ
チングで達成される。エツチングは周縁部１５ａのみ露
出すればよいので、他の部分を覆ってエツチング処理し
てもよい。
次に第１３図（イ）の正面図、（ロ）のＧ−Ｃ断面図に
示すごとく、リード接続部１３のニッケル層１５の周縁
部１５ａ、銀ロー１６及び導体片１４の表面にニッケル
メッキ１７がなされる。
示すごとく、リード接続部１３のニッケル層１５の周縁
部１５ａ、銀ロー１６及び導体片１４の表面にニッケル
メッキ１７がなされる。
次に金メッキ１８をニッケルメッキ１７上に重ねて行な
い、第３〜５図に示す端子接続構造を完成する。
い、第３〜５図に示す端子接続構造を完成する。
本実施例によれば、エツチングにより、他の部分にニッ
ケルメッキや４２７０イ、コバール等の金具）に影響を
与えず、銀ロー１６のみを削り取り、下層のニッケルメ
ッキ１５を露出し銀ロー１６を被うニッケルメッキ１７
と直接積層させるため、銀ロー１６のマイグレーション
が防止できるものである。
ケルメッキや４２７０イ、コバール等の金具）に影響を
与えず、銀ロー１６のみを削り取り、下層のニッケルメ
ッキ１５を露出し銀ロー１６を被うニッケルメッキ１７
と直接積層させるため、銀ロー１６のマイグレーション
が防止できるものである。
上記第２発明の接続方法により接続した第１発明の第１
実施例及び第２実施例の端子接続構造の耐久絶縁試験を
行なった結果を第１表に示す。端値のものを不良とした
。
実施例及び第２実施例の端子接続構造の耐久絶縁試験を
行なった結果を第１表に示す。端値のものを不良とした
。
第１表
ｎ−１０ＰＫＧ
（ＮＧ ＰＫＧ／１０ ＰＫＧ）
明の実施例によるものは２００ＯＨｒ後も全く不良品を
生じない。
生じない。
上記耐久絶縁試験に供された第２実施例と同一の端子の
リード接続強度を測定した結果を第２表に示す。リード
部材を基板面に対し、２０’傾けた方向に引張って強度
を測定した。
リード接続強度を測定した結果を第２表に示す。リード
部材を基板面に対し、２０’傾けた方向に引張って強度
を測定した。
第２表
（Ｋａ＞
このように本発明の実施例は、ロー材をエツチングして
いるにもかかわらず、比較例とくらべてほとんど強度的
に差は見られない。
いるにもかかわらず、比較例とくらべてほとんど強度的
に差は見られない。
［発明の効果］
第１発明の端子接続構造は、ロー材が完全にニッケル層
に被われているため、マイグレーションを防止でき、Ｉ
Ｃパッケージ等の異常動作を防ぐことができる。
に被われているため、マイグレーションを防止でき、Ｉ
Ｃパッケージ等の異常動作を防ぐことができる。
又、第２発明の接続方法は、ロー材にて接続した後に、
一旦、ロー材をエツチングして、次いでニッケルメッキ
を実施するため、他の部分に影響することなく、第１発
明の構造を実現することができる。
一旦、ロー材をエツチングして、次いでニッケルメッキ
を実施するため、他の部分に影響することなく、第１発
明の構造を実現することができる。
第１図は第１発明第１実施例の斜視図、第２図はそのＡ
−Ａ断面図、第３図は第２実施例の正面図、第４図はそ
の底面図、第５図は第３図におけるＢ−Ｂ断面図、第６
図乃至第８図は各々第２発明の実施例としての接続工程
を示すための断面図、第９図（イ）〜第１３図（ロ）は
、同様に第２発明の実施例としての接続工程を示す図で
あって、各図（イ）は正面図、各図（ロ）はその断面図
、第１４図は従来例の断面図である。 １．１１・・・端子接続部 ２．１２・・・セラミック基板 ３．１３・・・リード接続部 ４・・・端子 １４・・・導体片 ５．１５・・・ニッケル層 ７．１７・・・ニッケル層 ８．１８・・・金層
−Ａ断面図、第３図は第２実施例の正面図、第４図はそ
の底面図、第５図は第３図におけるＢ−Ｂ断面図、第６
図乃至第８図は各々第２発明の実施例としての接続工程
を示すための断面図、第９図（イ）〜第１３図（ロ）は
、同様に第２発明の実施例としての接続工程を示す図で
あって、各図（イ）は正面図、各図（ロ）はその断面図
、第１４図は従来例の断面図である。 １．１１・・・端子接続部 ２．１２・・・セラミック基板 ３．１３・・・リード接続部 ４・・・端子 １４・・・導体片 ５．１５・・・ニッケル層 ７．１７・・・ニッケル層 ８．１８・・・金層
Claims (1)
- 【特許請求の範囲】 １ 基板上に設けられ、表面にニッケル層を有するリー
ド接続部と、 銀又は銅を含有するロー材にて上記リード接続部にロー
付固定され電気的に接続されるリード部材と、 上記ロー付されたロー材の全表面を被うニッケル層と、 からなる端子接続構造において、 上記リード接続部の全周縁部がロー材から露出し、上記
ロー材の全表面を被うニッケル層が上記リード接続部の
全周縁部も被っていることを特徴とする端子接続構造。 ２ リード接続部のロー材から露出している全周縁部の
幅が０．０５ｍｍ以上である特許請求の範囲第１項記載
の端子接続構造。 ３ ロー材とリード接続部の全周縁部とを被つているニ
ッケル層上に金層が存在する特許請求の範囲第１項又は
第２項記載の端子接続構造。 ４ 表面にニッケル層を有するリード接続部に銀又は銅
を含有するロー材にてリード部材をロー付固定した後、
該ロー材をニッケル層で被う端子の接続方法において、 ロー付固定の後、該ロー材をエッチング処理し、次いで
ニッケルメッキ処理することにより上記ロー材をニッケ
ル層で被うことを特徴とする端子の接続方法。 ５ ニッケルメッキ処理の後、金メッキ処理を行う特許
請求の範囲第４項記載の端子の接続方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60088433A JPH0763083B2 (ja) | 1985-04-22 | 1985-04-22 | 端子接続構造およびその接続方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60088433A JPH0763083B2 (ja) | 1985-04-22 | 1985-04-22 | 端子接続構造およびその接続方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8101158A Division JP2693747B2 (ja) | 1996-04-23 | 1996-04-23 | セラミック基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61244057A true JPS61244057A (ja) | 1986-10-30 |
| JPH0763083B2 JPH0763083B2 (ja) | 1995-07-05 |
Family
ID=13942658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60088433A Expired - Fee Related JPH0763083B2 (ja) | 1985-04-22 | 1985-04-22 | 端子接続構造およびその接続方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0763083B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274237A (ja) * | 1996-04-23 | 1996-10-18 | Ngk Spark Plug Co Ltd | セラミック基板およびその製造方法 |
| EP0792463A4 (en) * | 1994-11-15 | 1998-06-24 | Formfactor Inc | ASSEMBLY OF SPRING ELEMENTS ON SEMICONDUCTOR COMPONENTS AND WAFERTEST PROCEDURE |
| EP0792517A4 (en) * | 1994-11-15 | 1998-06-24 | Formfactor Inc | ELECTRIC CONTACT STRUCTURES OBTAINED BY CONFIGURATION OF A FLEXIBLE WIRE |
| EP0792519A4 (en) * | 1994-11-15 | 1998-06-24 | Formfactor Inc | COMPOSITE INTERCONNECTION ELEMENTS FOR MICROELECTRONIC COMPONENTS |
| US6252175B1 (en) | 1993-11-16 | 2001-06-26 | Igor Y. Khandros | Electronic assembly comprising a substrate and a plurality of springable interconnection elements secured to terminals of the substrate |
| US6727579B1 (en) | 1994-11-16 | 2004-04-27 | Formfactor, Inc. | Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures |
| US6778406B2 (en) | 1993-11-16 | 2004-08-17 | Formfactor, Inc. | Resilient contact structures for interconnecting electronic devices |
| US6956174B2 (en) | 1993-11-16 | 2005-10-18 | Formfactor, Inc. | Tip structures |
| JP2012193427A (ja) * | 2011-03-17 | 2012-10-11 | Murata Mfg Co Ltd | 電子部品の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10014189B2 (en) | 2015-06-02 | 2018-07-03 | Ngk Spark Plug Co., Ltd. | Ceramic package with brazing material near seal member |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60113450A (ja) * | 1983-11-24 | 1985-06-19 | Kyocera Corp | 外部リ−ド端子の接合構造 |
-
1985
- 1985-04-22 JP JP60088433A patent/JPH0763083B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60113450A (ja) * | 1983-11-24 | 1985-06-19 | Kyocera Corp | 外部リ−ド端子の接合構造 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6252175B1 (en) | 1993-11-16 | 2001-06-26 | Igor Y. Khandros | Electronic assembly comprising a substrate and a plurality of springable interconnection elements secured to terminals of the substrate |
| US6778406B2 (en) | 1993-11-16 | 2004-08-17 | Formfactor, Inc. | Resilient contact structures for interconnecting electronic devices |
| US6835898B2 (en) | 1993-11-16 | 2004-12-28 | Formfactor, Inc. | Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures |
| US6956174B2 (en) | 1993-11-16 | 2005-10-18 | Formfactor, Inc. | Tip structures |
| EP0792463A4 (en) * | 1994-11-15 | 1998-06-24 | Formfactor Inc | ASSEMBLY OF SPRING ELEMENTS ON SEMICONDUCTOR COMPONENTS AND WAFERTEST PROCEDURE |
| EP0792517A4 (en) * | 1994-11-15 | 1998-06-24 | Formfactor Inc | ELECTRIC CONTACT STRUCTURES OBTAINED BY CONFIGURATION OF A FLEXIBLE WIRE |
| EP0792519A4 (en) * | 1994-11-15 | 1998-06-24 | Formfactor Inc | COMPOSITE INTERCONNECTION ELEMENTS FOR MICROELECTRONIC COMPONENTS |
| US6727579B1 (en) | 1994-11-16 | 2004-04-27 | Formfactor, Inc. | Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures |
| JPH08274237A (ja) * | 1996-04-23 | 1996-10-18 | Ngk Spark Plug Co Ltd | セラミック基板およびその製造方法 |
| JP2693747B2 (ja) * | 1996-04-23 | 1997-12-24 | 日本特殊陶業株式会社 | セラミック基板およびその製造方法 |
| JP2012193427A (ja) * | 2011-03-17 | 2012-10-11 | Murata Mfg Co Ltd | 電子部品の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0763083B2 (ja) | 1995-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61244057A (ja) | 端子接続構造およびその接続方法 | |
| US5442145A (en) | Input/output terminal for electronic circuit device | |
| JP4663975B2 (ja) | 電子部品用パッケージ | |
| JP2003013281A (ja) | 電解メッキ方法及びプリント配線基板の製造方法 | |
| JP2693747B2 (ja) | セラミック基板およびその製造方法 | |
| JP2942424B2 (ja) | 半導体素子収納用パッケージ | |
| JP2517047B2 (ja) | セラミックパッケ―ジの製造方法 | |
| JPS63283051A (ja) | 混成集積回路装置用基板 | |
| JPS62281359A (ja) | セラミツク配線基板の製造法 | |
| JP3462198B2 (ja) | 抵抗器及びその製造法 | |
| JP2812806B2 (ja) | テストパット付集積回路用パッケージ | |
| JP2000151037A (ja) | 多数個取り配線基板 | |
| JP2616571B2 (ja) | 半導体装置の製造方法 | |
| JPH0783068B2 (ja) | 半導体装置用パツケ−ジの製造方法 | |
| JPH06302741A (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPS62290157A (ja) | セラミツク配線基板の製造法 | |
| JPS5938314B2 (ja) | 厚膜ペ−ストのメツキ方法 | |
| JPS61230342A (ja) | 半導体用セラミツクパツケ−ジの製造方法 | |
| JPS6021551A (ja) | 半導体パッケ−ジのリ−ド付方法 | |
| JPS6210039B2 (ja) | ||
| JPS5853853A (ja) | 電子回路用構成体 | |
| JPS5982790A (ja) | セラミツクキヤリア実装構造 | |
| JPH0466386B2 (ja) | ||
| JPS61222196A (ja) | 厚膜導体の接続構造 | |
| JPH03218693A (ja) | セラミック多層配線基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |