JP2693747B2 - セラミック基板およびその製造方法 - Google Patents

セラミック基板およびその製造方法

Info

Publication number
JP2693747B2
JP2693747B2 JP8101158A JP10115896A JP2693747B2 JP 2693747 B2 JP2693747 B2 JP 2693747B2 JP 8101158 A JP8101158 A JP 8101158A JP 10115896 A JP10115896 A JP 10115896A JP 2693747 B2 JP2693747 B2 JP 2693747B2
Authority
JP
Japan
Prior art keywords
lead
nickel layer
nickel
layer
lead connecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8101158A
Other languages
English (en)
Other versions
JPH08274237A (ja
Inventor
直幹 加藤
明世 春日井
賀津雄 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP8101158A priority Critical patent/JP2693747B2/ja
Publication of JPH08274237A publication Critical patent/JPH08274237A/ja
Application granted granted Critical
Publication of JP2693747B2 publication Critical patent/JP2693747B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、IC等を載置する
セラミック基板およびその製造方法に関し、特にマイグ
レーション対策に関するものである。 【0002】 【従来の技術】従来、積層型のICパッケージ等のリー
ド接続部は、銀ローや金銅ローにて、表面にニッケルメ
ッキの施されたパッド上に、リード部材を固着して形成
していた。 【0003】ところが、用いられるロー材の成分の内、
銀や銅はマイグレーションを発生し易いという問題があ
った。即ち、銀や銅がイオン化して移動し針状結晶等を
生じ、それによって、周囲の電気的な絶縁性を劣化させ
る危険があった。そこで、通常、メッキによってロー材
の表面をニッケル層で覆い、必要に応じて更に金メッキ
等を行なっていた。 【0004】 【発明が解決しようとする課題】ところが、パッド上の
ロー材は、ニッケルに対して濡れ性が極めて良いので、
ロー付の際にパッドの縁まで完全にロー材が覆ってしま
う。そのため、その上からメッキをした場合、第14図
に示すごとく、その周縁部はメッキ層がほとんど乗らな
い。ここで、31はタングステン等からなるパッドとし
てのメタライズ層、31aはニッケルメッキ層、32は
Kovar(コバール)あるいは42アロイ材の端子ピ
ン、33はロー材、34はニッケルメッキ層、35は金
メッキ層、35は基板内部配線へ接続する導電部であ
る。 【0005】このため、ロー材上にメッキを施しても、
マイグレーションを完全に防止することはできなかっ
た。 【0006】 【課題を解決するための手段】そこで、本発明は、次な
る手段を採用することにより上記課題を解決した。ま
ず、請求項1の発明は基板上に設けられた複数のリー
ド接続部は、所定間隔で配置され、かつ該リード接続部
の表面に第1ニッケル層が配設されており、該リード接
続部に、各々リード部材がロー付け固定され電気的に接
続されており、銀ロー材が、少なくとも上記リード接続
部と上記リード部材との間に介在して、該リード部
該リード接続部にロー付固定しつつ、該リード接続部の
周縁端部から全周にわたって幅0.05mm以上引き下
がって配設されており、第2ニッケル層が、少なくとも
前記銀ロー材の全表面を被い、かつ上記リード接続部の
全周縁部で上記第1ニッケル層を直接被い、幅0.05
mm以上の幅で一体化しており、金層が、前記第2ニッ
ケル層を被っており、隣接する前記リード接続部間での
マイグレーションを防止したことを特徴とするセラミッ
ク基板を要旨とする。 【0007】また、請求項2の発明は、基板上に所定間
隔で設けられ、表面に配設された第1ニッケル層を有す
る複数のリード接続部の各々に、銀ロー材にてリード部
材を各々ロー付固定し、その後、上記銀ロー材のうち少
なくとも上記リード接続部の周縁部上に拡がった該銀ロ
ー材をエッチング処理して、全周縁部において幅0.0
5mm以上にわたって上記リード接続部を露出させ、次
いで、ニッケルメッキ処理を行なうことにより、上記エ
ッチング処理により露出した上記リード接続部の全周縁
部の第1ニッケル層上及び上記銀ロー材上に第2ニッケ
ル層を形成し、さらに、金メッキ処理を行なうことによ
り、上記第2ニッケル層を金層で被い、隣接する前記リ
ード接続部間でのマイグレーションを防止したことを特
徴とするセラミック基板の製造方法を要旨とする。 【0008】 【発明の実施の形態】請求項1の発明では、リード接続
部の全周縁部にて、第1ニッケル層が、銀ロー材を介さ
ずにロー材を覆う第2ニッケル層と幅0.05mm以
上で結合し一体化しているため、ロー材が完全に第2
ニッケル層で被われ、マイグレーションを生ずる余地が
ない。 【0009】また、銀ロー材の表面に形成された第2ニ
ッケル層が、大気と接する状態で露出している場合に
は、大気によって第2ニッケル層が酸化されて溶出する
ので、銀ロー材のマイグレーションを防止することがで
きないが、本発明では、第2ニッケル層を金層で被って
いるので、第2ニッケル層の酸化を防止し、それによっ
て銀ロー材のマイグレーションを防止することができ
る。これにより、隣接するリード接続部間のマイグレー
ションを好適に防止できる。 【0010】請求項2の発明では、ロー材にてリード
接続部にリード部材を固定した後、ロー材をエッチン
グすることにより、ロー材の表面部分を除去する。こ
の除去量は、ロー材に被われていたリード接続部の周
縁部分が全周にわたり幅0.05mm以上露出するよう
な除去量とされる。こうして、次にニッケルメッキを行
なえば、露出しているリード接続部の周縁部分の第1ニ
ッケル層と直接第2ニッケル層が結合し、ロー材が完
全に第2ニッケル層にて被われたセラミック基板が実現
できる。 【0011】更に、上記第2ニッケル層を形成した後
に、金層で被うことによって、第2ニッケル層の酸化を
防止して、好適に第2ニッケル層のマイグレーションを
防止することができる。これにより、隣接するリード接
続部間のマイグレーションを好適に防止できるセラミッ
ク基板を製造できる。 【0012】 【実施例】まず、請求項1の発明の実施例について説明
する。図1はその第1実施例の斜視図、図2はそのA−
A断面図である。ここで1は端子接続部を表わし、セラ
ミック基板2上に設けられたICパターンのリード接続
部3とリード部材としての端子4との接続構造を表わし
ている。 【0013】リード接続部3はタングステン等のペース
トを印刷し焼付けたメタライズ層であり、その上には電
解メッキによりニッケル層(第1ニッケル層)5が重層
している。リード接続部3は基板2の内部配線に接続す
る導電部2aに接続している。上記ニッケル層5上には
銀ロー6により端子4が固定されている。銀ロー6はニ
ッケル層5の周縁部5aまでは被っていない。更に、端
子4,銀ロー6及びニッケル層5の周縁部5aをもう一
つのニッケル層(第2ニッケル層)7が被い、更にその
上に耐酸化性,耐薬品性のために金層8がシアン化金溶
液にて電解メッキされている。 【0014】本実施例はこのように構成されていること
により、リード接続部3上のニッケル層5の周縁部5a
まで銀ロー6が被っていず、周縁部5aは完全に二つの
ニッケル層5,7が結合し、銀ロー6のマイグレーショ
ンを防止している。また、本実施例では、同じ材料から
なるニッケル層5,7が、周縁部5aで接合して一体化
しているので、外界から力が加わった場合でも隙間が全
く生ずることなく、完全に一体となった層として機能す
る。それによって、例えば腐食性のガス等が周囲に接触
した場合でも銀ロー6まで侵入することがなく、極めて
耐腐食性及び耐久性が高い。 【0015】尚、上記銀ロー6が被っていない周縁部5
aの幅は、接合性の向上のためや、マイグレーション防
止効果を発揮させるためには0.05mm以上が必要で
あり、通常0.1〜0.2mmが製造上好ましい。ま
た、本実施例では、ニッケル層7を被って金層8が形成
されているので、このニッケル層7が大気中の各種の成
分によって酸化されず、よってマイグレーションが発生
することを効果的に防止できる。 【0016】次に、図3乃至図5に本発明の第2実施例
について説明する。図3はその正面図、図4はその底面
図、図5は図3のB−B断面図である。ここで11は端
子接続部を表わし、セラミック基板12の側面図12a
に設けられたICパターンのリード接続部13とリード
部材としてのKovar(コバール)もしくは42アロ
イ製等の導体片14との接続構造を表わしている。リー
ド接続部13はタングステン等のペーストをセラミック
基板12の側面12aから裏面12bにかけて印刷し焼
付けたメタライズ層であり、その上には電解メッキによ
りニッケル層(第1ニッケル層)15が重層している。 【0017】上記リード接続部13には基板12の内部
配線に接続する導電部12cが接続している。上記ニッ
ケル層15には導体片14がその一面をニッケル層15
上に、銀ロー16により固定されている。銀ロー16は
ニッケル層15の周縁部15aまでは被っていない。こ
の銀ロー16には被われていない部分の幅は0.05m
m以上に設計してある。 【0018】更に、導体片14、銀ロー16及びニッケ
ル層15の周縁部15aをもう一つのニッケル層(第2
のニッケル層)17が被い、更にその上に金層18が電
解メッキされている。本実施例はこのように構成されて
いることにより、導体片14を用いた場合においても、
第1実施例と同様に銀ロー16がニッケル層15の周縁
部15aまで被っていず、二つのニッケル層15,17
によって銀ロー16のマイグレーションが防止されてい
る。 【0019】次に、上記請求項1の発明の第1,第2実
施例のセラミック基板を実現するための請求項2の発明
の実施例を説明する。本実施例は、下記の(1)〜
(7)の工程からなる。 (1)グリーンシートにICパターンを印刷加工する。 (2)非酸化雰囲気下1500〜1600℃で上記グリ
ーンシート(必要に応じた積層構造としたもの)を焼成
し、セラミック基板を得る。 (3)上記セラミック基板ワット浴又はスルファミン
酸ニッケルメッキ浴にて2.0μm厚の第1のニッケル
メッキを行なう。 (4)銀ローを非酸化雰囲気で溶融し、上記ニッケルメ
ッキ後のセラミックス基板上にKovar(コバー
ル)、42アロイ等のリード部材をロー付する。 (5)シアン化ナトリウム,シアン化カリウム等のシア
ン系化合物にて銀ロー部分を選択的に高速にエッチング
する。エッチングはケミカルエッチング又は電解エッチ
ングで行なう。 (6)ワット浴又はスルファミン酸ニッケルメッキ浴に
て2.0μm厚の第2のニッケルメッキを行なう。 (7)通常用いられる金メッキ液にて、純金メッキを
1.5μm厚にメッキする。 【0020】以上の工程を、図1〜図2に示した請求項
1の発明の第1実施例の製造工程に適用した場合を説明
する。(1)〜(3)工程は上述のとうり実施し、表面
にニッケルメッキ5がなされたリード接続部3を有する
セラミック基板2を製造する。 【0021】次に図6の断面図に示すごとく、銀ロー6
を、非酸化性雰囲気で溶融し、端子4をリード接続部3
にほぼ垂直にロー付する。銀ロー6はほぼ円錐形状とな
る。この時、銀ロー6はニッケル層5に濡れ性がよいた
め、ニッケル層5の周縁部5aまで全部を被う。 【0022】次に図7の断面図に示すごとく、銀ロー6
のエッチングを行なう。銀ロー6は表面あるいは端部か
ら取り去られるため、リード接続部3のニッケル層5の
周縁部5aは全周露出することになる。この露出幅はマ
イグレーション防止効果も発揮させるためには0.05
mm以上であることが必要であり、その点でも0.1〜
0.2mmが製造上とマイグレーション対策上との両組
立てから好ましく、通常数十秒〜数分間のエッチングで
達成される。 【0023】次に図8の断面図に示すごとく、リード接
続部3のニッケル層5の周縁部5a,銀ロー6及び端子
4の表面にニッケルメッキ7がなされる。次に、金メッ
キ8をニッケルメッキ7上に重ねて行ない、図1,図2
に示す端子接続構造を備えたセラミック基板を完成す
る。 【0024】更に、同様に上記工程を第3〜5図に示し
た請求項1の発明の第2実施例の製造工程に適用した場
合を図9(イ)〜図13(ロ)にて説明する。まず
(1)〜(3)工程は前述のとうりに実施し、図9
(イ)の正面図及び(ロ)のC−C断面図に示すように
側面12aから裏面12bにかけてニッケルメッキ15
がなされたリード接続部13を有するセラミック基板1
2を製造する。 【0025】次に図10(イ)の正面図、図10(ロ)
のD−D断面図に示すように、リード部材としての導体
片14をあてがい、図11(イ)の正面図、図11
(ロ)のE−E断面図に示すように、銀ロー16を非酸
化性雰囲気で溶融し、導体片14をリード接続部13に
ロー付する。銀ロー16はニッケル層15全面に広が
る。 【0026】次に図12(イ)の正面図、図12(ロ)
のF−F断面図に示すように、銀ロー16のエッチング
を行なう。こうして、リード接続部13のニッケル層1
5の周縁部15aは全周露出される。この露出幅は前記
したごとく、0.05mm以上が必要であり、その内で
も0.1〜0.2mmが好ましく、通常数十秒〜数分間
のエッチングで達成される。エッチングは周縁部15a
のみ露出すればよいので、他の部分を覆ってエッチング
処理してもよい。 【0027】次に図13(イ)の正面図、図13(ロ)
のG−G断面図に示すごとく、リード接続部13のニッ
ケル層15の周縁部15a、銀ロー16及び導体片14
の表面にニッケルメッキ17がなされる。次に金メッキ
18をニッケルメッキ17上に重ねて行ない、図3〜図
5に示す端子接続構造を備えたセラミック基板を完成す
る。 【0028】本実施例によれば、エッチングにより、他
の部分(ニッケルメッキや42アロイ,コバール等の金
具)に影響を与えず、銀ロー16のみを削り取り、下層
のニッケルメッキ15を露出し銀ロー16を被うニッケ
ルメッキ17と直接積層させるため、銀ロー16のマイ
グレーションが防止できるものである。 【0029】上記請求項2の発明により製造した請求項
1の発明の第1実施例及び第2実施例のセラミック基板
の端子部分における耐久絶縁試験を行なった結果を表1
に示す。端子間の間隔は0.9mmとした。85℃×8
5%R.H.の雰囲気下に放置し、12VDCのバイヤ
ス電圧をかけて絶縁抵抗を測定した。108 Ω以下の抵
抗値のものを不良とした。 【0030】 【表1】 【0031】以上の実験から明かな様に、エッチングし
ていない比較例のものは1000時間以上で不良品を生
じ、また、露出幅が0.03mm以下の比較例のもの
も、同様に1000時間以上で不良品を生ずるので好ま
しくない。一方、本発明の実施例による露出幅が0.0
5mm以上のものは、2000時間後も全く不良品を生
じないという顕著な特長を有する。 【0032】次に、他の実験例について説明する。本実
験例では、上記実験例より厳しい実験条件で第1実施例
の実験を行った。図15にその実験装置を示すが、絶縁
性の基板上に、端子間隔を2.54mmとして端子を1
0本配置し、隣合った端子にDC5Vの印加電圧がかか
る様に交互に十,一を配線して、並列に接続した。 【0033】そして、各端子間に、イオン交換水(10
MΩ・cm)を滴下し、イオン交換水が各端子間に存在
する状態で、銀マイグレーションによるショートが発生
するまでの時間を測定した。実験は上記表1に示す6種
の露出幅で行ない、各露出幅にて5個づつ実験を行っ
た。その結果を図16に示す。 【0034】この図16から明かな様に、露出幅が0.
03mm以下の比較例のものは、約1万secにてショ
ートが発生するので好ましくない。一方、本発明の第1
実施例による露出幅が0.05mm以上のものは、10
万sec後も全くショートを生じないという顕著な特長
を有する。 【0035】つまり、本発明においては、露出幅を0.
05mm以上と設定することによって、長時間使用して
もショートによる不良品が発生しないという特長を有す
るが、これは表1及び図16から明かな様に、露出幅を
0.05mm以上と設定することによって顕著な効果を
奏するのであるから、この限定は単なる数値限定や設計
変更ではなく、実験によって確かめられた境界値的な意
味をもつものである。 【0036】上記耐久絶縁試験に供された第2実施例と
同一の端子のリード接続強度を測定した結果を表2に示
す。リード部材を基板面に対し、20°傾けた方向に引
張って強度を測定した。 【0037】 【表2】 【0038】このように本発明の実施例は、ロー材をエ
ッチングしているにもかかわらず、比較例とくらべてほ
とんど強度的に差は見られない。 【0039】 【発明の効果】請求項1の発明のセラミック基板は、
ロー材が完全に第2ニッケル層に被われ、かつ第1,第
ニッケル層同士が0.05mm以上の幅で接合してい
るので、その接合部分が緻密で隙間がなく、接合力も高
い。よって、耐腐食性が大きく耐久性に富む。しかも
ニッケル層を金層で被っているため、マイグレーショ
ンを防止でき、ICパッケージ等の異常動作を防ぐこと
ができる。 【0040】又、請求項2の発明のセラミック基板の製
造方法は、ロー材にて接続した後に、一旦、ロー材
をエッチングして、次いでニッケルメッキを実施し、更
に金メッキを行なうため、他の部分に影響することな
く、請求項1の発明のセラミック基板を実現することが
できる。
【図面の簡単な説明】 【図1】 請求項1の発明の第1実施例の斜視図であ
る。 【図2】 図1のA−A断面図である。 【図3】 第2実施例の正面図である。 【図4】 図3の底面図である。 【図5】 図3のB−B断面図である。 【図6】 請求項2の発明の実施例としての製造工程
示す断面図である。 【図7】 請求項2の発明の実施例としての製造工程
示す断面図である。 【図8】 請求項2の発明の実施例としての製造工程
示す断面図である。 【図9】 請求項2の発明の実施例としての製造工程
示し、(イ)はその正面図、(ロ)はそのC−C断面図
である。 【図10】 請求項2の発明の実施例としての製造工程
を示し、(イ)はその正面図、(ロ)はそのD−D断面
図である。 【図11】 請求項2の発明の実施例としての製造工程
を示し、(イ)はその正面図、(ロ)はそのE−E断面
図である。 【図12】 請求項2の発明の実施例としての製造工程
を示し、(イ)はその正面図、(ロ)はそのF−F断面
図である。 【図13】 請求項2の発明の実施例としての製造工程
を示し、(イ)はその正面図、(ロ)はそのG−G断面
図である。 【図14】従来例の断面図である。 【図15】 実験装置を示す説明図である。 【図16】 図15の実験の結果を示すグラフである。 【符号の説明】 1,11……端子接続部 2,12……セラミック基板 3,13……リード接続部 4……端子 14……導体片 5,15……ニッケル層 7,17……ニッケル層 8,18……金層

Claims (1)

  1. (57)【特許請求の範囲】 1.基板上に設けられた複数のリード接続部は、所定間
    隔で配置され、かつ該リード接続部の表面に第1ニッケ
    ル層が配設されており、 該リード接続部に、各々リード部材がロー付け固定され
    電気的に接続されており、 銀ロー材が、 少なくとも上記リード接続部と上記リード
    部材との間に介在して、該リード部を該リード接続部
    にロー付固定しつつ、該リード接続部の周縁端部から全
    周にわたって幅0.05mm以上引き下がって配設され
    ており、 第2ニッケル層が、 少なくとも前記銀ロー材の全表面を
    被い、かつ上記リード接続部の全周縁部で上記第1ニッ
    ケル層を直接被い、幅0.05mm以上の幅で一体化
    ており、 金層が、前記第2ニッケル層を被っており、 隣接する前記リード接続部間でのマイグレーションを防
    止したことを特徴とする セラミック基板。 2.基板上に所定間隔で設けられ、表面に配設された第
    1ニッケル層を有する複数のリード接続部の各々に、銀
    ロー材にてリード部材を各々ロー付固定し、 その後、上記銀ロー材のうち少なくとも上記リード接続
    部の周縁部上に拡がった該銀ロー材をエッチング処理し
    て、全周縁部において幅0.05mm以上にわたって上
    記リード接続部を露出させ、 次いで、ニッケルメッキ処理を行なうことにより、上記
    エッチング処理により露出した上記リード接続部の全周
    縁部の第1ニッケル層上及び上記銀ロー材上に第2ニッ
    ケル層を形成し、 さらに、金メッキ処理を行なうことにより、上記第2ニ
    ッケル層を金層で被い、 隣接する前記リード接続部間でのマイグレーションを防
    止したことを特徴とする セラミック基板の製造方法。
JP8101158A 1996-04-23 1996-04-23 セラミック基板およびその製造方法 Expired - Fee Related JP2693747B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8101158A JP2693747B2 (ja) 1996-04-23 1996-04-23 セラミック基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8101158A JP2693747B2 (ja) 1996-04-23 1996-04-23 セラミック基板およびその製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP60088433A Division JPH0763083B2 (ja) 1985-04-22 1985-04-22 端子接続構造およびその接続方法

Publications (2)

Publication Number Publication Date
JPH08274237A JPH08274237A (ja) 1996-10-18
JP2693747B2 true JP2693747B2 (ja) 1997-12-24

Family

ID=14293248

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8101158A Expired - Fee Related JP2693747B2 (ja) 1996-04-23 1996-04-23 セラミック基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2693747B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61244057A (ja) * 1985-04-22 1986-10-30 Ngk Spark Plug Co Ltd 端子接続構造およびその接続方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61244057A (ja) * 1985-04-22 1986-10-30 Ngk Spark Plug Co Ltd 端子接続構造およびその接続方法

Also Published As

Publication number Publication date
JPH08274237A (ja) 1996-10-18

Similar Documents

Publication Publication Date Title
JP5967836B2 (ja) セラミック基板およびその製造方法
JP2857496B2 (ja) Tab回路の製造方法
JPS6149432A (ja) 半導体装置の製造方法
JP2000022044A (ja) 半導体装置とその製造方法
JPH0763083B2 (ja) 端子接続構造およびその接続方法
JP2693747B2 (ja) セラミック基板およびその製造方法
JP4663975B2 (ja) 電子部品用パッケージ
JP3008146B2 (ja) 半導体素子収納用セラミックパッケージとその製造方法
JP3740374B2 (ja) 多数個取り配線基板
JP2000164457A (ja) 電子部品の製造方法
JP2812806B2 (ja) テストパット付集積回路用パッケージ
JP2002050715A (ja) 半導体パッケージの製造方法
JP3462198B2 (ja) 抵抗器及びその製造法
JP2654872B2 (ja) 半導体装置
JPH06232317A (ja) 多端子電子部品とその製造方法
JP3076950B2 (ja) 半導体装置用リードフレームの製造方法
JPS62281359A (ja) セラミツク配線基板の製造法
JP3279846B2 (ja) 半導体装置の製造方法
JP3457748B2 (ja) 配線基板
JPS626710Y2 (ja)
JP3537667B2 (ja) 配線基板
JP2819321B2 (ja) 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法
JPH0783068B2 (ja) 半導体装置用パツケ−ジの製造方法
JP2533634B2 (ja) バンプ電極を備える半導体装置の製造方法
JP2616571B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees