JP3076950B2 - 半導体装置用リードフレームの製造方法 - Google Patents

半導体装置用リードフレームの製造方法

Info

Publication number
JP3076950B2
JP3076950B2 JP06029095A JP2909594A JP3076950B2 JP 3076950 B2 JP3076950 B2 JP 3076950B2 JP 06029095 A JP06029095 A JP 06029095A JP 2909594 A JP2909594 A JP 2909594A JP 3076950 B2 JP3076950 B2 JP 3076950B2
Authority
JP
Japan
Prior art keywords
lead frame
semiconductor device
coating layer
lead
continuous strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06029095A
Other languages
English (en)
Other versions
JPH07221240A (ja
Inventor
勝房 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tech Inc
Original Assignee
Mitsui High Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tech Inc filed Critical Mitsui High Tech Inc
Priority to JP06029095A priority Critical patent/JP3076950B2/ja
Publication of JPH07221240A publication Critical patent/JPH07221240A/ja
Application granted granted Critical
Publication of JP3076950B2 publication Critical patent/JP3076950B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置用リードフ
レームの製造方法に係わり、詳細には、予め、銅または
鉄系の基材の表面に形成した金属めっき被覆層を圧下し
て成形された連続条材を使用した半導体装置用リードフ
レームの製造方法に関する。
【0002】
【従来の技術】近年、半導体素子の実装に際して用いら
れる従来の一例である半導体装置用リードフレームは、
図1に示す銅または鉄系の基材10の表面領域に、予
め、銀(Ag)のめっき被膜層11の形成を行った後、
前記被膜層11を圧下して形成された連続条材12が用
いられており、該連続条材12からプレス加工により不
要部分を打ち抜き除去し、半導体素子搭載部31と、該
搭載部31を取り囲むように放射状に形成された複数の
インナーリード32と該リード32に連設したアウター
リード33とから成る端子リード部34とを設けた、図
4に示すようなリードフレーム30の所要の形状に成形
することによって形成される。
【0003】
【発明が解決しようとする課題】しかしながら、上記の
リードフレーム30の所要の形状はプレス加工により打
ち抜き除去されて形成されるので、インナーリード3
2、アウターリード33などの形状の側端面(切断面)
に銅または鉄系の基材10が露出することになり、前記
リードフレーム30の耐熱性が低下し、該リードフレー
ムを用いて半導体装置を形成する際の熱履歴によつて、
この露出部分Rが酸化するという問題が生じていた。そ
の結果として半導体装置を外部回路基板に接合する際
に、前記アウタリード6の半田濡れ性が悪く、半導体装
置の接合度が低下するという問題があった。
【0004】
【発明の目的】本発明は、上記の実情に鑑みて為された
もので、半導体装置を外部回路基板上に実装する際に生
じる問題点を解消し、耐熱性に優れた長期信頼性の高い
半導体装置用リードフレームを得ることのできる、半導
体装置用リードフレームの製造方法を提供することを目
的する。
【0005】
【課題を解決するための手段】請求項1記載の半導体装
置用リードフレームの製造方法は、銅または鉄系の基材
の表面に形成した金属めっき被覆層を圧下して形成され
た連続条材を準備する工程と、前記連続条材からプレス
加工またはエッチング加工により不要部分を打ち抜きま
たは食刻除去し、半導体素子搭載部と、それを取り囲む
ように放射状に形成された複数のインナーリードと該リ
ードに連設したアウターリードとから成る半導体装置用
リードフレームの所要の形状を形成する形状加工工程
と、前記リードフレームの側端面の少なくとも前記アウ
ターリードの側端面が露出するように前記リードフレー
ムの表面をマスクするマスキング工程と、前記アウター
リードの側端面に所要の銀等の耐熱性の優れた金属めっ
き被覆層の形成を行う被覆層形成工程とを具備し、上記
工程を順次行って半導体装置用リードフレームを形成す
るように構成されている。
【0006】
【0007】
【0008】
【作用】請求項1記載の半導体装置用リードフレームの
製造方法は、基材の最上層に圧下した金属めっき層を設
けた連続条材を準備する工程と、形状加工工程と、マス
キング工程と、被覆層形成工程とを備えているので、半
導体装置用リードフレームの製造を一貫して行うことが
でき、前記リードフレームの側端面の所要の基材露出部
分のみに金属めっき被覆層を形成することができ、さら
に金属めっき被覆層を選択形成できるから、パッケージ
境界で生じるマイグレーションを防ぐことができる。
【0009】
【0010】
【実施例】以下、本発明の実施の一例について添付図面
に基づき具体的に説明する、図1は本発明の実施例に用
いた連続条材の斜視図、図2は本発明の実施例に係る半
導体装置用リードフレームの平面図、図3は本発明の実
施例に係る半導体装置用リードフレームの製造方法を示
す工程図である。
【0011】請求項1記載の製造方法により製造された
半導体装置用リードフレームは、図1、2に示すよう
に、10は銅または鉄系の基材、11は基材表面を被覆
した銀めっき被覆層、12は銀めっき被覆層を圧下して
形成した連続条材であり、30は半導体装置用リードフ
レーム、31は素子搭載部、32は素子の電極端子と導
通回路を形成する接続端子を備えたインナーリード、3
3は外部回路基板と通回路を形成する接続端子を備えた
アウターリード、34はインナーリードとアウターリー
ドとで構成される端子リードであり、ここで、35はア
ウターリードの側端面に形成した耐熱性の優れた銀めっ
き被覆層であり、これらを具備して構成されている。こ
れによって、従来技術で生じていた後工程における熱履
歴による酸化など前記リードフレームの劣化の防止がで
きると共に、半導体装置の実装の際に生じる半田濡れ性
の低下を防ぎ、外部回路基板との接合度を著しく向上さ
せることができる。次に、図4に基づき、本発明に係わ
る半導体装置用リードフレームの製造方法について説明
する。
【0012】まず、図4にしめすように、連続条材を準
備する工程Aにおいては、銅または鉄系の基材10の表
面に慣用の電気めっき法を用いて金属めっき被膜層11
を形成し、該被膜層11を被膜層よって決まる適切な圧
下率で押圧成形して緻密な表面被膜層を設けた連続条材
12を形成する。この金属めっき被膜層11の形成は無
電解めっき法であってもよい。
【0013】次に、形状加工工程Bにおいては、前記連
続条材12から図示しない適切な打ち抜き順序で配列し
た順送り金型を用いたプレス加工により不要部分を打ち
抜き除去し、半導体素子搭載部31と、それを取り囲む
ように放射状に形成された複数のインナーリード32と
該リード32に連設したアウターリード33とから成る
端子リード部34と、該端子リード34を相互に接続す
るダムバー36と、これを支持する外枠37とを順次形
成して半導体装置用リードフレーム30の所要の中間形
状を形成する。しかしながら、プレス、エッチング法の
いずれであつても前記中間形状リードフレームの側端面
に基材露出部Rが形成されることになる。上記の不要部
分の除去は、図示しないエッチング法を用いても良い。
【0014】つぎに、マスキング工程Cにおいては、前
記形状加工工程で形成された中間工程のリードフレーム
の全面に数ミクロンのポジ型のフォトレジストを塗布
し、前記アウターリード33の基材露出部Rの銀めっき
被膜層を形成する部分のみが露光されるようにしたパタ
ーンのフォトマスクを用いて露光する、そして、感光し
たフォトレジスト部分を除去して銀めっき被膜層を形成
する部分を露出させる。これによって、所要のめっき形
成部分にのみ被膜層を形成することができる。ここで、
フォトレジストは液状、ドライフィルムのいずれを用い
も良い。
【0015】つぎに、被膜層形成工程Dは、マスキング
工程Cで形成された基材露出部分Rが露出したリードフ
レームをめっき装置に投入して、前記露出部分Rに銀め
っき層を形成せしめる。銀めっき層は下地金属層の上に
形成しても良い。さらに、めっき装置はリードフレーム
の連結形状によってバッチライン方式または連続方式を
用いても良い。
【0016】上記連続条材を準備する工程A、形状加工
工程B、マスキング工程C及び被膜層形成工程Dの各工
程を順次行うことにより、図2に示す耐熱性に優れた半
導体装置用リードフレームが形成されるように構成され
ている。
【0017】上記実施例の製造方法のマスキングとして
フォトレジストを用いたが、銀めっき被膜層を形成する
部分を露出させる用に開口部備えたマスクプレートと押
し圧プレートとで挟持して銀めっき被膜層を形成しても
良い。
【0018】
【発明の効果】上記記載の構成を有する本発明の半導体
装置用リードフレームの製造方法によれば、半導体装置
用リードフレームの製造を一貫して行うことができ、前
記リードフレームの側端面の所要の基材露出部分のみに
金属めっき被覆層を形成することができ、さらに金属め
っき被覆層を選択形成できるから、パッケージ境界で生
じるマイグレーションを防ぐことができる。また、本発
明の製造方法によって製造された半導体装置用リードフ
レームによれば、アウターリードの側端面における機材
の露出部分に、耐熱性を有する被膜層を形成しているの
で、前記リードフレームの側端部の酸化を防ぎ、半田濡
れ性の優れた長期信頼性の高い半導体装置を得ることが
できる。
【図面の簡単な説明】
【図1】本発明の実施例に用いた連続条材の斜視図であ
る。
【図2】本発明の実施例に係る半導体装置用リードフレ
ームの平面図である。
【図3】本発明の実施例に係る半導体装置用リードフレ
ームの製造方法を示す工程図である
【図4】従来の実施例に係る半導体装置用リードフレー
ムの平面図である。
【符号の説明】
10 銅または鉄系基材 11 被膜層 12 連続条材 30 半導体装置用リードフレーム 31 半導体素子搭載部 32 インナーリード 33 アウターリード 34 端子リード 35 銀の被膜層 36 ダムバー 37 外枠 38 サポートバー R 基材露出部 A 連続条材を準備する工程 B 形状加工工程 C マスキング工程 D 被膜層形成工程

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 銅または鉄系の基材の表面に形成した金
    属めっき被覆層を圧下して形成された連続条材を準備す
    る工程と、 前記連続条材からプレス加工またはエッチング加工によ
    り不要部分を打ち抜きまたは食刻除去し、半導体素子搭
    載部と、それを取り囲むように放射状に形成された複数
    のインナーリードと該リードに連設したアウターリード
    とから成る半導体装置用リードフレームの所要の形状を
    形成する形状加工工程と、 前記リードフレームの側端面の少なくとも前記アウター
    リードの側端面が露出するように前記リードフレームの
    表面をマスクするマスキング工程と、 前記アウターリードの側端面に所要の銀等の耐熱性の優
    れた金属めっき被覆層の形成を行う被覆層形成工程と、 を具備して成ることを特徴とする半導体装置用リードフ
    レームの製造方法。
JP06029095A 1994-01-31 1994-01-31 半導体装置用リードフレームの製造方法 Expired - Fee Related JP3076950B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06029095A JP3076950B2 (ja) 1994-01-31 1994-01-31 半導体装置用リードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06029095A JP3076950B2 (ja) 1994-01-31 1994-01-31 半導体装置用リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JPH07221240A JPH07221240A (ja) 1995-08-18
JP3076950B2 true JP3076950B2 (ja) 2000-08-14

Family

ID=12266804

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06029095A Expired - Fee Related JP3076950B2 (ja) 1994-01-31 1994-01-31 半導体装置用リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP3076950B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072578A (ja) * 2014-10-02 2016-05-09 Shマテリアル株式会社 リードフレームの製造方法

Also Published As

Publication number Publication date
JPH07221240A (ja) 1995-08-18

Similar Documents

Publication Publication Date Title
KR100437436B1 (ko) 반도체패키지의제조법및반도체패키지
US6358778B1 (en) Semiconductor package comprising lead frame with punched parts for terminals
JPS6231819B2 (ja)
JP2000022044A (ja) 半導体装置とその製造方法
JP4464527B2 (ja) 半導体搭載用部材およびその製造方法
US5679194A (en) Fabrication of leads on semiconductor connection components
JP3093960B2 (ja) 半導体回路素子搭載基板フレームの製造方法
JP3879410B2 (ja) リードフレームの製造方法
JP2936769B2 (ja) 半導体装置用リードフレーム
JP2019057587A (ja) 半導体素子搭載用基板及びその製造方法
JP3076950B2 (ja) 半導体装置用リードフレームの製造方法
US5403466A (en) Silver plating process for lead frames
KR101143832B1 (ko) 반도체 기판의 제조방법
JP2501174B2 (ja) 表面実装用端子の製造方法
JP3467410B2 (ja) リードフレームの製造方法
KR101070923B1 (ko) 반도체 기판의 제조방법
JP3992877B2 (ja) 樹脂封止型半導体装置の製造方法
JP2736589B2 (ja) コンタクト及びその製造方法
KR0144918B1 (ko) 리이드 프레임의 제조방법
US6635407B1 (en) Two pass process for producing a fine pitch lead frame by etching
US10181436B2 (en) Lead frame and method of manufacturing the same
KR101297662B1 (ko) 리드프레임의 제조방법
JP2741787B2 (ja) リードフレーム切断方法
JPH06232317A (ja) 多端子電子部品とその製造方法
JPH0974096A (ja) はんだバンプ実装用端子電極形成方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees