KR101143832B1 - 반도체 기판의 제조방법 - Google Patents

Abstract

본 발명에서는 반도체 기판의 제조방법이 개시된다. 상기 반도체 기판의 제조방법은 원소재 기판을 준비하는 원소재 기판 제공단계, 제공된 원소재 기판의 적어도 일면 상에 금속 피막을 형성하는 금속 피막 형성단계, 금속 피막 상에 감광필름을 형성하는 감광필름 적층단계, 감광필름상에 목적 패턴을 인식시키고 감광필름을 패턴화하는 노광-현상 단계, 감광필름 패턴을 통해 노출된 금속 피막을 선택적으로 에칭하는 1차 에칭 단계, 금속 피막을 통해 노출된 원소재 기판을 연속적으로 에칭하는 2차 에칭 단계 및 감광필름을 제거하는 감광필름 박리단계를 포함한다.

본 발명에 따르면, 과 에칭을 방지하여 고집적 고해상도 미세 패턴의 가공능력 및 가공 정밀도가 향상되는 반도체 기판의 제조방법이 제공된다.

Description

반도체 기판의 제조방법{Manufacturing method for semiconductor substrate}

도 1은 반도체 기판의 일 예로서, 리드 프레임의 일 형태를 도시한 평면도이다.

도 2a 내지 도 2e는 종래 반도체 기판의 제조방법을 공정 단계별로 도시한 수직 단면도들이다.

도 3은 본 발명의 제1 실시예에 따른 반도체 기판의 제조방법에 관한 공정 흐름도이다.

도 4a 내지 도 4h는 도 3에 도시된 공정 단계들을 설명하기 위한 수직 단면도들이다.

도 5는 본 발명의 제2 실시예에 따른 반도체 기판의 제조방법에 관한 공정 흐름도이다.

도 6a 내지 도 6h는 도 5에 도시된 공정 단계들을 설명하기 위한 수직 단면도들이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 반도체 기판 110,210 : 다이패드

120,220 : 리드 130 : 내부 리드

140 : 외부 리드 160 : 댐바

170 : 사이드 레일 180 : 타이 바

S : 원소재 기판 PR : 감광필름

M : 금속 피막 W1 : 다이패드 영역

W2 : 리드 영역

본 발명은 반도체 기판의 제조방법에 관한 것으로, 보다 구체적으로, 과 에칭을 방지하여 고집적 고해상도 미세 패턴의 가공능력 및 가공 정밀도가 향상되는 반도체 기판의 제조방법에 관한 것이다.

반도체 기판은 반도체 칩과 함께 반도체 패키지를 구성하는 것으로서, 반도체 칩을 지지하는 동시에, 상기 반도체 칩과 외부회로(주로 PCB)를 전기적으로 연결시켜 주는 기능(전기적인 Gate 기능)을 한다. 도 1은 상기 반도체 기판의 일 예로서, 리드 프레임의 일 형태를 도시한 평면도이다. 도시된 반도체 기판(100)은 대략 장방형으로 외곽을 둘러싸는 사이드 레일(170)과, 상기 사이드 레일(170)에 의해 대략 중앙위치에 지지되는 다이패드(110), 및 상기 사이드 레일(170)에서 다이패드(110) 쪽으로 연장되는 다수의 리드(120)들을 구비한다. 상기 다이패드(110)는 타이 바(180)에 의해 사이드 레일(170)에 연결되고 반도체 칩을 지지하는 기능을 가진다. 또한, 상기 리드(120)는 내부 리드(130) 및 외부 리드(140)를 구비하며, 상기 내부 리드(130)와 외부 리드(140) 사이에는 각 리드(120)의 간격을 유지하고 지지하는 댐바(160)가 형성되어 있다.

반도체 기판의 제조방법은 크게 두 가지로 분류될 수 있는데, 그 중, 스탬핑에 의한 방식에서는 순차 이송형 프레스 금형장치에 의해 기판 자재를 순차적으로 이송시키면서 타발함으로써 소정형상의 반도체 기판을 제공하게 된다. 스탬핑 방식에 의한 제조시에는 가공 면 상에 타발 흔적 내지 버어(burr)가 발생되는 문제점이 있는바, 미세 피치화된 리드 간에는 전기적인 단락(short)이 발생될 수 있는 문제점이 있다.

한편, 반도체 기판의 제작을 위한 또 다른 가공 방식으로 에칭 방식이 있는데, 이에 따르면, 기판 자재에 패턴을 인식시키는 포토(photo) 단계, 인식된 형상으로 패턴화하는 에칭단계, 상기 기판상의 전기 접속 부위에 선택적으로 도금하는 도금단계, 반도체 칩이 안착될 위치를 마련하는 다운 셋(down-set), 및 리드 등의 변형을 방지하기 위한 테이핑 단계를 순차로 진행하여, 완성된 반도체 기판을 제공하게 된다.

상기 포토 및 에칭 단계에 관한 구체적인 기술적 내용에 대해, 도 2a 내지 도 2e를 참조하여 상세히 설명하면 이하와 같다. 먼저, 소정의 물성을 갖는 기판 자재(S`)를 준비하고(도 2a), 준비된 기판 자재(S`)상에 광 조사를 통해 광화학적인 경화 반응을 일으키는 감광층(PR`)을 형성한다(도 2b). 다음에, 미도시된 광 마스크를 통한 선택적인 노광 및 현상을 거쳐 경화되지 않은 감광층(PR`) 일부를 제거하여, 기판 자재(S`)의 일부 영역(E`t)만을 선택적으로 노출시킨다(도 2c). 다음 에, 노출된 기판 자재(S)에 에칭액을 적용하여 다이패드(110) 및 리드(120) 형상을 완성한 후(도 2d), 잔존하는 감광층(PR`)을 박리 제거하면 반도체 기판의 초기 형태가 완성된다(도 2e).

통상, 유기물 형태의 감광층(PR`)과 금속 기반의 기판 자재(S`)는 물성차이에 기인하는 불량한 접착 특성 때문에, 감광층(PR`)과 기판 자재(S`) 간의 접합 면(B`s, 도 2c)으로 에칭액이 침투하는 경우가 빈번하게 발생되며, 이것은 기판 자재(S`) 상에 설계된 식각 영역을 초과하여 과 에칭을 야기하는 원인이 된다. 또한, 이러한 문제점을 인식하고 충분한 접착 강도를 목적으로, 감광층(PR`)을 일정두께(t) 이상으로 형성할 경우, 에칭 효율이 저하되는 또 다른 문제가 발생된다.

한편, 현재 반도체 산업은 고속화, 박막 소형화, 멀티기능화가 급속하게 진행되어 있어, 반도체 칩을 보호하고, 반도체 칩의 신호와 다른 칩과의 연결 게이트 역할을 하는 반도체 기판에 있어서도 미세 패턴의 필요성이 강조되고 있다.

본 발명은 상기와 같은 문제점을 감안하여 제안된 것으로, 과 에칭을 방지하여 고집적 고해상도 미세 패턴의 가공 능력 및 가공 정밀도가 향상되는 반도체 기판의 제조방법을 제공하는 것을 그 목적으로 한다.

상기와 같은 목적 및 그 밖의 목적을 달성하기 위하여, 본 발명의 제1 실시 형태에 따른 반도체 기판의 제조방법은,

(a) 원소재 기판을 준비하는 원소재 기판 제공단계;

(b) 제공된 원소재 기판의 적어도 일면 상에 금속 피막을 형성하는 금속 피막 형성단계;

(c) 상기 금속 피막 상에 감광필름을 형성하는 감광필름 적층단계;

(d) 감광필름상에 목적 패턴을 인식시키고 감광필름을 패턴화하는 노광-현상 단계;

(e) 상기 감광필름 패턴을 통해 노출된 금속 피막을 선택적으로 에칭하는 1차 에칭 단계;

(f) 상기 금속 피막을 통해 노출된 원소재 기판을 연속적으로 에칭하는 2차 에칭 단계; 및

(g) 감광필름을 제거하는 감광필름 박리단계;를 포함한다.

한편, 본 발명의 제2 실시 형태에 따른 반도체 기판의 제조방법은,

(a) 원소재 기판을 준비하는 원소재 기판 제공단계;

(b) 제공된 원소재 기판의 적어도 일면 상에 금속 피막을 형성하는 금속 피막 형성단계;

(c) 상기 금속 피막 상에 감광필름을 형성하는 감광필름 적층단계;

(d) 감광필름상에 목적 패턴을 인식시키고 감광필름을 패턴화하는 노광-현상 단계;

(e) 상기 감광필름 패턴을 통해 노출된 금속 피막을 선택적으로 에칭하는 1차 에칭단계;

(f) 감광필름을 제거하는 감광필름 박리단계; 및

(g) 상기 금속 피막을 통해 노출된 원소재 기판을 연속적으로 에칭하는 2차 에칭단계;를 포함한다.

상기에서, 금속 피막은 니켈(Ni), 니켈 합금(Ni-alloy), 팔라듐(Pd), 팔라듐 합금(Pd-alloy), 금(Au), 금 합금(Au-alloy), 니켈-팔라듐 합금(Ni/Pd-alloy), 니켈-팔라듐-금 합금(Ni/Pd/Au-alloy) 또는 그들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 금속 성분을 포함하는 것이 바람직하다.

이때, 상기 금속 피막은 동종의 단일 금속층으로 이루어지거나, 또는 이종 간의 금속층이 2 이상 복층으로 적층된 형태로 이루어질 수 있으며, 일 예를 들어, 상기 금속 피막은 상기 원소재 기판상에 순차로 적층된 니켈(Ni)계 제1 금속층, 팔라듐(Pd)계 제2 금속층, 및 금(Au)계 제3 금속층을 포함할 수 있다. 한편, 상기 금속 피막은 금속 도금이나 증착(evaporation)에 의해 형성될 수 있다.

한편, 상기 (g) 단계 이후에는, 잔존하는 금속 피막을 에칭 제거하는 3차 에칭 단계가 더 수행될 수 있다.

본 발명에 있어서, 상기 (b) 단계 내지 (g) 단계는 상기 원소재 기판의 양쪽 면에 대해 동시에 진행되는 것이 바람직하다.

상기 2차 에칭 단계에 앞서, 상기 금속 피막이 형성된 원소재 기판에 대해 열처리를 가하는 단계가 수행되면, 미세 패턴에 대한 가공 능력이 더욱 향상될 수 있다.

또한, 상기 (a) 원소재 기판의 제공단계와 (b) 감광필름의 도포단계 사이에는 적어도 상기 원소재 기판에 대한 세정처리를 포함하는 원소재 기판의 전처리 단 계가 개재될 수 있다.

이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들에 대해 상세히 설명하기로 한다.

(제1 실시예 )

도 3에는 본 발명의 제1 실시예에 따른 반도체 기판의 제조방법에 관한 공정 순서도가 도시되어 있다. 본 실시예의 제조방법은 이하와 같은 공정 단계들을 포함하여 반도체 기판을 제공하게 된다. 보다 구체적으로, 소정 특성을 갖는 기판 소재가 제공되는 원소재 기판 준비단계(P 10), 상기 원소재 기판상에 소정두께로 금속 피막을 형성하는 금속 피막 형성단계(P 20), 상기 금속 피막 상에 감광필름을 압착하는 감광필름 부착단계(P 30), 부착된 감광필름에 대해 소망하는 기판 패턴을 인식 및 현상시키는 감광필름 노광-현상단계(P 40), 패턴화된 감광필름을 식각 방지막으로 하여 금속 피막을 식각하는 1차 에칭 단계(P 50), 상기 금속 피막을 통하여 노출된 원소재 기판을 연속 식각하는 2차 에칭 단계(P 60), 효용이 다한 감광필름을 박리 제거하는 감광필름 박리단계(P 70), 잔존하는 금속 피막을 제거하는 3차 에칭 단계(P 80)를 포함한다.

이하에서는 도 4a 내지 도 4h에 도시되어 있는 공정 단계별 수직 단면도들을 참조하면서 본 실시예에 제조방법에 대해 상세히 설명하기로 한다.

먼저, 도 4a에 도시된 바와 같이, 원소재 기판(S)을 준비하는데(P 10), 기판 소재로는 구리(Cu) 또는 이를 주소재로 하여 다른 기능성 원소들이 고용된 구리 합금(Cu-alloy) 등의 구리 계열이나, 니켈(Ni) 또는 이를 주소재로 하여 다른 원소들 이 고용되어 있는 니켈 합금(Ni-alloy) 등의 니켈 계열이 선택될 수 있으나, 이에 한정되지는 않는다. 이어서, 도시되지는 않았으나, 제공된 원소재 기판(S)에 대한 전처리 단계가 수행될 수 있는데, 예를 들어, 후술하는 감광층(PR)과의 부착력을 향상시킬 목적으로, 원소재 기판(S)의 표면에 대해 세정(cleaning)처리가 수행될 수 있다.

다음에, 도 4b에 도시된 바대로, 준비된 원소재 기판(S)의 적어도 일면에 대해 소정 두께(Tm)로 금속 피막(M)을 형성하는 도금 공정이 진행된다. 본 단계에서는 기판 소재에 대한 양호한 친화력 내지 결합력을 바탕으로, 원소재 기판(S)에 대해 박리되지 않고 밀착 상태를 유지할 수 있는 소정의 금속 소재를 선택하여 상기 금속 피막(M)을 형성한다. 기판 소재에 따라 상응하는 후보 물질군이 고려될 수 있으나, 예컨대, 니켈(Ni), 니켈 합금(Ni-alloy), 니켈-팔라듐 합금(Ni/Pd-alloy), 금(Au), 금 합금(Au-alloy), 니켈-팔라듐-금 합금(Ni/Pd/Au-alloy) 등이 단독 또는 조합으로 사용될 수 있으며, 상기 금속 피막은 동종의 단일 금속층으로 구성되거나, 또는 이종 간의 금속층이 2 이상 복층으로 적층된 형태를 가질 수 있다. 금속 피막이 2 이상의 복층으로 마련되는 경우, 서로 대면되는 금속층 간에는 층간 결합력을 고려한 소재의 선택이 바람직할 것이다. 예시적으로, 구리(Cu) 합금으로 된 원소재 기판(S)이 사용될 때, 상기 원소재 기판(S)상에 니켈(Ni)계의 제1 금속층(예를 들어, 니켈)을 적어도 5μin, 팔라듐(Pd)계의 제2 금속층(예를 들어, 팔라듐)을 적어도 0.1μin, 그리고, 금(Au)계의 제3 금속층(예를 들어, 금 합금)을 적어도 0.1μin의 두께로 적층함으로써, 상기 금속 피막(M)을 형성할 수 있다.

상기 금속 피막(M)은 치밀한 내부조직을 갖도록 금속 도금으로 형성되는 것이 가능하나, 그외에 증착(evaporation)을 비롯한 공지된 다른 공정들이 모두 고려될 수 있다. 한편, 본 발명에서는 원소재 기판(S)의 양쪽 면에서 동시에 가공을 수행하는 양면 가공방식은 물론이고, 원소재 기판(S)의 어느 일면을 통하여 전체 두께를 가공하는 일면 가공방식을 모두 고려한다. 양면 가공시, 도 4b에 도시된 바대로, 금속 피막(M)은 원소재 기판의 양쪽 면 모두에 대해 형성될 것이고, 일면 가공시 상기 금속 피막(M)은 원소재 기판의 선택된 일면에 대해서만 형성될 것이다. 이하에서는 양면 가공방식에 따른 제조방법의 일 예를 소개하고 있으나, 이하에서 설명될 성층, 에칭 등의 공정은 일면 가공에 대해서도 동일하게 적용될 수 있는 것이다.

이어서, 도 4c에 도시된 바와 같이, 상기 금속 피막(M) 상에 감광필름(PR)을 부착하는 감광필름(PR) 부착공정이 진행된다(P 30). 상기 감광필름(PR)은 시트 형으로 마련된 드라이 필름을 금속 피막(M) 상에 부착하는 부착방식이나, 또는 감광성 페이스트를 금속 피막(M) 상에 균일하게 도포한 후 고상으로 건조시키는 도포방식을 거쳐서 형성될 수 있으며, 필요에 따라 압착 롤러 등의 가압수단에 의해 감광필름(PR)을 금속 피막(M) 상에 소정의 압력으로 압착시키는 공정이 더불어 진행될 수도 있다. 양호한 압착공정의 조건으로, 압착 압력은 5~6kgf/cm2, 압착 온도는 110 내지 120도인 것이 예시될 수 있다.

다음에, 도 4d에 도시된 바와 같이, 감광필름(PR)에 대해 기판 패턴을 인식시키는 노광-현상 공정이 진행된다(P 40). 목적 패턴이 전사된 광 마스크(미도시) 를 통하여 감광필름(PR)을 노광시킴에 따라, 경화되지 않은 감광필름(PR)의 일부는 현상을 통하여 선택적으로 제거되며, 경화된 일부는 현상 이후에도 잔존하게 된다. 도시된 예에서, 현상 이후의 감광필름(PR)은 리드 영역(W1) 및 다이패드 영역(W2) 위에 잔존하여 해당 영역을 덮는다.

다음에, 도 4e에 도시된 바와 같이, 상기 감광필름(PR)을 식각 방지막으로 하여, 노출되어 있는 금속 피막(M)을 선택적으로 식각하는 1차 에칭처리가 진행된다(P 50). 1차 에칭처리에 적용되는 에칭액은 금속 피막에 대해 부식 특성을 갖는 것으로, 예컨대, Hydrogen peroxide Sulphuric acid(H2O2 10% + H2SO4 30 %)로 구성된 산성액, 또는 염화동 20% + 질산 30% 용액이 사용될 수 있다. 상기 금속 피막(M)에 대한 에칭 처리는 원소재 기판(S)의 식각될 부위가 노출될 때까지 진행된다.

이어서, 도 4f에 도시된 바와 같이, 감광필름(PR) 및 금속 피막(M)을 식각 방지막으로 하여, 노출되어 있는 원소재 기판(S)을 선택적으로 식각하는 2차 에칭처리가 진행된다(P 60). 이때, 2차 에칭 처리에 적용되는 에칭액은 원소재 기판(S)에 대해 부식 특성을 갖는 것으로, 예를 들어, Cupric chloride(CuCl2), Ferric chloride(FeCl3), Alkaline etchant, Hydrogen peroxide Sulphuric acid(H2O2+H2SO4) 등이 사용될 수 있다. 상기 원소재 기판(S)에 대한 에칭 처리는 다이패드 영역(W1)과 리드 영역(W2)이 분리되어 개별적인 다이패드(210)와 리드(220)를 형성할 때까지 진행된다. 전술한 1차 및 2차 에칭 처리는 선택된 에칭액을 고압으로 분사하는 다수의 분사 노즐들이 상, 하방에 나란하게 배열되어 있는 이송경로를 따라 상기 원소재 기판(S)을 일정한 속도로 이동시킴에 의해 진행될 수 있다. 상기 1차 및 2차 에칭 처리는 서로 에칭액을 달리하여 연속적인 공정으로 진행될 수 있다.

최종적인 리드 프레임 형상을 가공하는 2차 에칭 처리에서, 원소재 기판(S)의 식각될 부분을 정의하는 식각 마스크로서, 상기 금속 피막(M)이 사용된다는 점은 본 발명의 일 특징을 구성하게 된다. 즉, 상기 금속 피막(M)과 원소재 기판(S) 간의 높은 접합 강도는 그 사이의 경계면(Bs, 도 4e)에 에칭액이 침투하는 것을 방지하고 그에 따라, 정의된 식각 범위를 넘어 원소재 기판(S)이 과 에칭되는 것을 방지할 수 있다. 이것은 유기소재의 감광성 물질과 금속 기반의 원소재 기판 사이의 경계면에서 서로 상이한 물성만큼이나 취약한 접착 강도에 기인하는 에칭액의 침투로 인하여, 예정된 식각 영역 이외에 다른 부분까지도 함께 식각되어 버리는 종래의 과 에칭 문제를 해소하는 것이다.

이렇게 본 발명의 제조방법은 과 에칭을 방지하여 고해상도의 패터닝이 가능하다는 관점에서, 정확한 치수제어가 절실한 미세 피치의 반도체 기판의 가공에 매우 적합하게 적용될 수 있다. 또한, 종래에는 감광성 물질과 원소재 기판 사이의 밀착력을 향상시킬 목적으로, 감광성 물질이 도포되는 기판의 접착 면에 대해 일련의 전처리 단계가 선행되는 경우가 있었는데, 본 발명의 제조방법에 의하면 이러한 전처리 단계는 삭제되거나, 또는 적어도 일부 세정 처리만으로 간소화될 수 있다.

한편, 에칭가공의 정밀도를 높이기 위한 목적으로, 에칭 단계에 선행하여 에칭전 열처리 단계가 수행될 수 있다. 에칭 마스크로서 금속 피막(M)이 형성된 원소 재 기판(S)을 고온환경에서 열처리하는 것으로, 금속 피막(M)과 접촉하는 원소재 기판(S)의 하지 부분에 대해 금속 피막(M) 성분을 확산시키는 것이 가능하다. 금속 피막(M)의 부식 저항성이 높은 금속원소를 사전에 원소재 기판(S) 내부로 침투시킴으로써, 에칭시 금속 피막(M)에 의해 덮여있는 하지 부분(W1,W2, 부분에 해당)이 부식되지 않도록 하여 에칭가공의 정밀도를 높이기 위한 것이다.

한편, 상기 원소재 기판(S)에 대한 에칭 처리가 완료되면, 각 리드(220) 및 다이패드(210)가 서로 개별화되면서 완성된 형태의 초기 형상을 갖추게 되며, 이후 도 4g에 도시된 바와 같이, 마스크로서의 효용을 다한 감광필름(PR)을 박리 제거하는 단계와, 도 4h에 도시된 바와 같이, 잔존하는 금속 피막(M)을 제거하는 3차 에칭 단계가 순차적으로 진행된다. 상기 3차 에칭 단계에서는 금속 피막(M)에 대해 선택적으로 작용하는 에칭액을 고압 분사하여 잔존하는 금속 피막을 제거할 수 있으며, 예를 들어, Hydrogen peroxide Sulphuric acid(H2O2 10% + H2SO4 30 %)로 구성된 산성액, 또는 염화동 20% + 질산 30% 용액 등의 에칭액이 적용될 수 있을 것이다. 다만, 각 리드(220) 및 다이패드(210) 상에 잔존하는 금속 피막(M)은 산소/수분 등의 유해원소를 차단하여 원소재 기판(S)의 기능적 특성이 저하되는 것을 방지하는 일종의 보호막으로 기능할 수 있으므로, 그대로 남겨진 상태로 제품이 구성될 수 있으며, 에칭에 의해 노출된 측면(Sa, 도 4g)에 대해서도 금속 피막이 추가로 형성되면, 실질적으로 각 리드(220) 및 다이패드(210)의 전 표면을 둘러싸는 형태의 금속 보호막을 형성할 수 있을 것이다. 이때, 상기 3차 에칭 단계는 금속 피막의 추가 형성 단계로 대체될 수 있다.

한편, 본 발명에서는 반도체 패키지의 설계조건에 맞추어 선택적으로 진행되는 후처리 공정들도 고려하는데, 예를 들면, 다이패드(210) 상에 안착될 반도체 칩과, 각 리드(220) 간의 양호한 전기 접속을 위해, 다이패드(210)와 리드(220)가 서로 수직으로 단차진 위치에 배치되도록 다이패드(210)에 대한 업-셋(up-set) 포밍이나 다운-셋(down-set) 포밍이 진행될 수 있다. 이때, 업-셋이나 다운 셋 포밍을 통하여, 반도체 칩의 안착 위치가 형상 자체로 정의될 수 있어, 반도체 칩의 얼라인이 보다 용이해질 수 있을 것이다.

또한, 반도체 칩(보다 구체적으로, 반도체 칩의 각 전극)과 각 리드(220) 사이에는 본딩 와이어(bonding wire) 또는 솔더 볼(solder ball) 등과 같은 신호전달수단이 개재되는데, 반도체 칩으로부터 연장되는 본딩 와이어를 각 리드(220) 상에 견고하게 고착시키기 위하여, 리드(220)의 단부 상에 용융 금속층(미도시)을 형성하는 은(Ag) 도금 공정이 진행될 수 있다.

(제2 실시예 )

도 5에는 본 발명의 제2 실시예에 따른 반도체 기판의 제조방법에 관한 공정 흐름도가 도시되어 있다. 도면을 참조하면, 본 실시예의 제조방법은 이하와 같은 공정단계들을 갖는다. 즉, 공정 순서에 따라 살펴보면, 먼저 원소재 기판을 준비하는 단계(S 10), 준비된 원소재 기판상에 금속 피막을 형성하는 단계(S 20), 상기 금속 피막 상에 감광필름을 부착하는 단계(S 30), 부착된 감광필름에 대해 목적하는 기판 형상을 인식시키고 패턴화하는 노광 및 현상 단계(S 40), 감광필름을 통해 노출되어 있는 금속 피막을 식각하는 1차 에칭 단계(S 50), 감광필름을 박리 제거 하는 단계(S 60), 금속 피막을 통해 노출되어 있는 원소재 기판을 식각하는 2차 에칭 단계(S 70), 마지막으로, 원소재 기판상에 잔존하는 금속 피막을 제거하는 3차 에칭 단계(S 80)를 구비한다.

본 실시예의 제조방법이 제1 실시예와 상이한 점은, 감광필름을 선택적으로 식각하는 1차 에칭 단계(S 50)와, 금속 피막을 선택적으로 식각하는 2차 에칭 단계(S 70)가 연속적으로 이어지지 않고, 1차 에칭 단계(S 50)와 2차 에칭 단계(S 70) 사이에 감광필름을 제거하는 단계(S 60)가 개재된다는 점이다. 이하에서는 도 6a 내지 도 6h에 도시되어 있는 공정 단계별 수직 단면도를 참조하여, 상술한 각 공정 단계에 대해 구체적으로 살펴보기로 하되, 상기한 차이점을 중심으로 설명하기로 한다.

먼저, 도 6a에 도시된 바와 같이, 원소재 기판(S)을 준비하는데(S 10), 이것은 예를 들어, 구리(Cu), 구리 합금(Cu-alloy)의 구리 계열이나, 니켈(Ni), 니켈 합금(Ni-alloy)의 니켈 계열 등으로 된 판상 기재로 마련될 수 있다. 다음에, 도 6b에 도시된 바와 같이, 상기 원소재 기판상에, 니켈(Ni), 니켈 합금(Ni-alloy), 니켈-팔라듐 합금(Ni/Pd-alloy), 금(Au), 금 합금(Au-alloy), 니켈-팔라듐-금 합금(Ni/Pd/Au-alloy)이나 이들의 조합된 성분의 금속 원소를 도금, 증착 등에 의해 원소재 기판(S)상에 형성하여 소정두께의 금속 피막(M)을 형성한다(S 20). 이어, 도 6c에 도시된 바와 같이, 상기 금속 피막(M) 위에 감광필름(PR)을 부착한 후(S 30), 도 6d에 도시된 바와 같이, 광 마스크(미도시)를 통한 노광에 의해 목적 패턴을 감광필름(PR)상에 인식시키고, 현상을 통해 경화되지 않은 감광필름(PR)을 제거 하여 감광필름(PR)을 패턴화한다(S 40). 그런 후, 도 6e에 도시된 바와 같이, 패턴화된 감광필름(PR)에 의해 노출되는 금속 피막(M)에 Hydrogen peroxide Sulphuric acid(H2O2 10% + H2SO4 30 %)로 구성된 산성액, 또는 염화동 20% + 질산 30% 용액 등의 에칭액을 적용하여 식각 제거하는 1차 에칭 단계가 수행된다(S 50). 다음에, 도 6f에 도시된 바와 같이, 에칭 마스크로서 효용을 다한 감광필름(PR)을 물리적으로 박리하거나, 또는 화학적으로 분해하여 제거한다(S 60). 그리고, 도 6g에 도시된 바와 같이, 감광필름(PR)이 제거된 금속 피막(M) 상에, Cupric chloride(CuCl2), Ferric chloride(FeCl3), Alkaline etchant, Hydrogen peroxide Sulphuric acid(H2O2+H2SO4) 등의 에칭액을 적용하여, 노출되어 있는 원소재 기판(S)을 식각하는 2차 에칭 단계가 수행된다(S 70). 마지막으로, 도 6h에 도시된 바와 같이, 에칭 마스크로서 효용을 다한 금속 피막(M)을 제거하는 3차 에칭 단계를 행하여(S 80), 다이패드(210)와 각 리드(220)가 서로 분리된 기판 형태를 완성한다.

본 실시예에 의하면, 최종 기판 형상을 가공하는 2차 에칭 단계에서, 금속 피막(M)이 단독으로 에칭 마스크(두께 Tm)를 구성하게 된다(도 6f 참조). 금속 피막(M)과 감광필름(PR)이 함께 에칭 마스크로 작용하는 것과 비교할 때(도 4e 참조), 에칭 마스크의 전체적인 두께 경감이 가능하여, 에칭 설비의 집적화 및 에칭 효율의 향상이 가능하며, 에칭의 방향성이 정밀하게 제어됨을 전제로 미세 피치(fine-pitch)의 형성에 보다 유리한 가공 환경이 조성된다.

이상 설명한 반도체 기판의 제조방법에 의하면, 반도체 기판용 원소재에 대한 에칭 마스크로서, 원소재와의 밀착 특성이 우수한 금속 피막을 활용함에 의해, 에칭 공정시 원소재와 에칭 마스크 사이의 밀착 불량에 의한 과 에칭이 방지되고, 이로써 확보되는 에칭가공의 정밀도를 바탕으로, 고집적도 고해상도의 미세 패턴을 갖는 반도체 기판의 제작에 매우 유용하게 활용될 수 있다.

본 발명은 도면에 도시된 실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (10)

1. (a) 원소재 기판을 준비하는 원소재 기판 제공단계;

   (b) 제공된 원소재 기판의 적어도 일면 상에 금속 피막을 형성하는 금속 피막 형성단계;

   (c) 상기 금속 피막 상에 감광필름을 형성하는 감광필름 적층단계;

   (d) 감광필름상에 목적 패턴을 인식시키고 감광필름을 패턴화하는 노광-현상 단계;

   (e) 상기 감광필름 패턴을 통해 노출된 금속 피막을 선택적으로 에칭하는 1차 에칭 단계;

   (f) 상기 금속 피막을 통해 노출된 원소재 기판을 연속적으로 에칭하는 2차 에칭 단계; 및

   (g) 상기 감광필름을 제거하는 감광필름 박리단계;를 포함하며,

   상기 금속 피막은 금속 도금이나 증착(evaporation)에 의해 형성되는 반도체 기판의 제조방법.
2. (a) 원소재 기판을 준비하는 원소재 기판 제공단계;

   (b) 제공된 원소재 기판의 적어도 일면 상에 금속 피막을 형성하는 금속 피막 형성단계;

   (c) 상기 금속 피막 상에 감광필름을 형성하는 감광필름 적층단계;

   (d) 감광필름상에 목적 패턴을 인식시키고 감광필름을 패턴화하는 노광-현상 단계;

   (e) 상기 감광필름 패턴을 통해 노출된 금속 피막을 선택적으로 에칭하는 1차 에칭단계;

   (f) 상기 감광필름을 제거하는 감광필름 박리단계; 및

   (g) 상기 금속 피막을 통해 노출된 원소재 기판을 연속적으로 에칭하는 2차 에칭단계;를 포함하며,

   상기 금속 피막은 금속 도금이나 증착(evaporation)에 의해 형성되는 반도체 기판의 제조방법.
3. 제1항 또는 제2항에 있어서,

   상기 금속 피막은 니켈(Ni), 니켈 합금(Ni-alloy), 팔라듐(Pd), 팔라듐 합금(Pd-alloy), 금(Au), 금 합금(Au-alloy), 니켈-팔라듐 합금(Ni/Pd-alloy), 니켈-팔라듐-금 합금(Ni/Pd/Au-alloy) 또는 그들의 조합으로 이루어진 군으로부터 선택된 적어도 하나의 금속 성분을 포함하는 것을 특징으로 하는 반도체 기판의 제조방법.
4. 제1항 또는 제2항에 있어서,

   상기 금속 피막은 동종의 단일 금속층으로 이루어지거나, 또는 이종 간의 금속층이 2 이상 복층으로 적층된 형태로 이루어지는 것을 특징으로 하는 반도체 기판의 제조방법.
5. 제1항 또는 제2항에 있어서,

   상기 금속 피막은 상기 원소재 기판상에 순차로 적층된 니켈(Ni)계 제1 금속층, 팔라듐(Pd)계 제2 금속층, 및 금(Au)계 제3 금속층을 포함하는 것을 특징으로 하는 반도체 기판의 제조방법.
6. 삭제
7. 제1항 또는 제2항에 있어서,

   상기 (g) 단계 이후에는, 잔존하는 금속 피막을 에칭 제거하는 3차 에칭 단계가 더 포함되는 것을 특징으로 하는 반도체 기판의 제조방법.
8. 제1항 또는 제2항에 있어서,

   상기 (b) 단계 내지 (g) 단계는 상기 원소재 기판의 양쪽 면에 대해 동시에 진행되는 것을 특징으로 하는 반도체 기판의 제조방법.
9. 제1항 또는 제2항에 있어서,

   상기 2차 에칭 단계에 앞서, 상기 금속 피막이 형성된 원소재 기판에 대해 열처리를 가하는 단계가 수행되는 것을 특징으로 하는 반도체 기판의 제조방법.
10. 제1항 또는 제2항에 있어서,

    상기 (a) 원소재 기판의 제공단계와 (b) 감광필름의 도포단계 사이에는 적어도 상기 원소재 기판에 대한 세정처리를 포함하는 원소재 기판의 전처리 단계가 개재되는 것을 특징으로 하는 반도체 기판의 제조방법.

Images