KR101352211B1 - 회로패턴의 제조방법 - Google Patents

회로패턴의 제조방법 Download PDF

Info

Publication number
KR101352211B1
KR101352211B1 KR1020120059890A KR20120059890A KR101352211B1 KR 101352211 B1 KR101352211 B1 KR 101352211B1 KR 1020120059890 A KR1020120059890 A KR 1020120059890A KR 20120059890 A KR20120059890 A KR 20120059890A KR 101352211 B1 KR101352211 B1 KR 101352211B1
Authority
KR
South Korea
Prior art keywords
layer
base material
circuit
circuit pattern
plating
Prior art date
Application number
KR1020120059890A
Other languages
English (en)
Other versions
KR20130136234A (ko
Inventor
씽 야 후앙
Original Assignee
리딩 테크 커뮤니케이션즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리딩 테크 커뮤니케이션즈 인코포레이티드 filed Critical 리딩 테크 커뮤니케이션즈 인코포레이티드
Priority to KR1020120059890A priority Critical patent/KR101352211B1/ko
Publication of KR20130136234A publication Critical patent/KR20130136234A/ko
Application granted granted Critical
Publication of KR101352211B1 publication Critical patent/KR101352211B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/40—Radiating elements coated with or embedded in protective material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

본 발명의 실시예는, 바탕재를 형성하는 단계와; 금속재료를 바탕재에 부착하여 바탕재에 바탕재 표면의 곡선을 따라 곡면 구조를 형성하는 회로 기층을 형성하는 단계와; 회로기층에 도금방지층을 형성한 다음, 도금방지층을 패턴화 처리하여 도금방지층이 회로기층에 회로패턴을 형성하는 단계와; 회로층을 식각하여 도금방지층의 회로패턴에 의해 피복되지 않는 금속재료를 식각을 통해 바탕재로부터 제거하고, 회로기층에 회로패턴을 형성하는 단계; 및 도금방지층을 제거하여 회로패턴이 이미 형성된 회로기층을 바탕재 표면에 노출시키는 단계를 포함하는 일종의 회로패턴의 제조방법을 제공한다. 이로써 회로패턴의 제조원가를 감소시키고 제조 품질을 향상시킬 수 있다.

Description

회로패턴의 제조방법{MANUFACTURING METHOD OF CIRCUIT PATTERN}
본 발명은 회로패턴에 관한 것으로서, 특히 회로패턴의 제조방법에 관한 것이다.
도 1과 도 2는 종래의 안테나 구조(100), (100')의 설명도이다. 도 1은 레이저 직접 구조성형법(Laser Direct Structuring, LDS)을 이용하여 바탕재(11)에 형성된 레이저 활성화층(12)을 도시하였다. 상기 바탕재(11)는 이동장치(예를 들어 스마트폰)의 하우징일 수 있다. 일부 영역은 레이저 활성화 반응을 완전하게 받지 못하기 때문에 불균일 현상(점선부분은 이상적인 회로 너비이다), 예를 들어 스킵 도금 현상이 발생하는데, 이럴 경우 안테나 구조의 전체 효능에 영향을 미칠 수 있다. 또한 도 2에 도시된 바와 같이, 비아홀이 개설된 바탕재(11)에 레이저빔(L)으로 활성화시킬 때, 비아홀의 크기, 형상, 레이저의 각도 등의 영향으로 인해, 공벽 중간부분의 영역이 레이저에 의해 활성화될 수 없어 상면과 하면의 레이저 활성화층(12)이 서로 연통되지 못하거나, 또는 적은 부분만 접촉되면서 회로의 전체 효능에 영향을 줄 수 있다.
따라서 레이저 직접 구조성형법을 사용하는 과정에서, 통상적으로 공경이 비교적 큰 비아홀이 개설될 수 있다. 상기 레이저 성형 안테나 구조가 초래할 수 있는 문제는 당해 분야에서 안테나 또는 기타 관련 도전성 회로를 제조할 때 좀 더 개선해야 할 부분이다.
본 발명의 실시예는, 바탕재를 형성하는 단계와; 금속재료를 바탕재에 부착하여 바탕재에 바탕재 표면의 곡선을 따라 곡면 구조를 형성하는 회로 기층을 형성하는 단계와; 회로기층에 도금방지층을 형성한 다음, 도금방지층을 패턴화 처리하여 도금방지층이 회로기층에 회로패턴을 형성하는 단계와; 회로층을 식각하여 도금방지층의 회로패턴에 의해 피복되지 않는 금속재료를 식각을 통해 바탕재로부터 제거하고, 회로기층에 회로패턴을 형성하는 단계; 및 도금방지층을 제거하여 회로패턴이 이미 형성된 회로기층을 바탕재 표면에 노출시키는 단계를 포함하는 일종의 회로패턴의 제조방법을 제공한다.
상기 내용을 종합해보면, 본 발명의 실시예에서 제공하는 회로패턴의 제조방법은 바탕재에 3차원 도형화 또는 곡면의 회로패턴을 형성할 수 있어, 회로패턴과 바탕재 사이에 충분한 결합력을 갖도록 할 뿐만 아니라, 회로패턴의 제조원가를 감소시키고 제조품질을 향상시킬 수 있다. 회로패턴이 탑재되는 바탕재의 플라스틱은 특정재료에 한정되지 않으며, 또한 종래의 레이저로 3차원 도형을 성형할 때 야기될 수 있는 바탕재의 색상 오차를 방지하고 레이저 성형공정에서 발생하는 제조 원가를 줄일 수 있다.
도 1은 종래의 안테나 구조도이다.
도 2는 종래의 안테나 구조도이다.
도 3은 본 발명의 실시예의 안테나 구조의 제조방법 흐름도이다.
도 4A는 본 발명의 실시예의 단계 S300에 대응되는 안테나 구조의 단면도이다.
도 4B는 본 발명의 실시예의 단계 S310에 대응되는 안테나 구조의 단면도이다.
도 4C는 본 발명의 실시예의 단계 S330에 대응되는 안테나 구조의 단면도이다.
도 4D는 본 발명의 실시예의 단계 S350에 대응되는 안테나 구조의 평면도이다.
도 4E는 본 발명의 실시예의 단계 S370에 대응되는 안테나 구조의 단면도이다.
도 4F는 본 발명의 실시예의 단계 S390에 대응되는 안테나 구조의 단면도이다.
도 5는 본 발명의 실시예의 단계 S310에 대응되는 서브 흐름도이다.
본 발명의 특징 및 기술내용을 더욱 진일보하게 이해할 수 있도록, 이하 본 발명에 관한 상세한 설명과 첨부도면을 참조하기 바라며, 단 이러한 설명과 첨부한 도면은 단지 본 발명을 설명하기 위한 것일 뿐, 본 발명의 청구범위를 제한하고자 하는 것은 아니다.
[회로패턴의 제조방법의 실시예]
본 발명의 실시예의 회로패턴의 제조방법은 상용되는 바탕재에 3차원 도형화 또는 곡면의 안테나 구조, 또는 기타 용도의 회로패턴을 형성할 수 있다. 본 발명의 실시예의 회로패턴의 제조방법은 안테나 구조의 제조를 예로 들어 설명하나, 단 본 발명은 안테나 구조를 제조하기 위한 용도로 한정하지 않는다. 본 실시예에서, 상기 바탕재는 예를 들어 스마트폰의 하우징이며, 스마트폰의 하우징은 통상적으로 플라스틱, 유리와 세라믹의 바탕재를 사용한다. 단 본 발명은 이를 바탕재의 종류로 한정하지 않는다. 안테나 구조에 바탕재와의 충분한 결합력을 제공하기 위해, 본 실시예는 안테나 구조를 하우징에 제조하는 것을 예로 들어 설명한다.
도 3, 도 4A 내지 도 4F를 참조하면, 도 3은 본 발명의 실시예의 안테나 구조(또는 회로패턴이라 칭함)의 제조방법 흐름도이고, 도4A 내지 도 4F는 단계별 플로우에 대응하는 안테나 구조의 설명도이다. 안테나 구조의 제조방법은 이하 단계를 포함한다. 먼저 단계 S300에서, 도 4A에 도시된 바와 같이 바탕재를 형성한다. 바탕재(40)는 플라스틱 재질일 수 있으며, 사출성형 등 방식으로 제작되나, 단 본 발명은 이로 인해 한정되지 않는다. 예를 들어 바탕재(40)는 폴리카보네이트(polycarbonate, PC), 폴리카보네이트와 아크릴로니트릴-부타디엔-스티렌 중합물(Acrylonitrile Butadiene Sytrene, ABS) 또는 유리섬유를 함유한 재질이다. 바탕재(40)는 또한 유리와 세라믹 기재일 수도 있다. 바탕재(40)는 임의의 미리 설정된 형상, 다시 말해 3차원 구조일 수 있으며, 따라서 바탕재(40)에 제조되는 안테나 구조 역시 3차원 구조이다.
도 3과 도 4B를 동시에 참조하면, 단계 S310에서, 금속재료를 바탕재(40)에 부착하여 바탕재(40)에 회로기층(41)을 형성한다. 상기 회로기층(41)은 바탕재(40) 표면의 곡선을 따라 곡면 구조를 형성한다. 금속재료를 바탕재(40)에 부착하는 단계는 스퍼터링, 화학도금 등 방식을 이용하여 회로기층(41)과 바탕재(40) 사이에 충분한 결합력을 갖도록 할 수 있으나, 본 발명은 금속재료를 바탕재(40)에 부착하는 방식으로만 한정되지 않는다. 예를 들어, 금속재료가 도전성이 우수한 구리일 경우, 종래의 동도금 방식은 적어도 스퍼터링, 화학동 도금과 전기동 도금을 포함한다. 상용되는 안테나 구조는 경박단소화를 이루고 주파수 신호의 무선 송수신 능력을 향상시키기 위하여, 패턴화된 곡면으로 설계될 수 있다.
다시 말해, 회로기층(41)은 바탕재(40) 표면의 곡선을 따라 곡면 구조를 형성할 수 있다. 상기 금속재료는 예컨대 구리, 티타늄, 알루미늄, 몰리브덴, 인디움 주석 산화물(Indium Tin Oxide, ITO)(90wt%의 In2O3와 10wt%의 SnO2) 또는 니켈-크롬 합금 등 급속을 포함하나, 단 본 발명은 이로 인해 금속 재료의 종류가 한정되지 않는다. 바탕재(40)의 표면상에 어떠한 방식으로 금속 재료가 부착되든지, 제조된 안테나 구조가 회로기층(41)을 통해 바탕재(40)와 우수하게 결합되기만 하면 된다. 이를 통해, 안테나 구조의 안정성을 획득할 수 있을 뿐만 아니라 안테나 구조는 제품을 제조한 후 진일보한 테스트를 통해 제조의 양품률을 제고시킬 수도 있다.
언급할 만한 점은, 단계 S310에서, 바탕재(40)에 비아홀(via hole)(또는 도통공이라 칭함)이 구비된 경우, 본 발명의 실시예의 제조방법은 비아홀을 대략 0.1mm 내지 0.3mm 사이로 축소시킬 수 있다. 종래의 바탕재에 회로패턴을 제작하는 과정에 비해, 본 발명의 실시예의 제조과정은 비아홀의 크기(또는 직경)를 대폭 축소시킬 수 있다. 다시 말해, 바탕재(40)에 비아홀이 구비되어 있고, 또한 비아홀의 크기가 0.1mm 내지 0.3mm 사이인 경우에도, 단계 S310에서는 금속재료를 바탕재(40)에 부착할 수 있으며, 금속재료를 비아홀 내측에 부착하는 단계를 포함한다. 이를 통해, 바탕재(40)의 각기 다른 면의 회로패턴이 서로 도통할 수 있게 된다. 예를 들어 바탕재(40) 정면의 회로패턴은 비아홀을 통해 바탕재 배면의 회로패턴에 연결될 수 있다. 또한, 후속 단계에서 전체 기판에 동도금 방식을 이용하여 회로기층(41)의 두께를 증가시킬 경우, 상기 비아홀은 진일보하게 축소되거나 심지어 완전히 충진될 수 있어(예컨대: 두께를 증가시키기 위한 용도의 구리로 충진된다), 바탕재(40)의 표면에 비아홀이 보이지 않게 되며, 이에 따라 바탕재(40) 표면의 평정도와 시각적인 미관을 높일 수 있으며, 특히 바탕재(40)가 제품 표면의 하우징에 노출되는 경우, 미려한 바탕재(40)는 소비자에게 더욱 환영받을 수 있어 제품의 경쟁력이 제고된다. 이밖에, 바탕재(40)가 제품 표면의 하우징에 노출되는 경우, 더욱 작아진 비아홀(또는 완전히 충진된 비아홀)로 하우징(기판) 외부의 습기와 기타 외부물질이 제품 내용물에 혼입되는 것을 방지할 수 있어 하우징이 제품을 보호하는 효과를 제고시킬 수 있다.
도 3과 도 5를 동시에 참조하면, 도 5는 본 발명의 실시예의 단계 S310에 대응되는 서브 흐름도이다. 회로기층(41)을 바탕재(40)에 형성하는 단계(S310)는 스퍼터링 또는 전기도금 방식을 통해 완성되는 이외에, 도 5의 화학도금 과정을 거쳐 완성될 수도 있다. 먼저, 단계 S311에서, 바탕재(40) 표면을 조화(roughening)시킨다. 상기 조화는 기계식 또는 화학식을 사용할 수 있다. 그런 다음, 단계 S313에서, 조화된 바탕재(40) 표면에 화학동 도금과정을 실시하여 구리가 바탕재에 부착되도록 한다. 이어서, 단계 S315에서, 화학도금과 전기도금 방식을 통해 바탕재에 부착된 구리의 두께를 증가시킨다. 예를 들어, 회로기층(41)에 금속 후막층을 형성하여 회로기층(41)과 금속 후막층의 총 두께가 미리 설정된 두께에 이르도록 한다. 예를 들어 미리 설정된 두께는 전기도금 방식을 통해 예정 두께의 구리, 예를 들어 3 내지 16미크론(um)의 구리를 형성한다.그러나 상기 미리 설정된 두께는 설계의 필요에 따라 조절할 수 있으며, 본 발명은 이로 인해 한정되지 않는다.
도 3과 도 4C를 동시에 참조하면, 단계 S330에서, 회로기층에 도금방지층(42)을 형성한다. 도금방지층(42)은 광중합형 또는 열경화형 다분자 중합체(polymer)일 수 있다. 본 실시예에서, 도금방지층(42)은 예컨대 스프레이 도포법을 이용하여 열경화형 레지스트의 후막처리 공정을 실시할 수 있다. 그런 다음, 적외선 경화건조 과정을 통해 습도막 레지스트를 중합하고, 습도막 레지스트의 결합강도를 증강시키거나, 또는 포토레지스트 건도막을 이용하여 압축노광과 현상을 거쳐 항부식성 건도막을 형성한다.
도 3과 도 4D를 동시에 참조하면, 단계 S350에서, 도금방지층(42)을 패턴화 처리하여 도금방지층(42)이 회로기층(41)에 회로패턴을 형성하도록 한다. 도 4D에 도시된 안테나 구조의 평면도와 같이, 도금방지층(42)이 형성한 패턴은 안테나 구조의 본체 패턴이다. 도금방지층(42)이 형성한 패턴은 안테나 구조의 본체 패턴이다. 도금방지층(42)을 패턴화 처리하는 단계에서, 레이저를 이용하여 도금방지층의 회로패턴 주변을 융삭하여 필요한 회로패턴 이외의 도금방지층(42)을 제거할 수 있으며, 레이저로 도금방지층의 회로패턴 주변을 융삭하여 회로패턴을 수식하는 단계를 포함한다. 상기 레이저는 파장이 1064나노미터(nm)인 이트륨 바나데이트(YVO4) 레이저일 수 있다. 언급할 만한 점은, 기존의 도전성 회로 또는 금속회로에 레이저 성형을 실시하는 레이저 성형기술은 레이저의 양이 과도하여 바탕재(40)의 표면을 손상시키는 것을 방지하기 위해, 또는 도전성 회로 또는 금속회로가 제거되도록 레이저 에너지의 부족을 방지하기 위해 레이저의 에너지와 레이저의 스캔시간을 조절해야 하므로, 종래의 레이저 성형은 이에 따라 원가도 증가하게 된다.
좀 더 구체적으로 말하면, 본 실시예는 이 부분에서 사용되는 이트륨 바나데이트(YVO4) 레이저의 에너지를 세부적으로 조절할 필요 없이 도금방지층(42)을 제거할 수 있기만 하면 될 뿐만 아니라, 도금방지층(42)을 제거하기 위한 레이저의 에너지는 종래의 도전성 회로 또는 금속회로에 사용되는 레이저 에너지보다 낮다. 따라서 본 실시예에서 사용하는 레이저 에너지는 비교적 낮을 뿐만 아니라, 바탕재(40)를 쉽게 손상시키지 않는다. 다시 말해, 실제로 패턴화 처리를 할 때, 레이저는 도금방지층(42)을 쉽게 제거하여, 바탕재(40)에 미칠 수 있는 영향을 대폭 감소시킬 수 있다. 그러나 본 발명은 레이저의 유형을 한정하지 않으며, 본 발명은 또한 예컨대 파장이 532나노미터(nm)인 녹색광 레이저 등 기타 레이저를 사용할 수도 있다.
도 3과 도 4E를 동시에 참조하면, 단계 S370에서, 회로층(41)을 식각하여 도금방지층(42)의 회로패턴으로 피복되지 않은 금속재료가 식각을 통해 바탕재(40)로부터 제거되어 회로기층(41)이 회로패턴을 형성하도록 한다. 도 4E에 도시된 바와 같이, 식각부(41a)는 도금방지층(42)에 의해 피복되지 않는다. 단계 S370의 실시방식은 산성 식각액으로 식각부(41a)를 제거하는 것일 수 있다. 산성 식각액의 주요 성분은 통상적으로 (킬레이트제) 질산, 황산, 염산, 과산화수소수, 불화수소, 염산나트륨(NaClO3), 산화철, 과황산나트륨(Sodium Polyanethanol Sulfonate, SPS) 등등을 포함하나, 단 본 발명은 산성 식각액의 종류를 한정하지 않는다.
도 3과 도 4F를 동시에 참조하면, 단계 S390에서, 도금방지층(42)을 제거하여 이미 회로패턴이 형성된 회로기층(41)을 바탕재(40) 표면에 노출시킨다. 회로기층(41)의 상기 회로패턴은 도 4D 중의 도금방지층(42)의 패턴이다. 도금방지층(42)의 제거는 막제거액을 사용할 수 있다. 예를 들어 막제거액을 사용하여 건도막 레지스트를 완전히 박리하여 제거한다. 막제거액의 주요 성분은 예컨대 산염기값(PH)이 13을 초과하는 탄산나트륨(Na2CO3) 또는 탄산칼륨(K2CO3) 성분일 수 있다. 그러나 본 발명은 막제거액의 성분을 한정하지 않으며, 막제거액은 수산화나트륨(NaOH)/수산화칼륨(KOH), 아민 에테르류, 폴리에틸렌글리콜(에탄올아민) 등 용제일 수도 있다.
단계 S390 이후에, 회로기층(41)에 금속 막후층을 형성하여 회로기층(41)과 상기 금속 막후층의 총 두께를 증가시킬 수도 있다. 이밖에, 안테나 구조를 보호하기 위하여, 단계 S390 이후에 회로기층(41) 위에 금속보호층을 형성하는 단계를 실시할 수도 있다. 금속보호층을 형성하는 방식은 통상적으로 전기도금 또는 화학도금으로 완성하며, 또한 금속 보호층은 팔라듐, 팔라듐-금, 니켈-팔라듐, 니켈-금 또는 니켈층에 니켈에 부착되는 니켈 항부식제를 더한 것일 수 있다. 금속 보호층의 두께는 5미크론(um) 이상일 수 있으나, 상기 두께 역시 필요에 따라 조절할 수 있다.
상기 실시예는 단지 안테나 구조의 회로패턴을 예로 들어 설명한 것이다. 본 발명의 실시예의 회로패턴의 제조방법은 전하결합소자(Charge Coupled Device, CCD)등 전자회로의 회로패턴, 또는 상용되는 플라스틱 또는 유리기판에 3차원 도형화된 전도성 회로를 제조하는데에도 이용될 수 있다. 다시 말해, 본 발명은 회로패턴의 제조방법으로 발생되는 도전성 회로 패턴의 용도에만 한정되지 않는다.
[실시예의 가능한 효과]
본 발명의 실시예에 따르면, 상기 회로패턴의 제조방법은 상용되는 플라스틱, 유리 및 세라믹 등 바탕재에 3차원 도형화 또는 곡면의 회로패턴을 형성할 수 있어, 회로패턴과 바탕재 사이에 충분한 결합력을 갖출 수 있을 뿐만 아니라, 회로패턴의 제조원가를 감소시키고 제조품질을 향상시킬 수 있다. 회로패턴이 탑재되는 바탕재에 사용되는 플라스틱은 특정 재료로 한정시킬 필요가 없어, 바탕재의 재료 원가를 감소시킬 수 있다. 제조 단계에서, 도금방지층을 사용하는 단계는 종래의 레이저로 3차원 도형을 성형할 때 야기될 수 있는 바탕재의 색상 오차를 방지하고 레이저 성형 단계에서 발생하는 제조원가를 줄일 수 있다. 또한 바탕재에 비아홀이 구비된 경우, 사용되는 비아홀이 축소되거나 또는 완전히 충진될 수 있어 바탕재 표면의 평정도가 제고되고, 미관을 향상시키는 효과를 얻을 수 있으며, 또한 더욱 작아지거나 또는 완전히 충진된 비아홀은 습기 등 외부의 물질이 제품 내부로 진입되는 것을 방지할 수 있다.
이상의 내용은 단지 본 발명의 실시예를 위한 것일 뿐, 결코 본 발명의 특허범위를 제한하고자 하는 것이 아니다.
11, 40: 바탕재 12: 레이저 활성화층
41: 회로기층 42: 도금방지층
41a: 식각부 L: 레이저빔
100, 100': 종래의 안테나 구조
S300, S310, S330, S350, S370, S390, S311, S313, S315: 단계 플로우

Claims (9)

  1. 바탕재를 형성하는 단계와;
    금속재료를 상기 바탕재에 부착하여 상기 바탕재에 상기 바탕재 표면의 곡선을 따라 곡면구조를 형성하는 회로기층을 형성하는 단계와;
    상기 회로기층에 도금방지층을 형성하는 단계와;
    상기 도금방지층을 패턴화 처리하여, 상기 도금방지층이 상기 회로기층에 회로패턴을 형성하는 단계와;
    상기 회로기층을 식각하여, 상기 도금방지층의 상기 회로패턴으로 피복되지 않은 상기 금속재료를 식각을 통해 상기 바탕재로부터 제거하여, 상기 회로기층이 상기 회로패턴을 형성하도록 하는 단계; 및
    상기 도금방지층을 제거하여, 이미 상기 회로패턴이 형성된 회로기층을 상기 바탕재의 표면에 노출시키는 단계;를 포함하고,
    상기 도금방지층을 패턴화 처리하는 단계는, 레이저로 상기 도금방지층의 상기 회로패턴 주변을 융삭하여 상기 회로패턴을 수식하는 단계를 포함하는 것을 특징으로 하는 회로패턴의 제조방법.
  2. 제 1항에 있어서, 상기 금속재료를 상기 바탕재에 부착하는 단계 이후와 상기 도금방지층을 상기 회로기층에 형성하는 단계 이전에,
    상기 회로기층의 위에 금속 후막층을 형성하여 상기 회로기층과 상기 금속 후막층의 총 두께가 미리 설정된 두께에 이르도록 하는 것을 특징으로 하는 회로패턴의 제조방법.
  3. 제 2항에 있어서,
    상기 금속재료를 상기 바탕재에 부착하는 단계는 스퍼터링, 화학동 또는 전기동 도금 방식을 통해 완성될 수 있는 것을 특징으로 하는 회로패턴의 제조방법.
  4. 제 2항에 있어서,
    상기 금속재료는 구리, 티타늄, 알루미늄, 몰리브덴, 니켈-크롬 합금 또는 인디움-주석 산화물(ITO, 90wt%의 In2O3와 10wt%의 SnO2) 합금을 포함하는 것을 특징으로 하는 회로패턴의 제조방법.
  5. 제 1항에 있어서,
    상기 도금방지층은 광중합형 또는 열경화형 다분자 중합체(polymer)일 수 있는 것을 특징으로 하는 회로패턴의 제조방법.
  6. 제 1항에 있어서, 상기 도금방지층을 제거하는 단계 이후에,
    상기 회로기층의 위에 금속 후막층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 회로패턴의 제조방법.
  7. 삭제
  8. 제 1항에 있어서, 상기 도금방지층을 제거하는 단계 이후에,
    금속 보호층을 이미 상기 회로패턴이 형성된 상기 회로기층 위에 형성하는 단계를 더 포함하는 것을 특징으로 하는 회로패턴의 제조방법.
  9. 제 1항에 있어서, 상기 금속재료를 상기 바탕재에 부착하는 단계는,
    상기 바탕재 표면을 조화(roughening)하는 단계와;
    조화된 상기 바탕재 표면에 화학동 도금 공정을 실시하여, 구리를 상기 바탕재에 부착하는 단계; 및
    화학도금과 전기도금 방식을 통해 상기 바탕재에 부착된 구리의 두께를 증가시키는 단계를 포함하는 것을 특징으로 하는 회로패턴의 제조방법.
KR1020120059890A 2012-06-04 2012-06-04 회로패턴의 제조방법 KR101352211B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120059890A KR101352211B1 (ko) 2012-06-04 2012-06-04 회로패턴의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120059890A KR101352211B1 (ko) 2012-06-04 2012-06-04 회로패턴의 제조방법

Publications (2)

Publication Number Publication Date
KR20130136234A KR20130136234A (ko) 2013-12-12
KR101352211B1 true KR101352211B1 (ko) 2014-01-16

Family

ID=49983105

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120059890A KR101352211B1 (ko) 2012-06-04 2012-06-04 회로패턴의 제조방법

Country Status (1)

Country Link
KR (1) KR101352211B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106972246B (zh) * 2017-03-13 2020-09-22 惠州Tcl移动通信有限公司 贴皮全金属移动终端的制作方法及移动终端

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080082382A (ko) * 2007-03-08 2008-09-11 삼성테크윈 주식회사 반도체 기판의 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080082382A (ko) * 2007-03-08 2008-09-11 삼성테크윈 주식회사 반도체 기판의 제조방법

Also Published As

Publication number Publication date
KR20130136234A (ko) 2013-12-12

Similar Documents

Publication Publication Date Title
CN102821553B (zh) 一种按键位局部电镀金pcb板的制作方法
CN102638945B (zh) 一种两次电镀制作金手指的方法
US7877872B2 (en) Method for manufacturing printed circuit board
JP5532570B2 (ja) リードフレーム型基板とその製造方法ならびに半導体装置
WO2014199890A1 (ja) 配線基板の製造方法
US9532462B2 (en) Printed circuit board and manufacturing method thereof
CN104582319A (zh) 一种金属化半孔成型方法及印刷电路板制造方法
JP2010087221A (ja) リードフレーム型基板とその製造方法、及び半導体装置
US20150053466A1 (en) Printed circuit board and method for manufacturing same
KR20200000700U (ko) 프린트 배선판
KR20160013007A (ko) 배선 기판의 제조 방법
CN104717826A (zh) 一种制作镀金线路板的方法及镀金线路板
CN104883820A (zh) 一种翘曲的结构不对称背板的外层线路制作方法
KR101352211B1 (ko) 회로패턴의 제조방법
TWI538572B (zh) 電路板及其製作方法
US10868229B2 (en) Electrode substrate for transparent light-emitting device display, and manufacturing method therefor
CN103384449A (zh) 线路图案的制造方法
KR20140005664U (ko) 프린트 배선판
KR101304706B1 (ko) 회로패턴의 제조방법
CN111328207B (zh) 一种pcb基材树脂表面的粗糙化处理方法及应用及pcb
TW201345344A (zh) 線路圖案的製造方法
TWI420992B (zh) 電路板製作方法
TW201345346A (zh) 線路圖案的製造方法
JP2012034167A (ja) フィルムアンテナおよびその製造方法
JP3209290U (ja) プリント配線板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee