JP5315447B2 - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP5315447B2 JP5315447B2 JP2012193205A JP2012193205A JP5315447B2 JP 5315447 B2 JP5315447 B2 JP 5315447B2 JP 2012193205 A JP2012193205 A JP 2012193205A JP 2012193205 A JP2012193205 A JP 2012193205A JP 5315447 B2 JP5315447 B2 JP 5315447B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- pad
- metal layer
- wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
図1は本発明の第1の実施形態に係る配線基板(半導体パッケージ)の構成を断面図の形態で示したものである。
図5は本発明の第2の実施形態に係る配線基板(半導体パッケージ)の構成を断面図の形態で示したものである。
11,13,15…配線層、
12,12a,14…樹脂層(絶縁層)、
11P,15P…パッド、
16…ソルダレジスト層(絶縁層)、
20…はんだボール(外部接続端子)、
21,22,23…(パッドを構成する)金属層、
24…金属層(犠牲導体層)、
41…半導体素子(チップ)、
50,50a…半導体装置、
A…パッド側面の段差状部分、
DP…凹部、
VH1,VH2…ビアホール。
Claims (12)
- パッドと、
前記パッドを覆い、その表面から前記パッドの表面が露出し、且つ、その裏面に前記パッドの裏面が露出する開口部が設けられた最外層の絶縁層と、
前記最外層の絶縁層の開口部内に形成され、前記パッドの裏面に接続されたビアと、
前記最外層の絶縁層の裏面に形成され、前記ビアに接続された配線層と
を備え、
前記最外層の絶縁層は樹脂からなり、
前記パッドは前記最外層の絶縁層に埋設されて、前記パッドの側面及び裏面が前記最外層の絶縁層に接していて、
前記パッドが、前記最外層の絶縁層の表面からその表面が露出した第1の金属層と、該第1の金属層上に設けられた第2の金属層と、該第2の金属層上に設けられ、前記ビアに接続された第3の金属層とを有し、
前記第2の金属層の周縁部が前記パッドの周縁部から内側に後退して、前記第2の金属層の平面形状が前記パッドの平面形状に対して小さく形成されていることを特徴とする配線基板。 - 前記第1の金属層の周縁部と前記第3の金属層の周縁部とが同じ位置にあることを特徴とする請求項1に記載の配線基板。
- 前記第1の金属層はAuもしくはAu/Pdからなり、前記第2の金属層はNiからなり、前記第3の金属層はCuからなることを特徴とする請求項1または2に記載の配線基板。
- 前記ビアは前記最外層の絶縁層の開口部を充填していて、
前記ビアと前記配線層とが一体に形成されていることを特徴とする請求項1から3のいずれか一項に記載の配線基板。 - 前記パッド、前記ビア及び前記配線層は、めっき法により形成された導体からなることを特徴とする請求項1から4のいずれか一項に記載の配線基板。
- 前記最外層の絶縁層から露出する前記パッドの第1の金属層の表面が、前記最外層の絶縁層の表面から基板内に後退した位置にあることを特徴とする請求項1から5のいずれか一項に記載の配線基板。
- 支持基材上に、めっき法により、第1の金属層、第2の金属層及び第3の金属層を順次積層してパッドを形成する工程と、
前記第2の金属層の周縁部をエッチングして、前記第2の金属層の周縁部を前記パッドの周縁部から内側に後退させる工程と、
前記支持基材上に、前記パッドの上面及び側面を被覆するように樹脂からなる絶縁層を形成する工程と、
前記絶縁層に、前記第3の金属層が露出する開口部を形成する工程と、
前記絶縁層の開口部内に、前記第3の金属層に接続されるビアを形成するとともに、前記絶縁層上に、該ビアに接続される配線層を形成する工程と、
前記支持基材を除去する工程とを含むことを特徴とする配線基板の製造方法。 - 前記パッドを形成する工程が、前記支持基材上に、めっき法により、犠牲導体層を形成し、さらに前記第1の金属層、前記第2の金属層及び前記第3の金属層を順次積層して前記パッドを形成する工程を含み、
前記支持基板を除去する工程が、前記支持基材及び前記犠牲導体層を除去する工程を含むことを特徴とする請求項7に記載の配線基板の製造方法。 - 前記パッドを形成する工程では、前記第1の金属層の周縁部と前記第3の金属層の周縁部とを同じ位置にすることを特徴とする請求項7又は8に記載の配線基板の製造方法。
- 前記パッドを形成する工程では、前記第1の金属層をAuもしくはAu/Pdにより形成し、前記第2の金属層をNiにより形成し、前記第3の金属層をCuにより形成することを特徴とする請求項7から9のいずれか一項に記載の配線基板の製造方法。
- 前記ビア及び前記配線層を形成する工程では、前記ビアは前記絶縁層の開口部を充填し、
前記ビアと前記配線層とを一体に形成することを特徴とする請求項7から10のいずれか一項に記載の配線基板の製造方法。 - 前記ビア及び前記配線層を形成する工程は、
前記開口部の内面を含む前記絶縁層上にシード層を形成する工程と、
前記シード層上に、前記シード層を給電層とする電解めっき法により、前記ビア及び前記配線層となる導体パターンを形成する工程とを含むことを特徴とする請求項7から11のいずれか一項に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012193205A JP5315447B2 (ja) | 2012-09-03 | 2012-09-03 | 配線基板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012193205A JP5315447B2 (ja) | 2012-09-03 | 2012-09-03 | 配線基板及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008234622A Division JP2010067888A (ja) | 2008-09-12 | 2008-09-12 | 配線基板及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012248891A JP2012248891A (ja) | 2012-12-13 |
JP5315447B2 true JP5315447B2 (ja) | 2013-10-16 |
Family
ID=47468985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012193205A Active JP5315447B2 (ja) | 2012-09-03 | 2012-09-03 | 配線基板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5315447B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6856444B2 (ja) * | 2017-05-12 | 2021-04-07 | 新光電気工業株式会社 | 配線基板、配線基板の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3546961B2 (ja) * | 2000-10-18 | 2004-07-28 | 日本電気株式会社 | 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ |
JP2004153141A (ja) * | 2002-10-31 | 2004-05-27 | Ngk Spark Plug Co Ltd | セラミック配線基板、それを用いた部品実装済み配線基板、及びそれらの製造方法 |
WO2008001915A1 (fr) * | 2006-06-30 | 2008-01-03 | Nec Corporation | Carte de câblage, dispositif à semi-conducteurs l'utilisant et leurs procédés de fabrication |
JP5214139B2 (ja) * | 2006-12-04 | 2013-06-19 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
-
2012
- 2012-09-03 JP JP2012193205A patent/JP5315447B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012248891A (ja) | 2012-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5203108B2 (ja) | 配線基板及びその製造方法 | |
JP5580374B2 (ja) | 配線基板及びその製造方法 | |
JP5339928B2 (ja) | 配線基板及びその製造方法 | |
JP5026400B2 (ja) | 配線基板及びその製造方法 | |
JP5101169B2 (ja) | 配線基板とその製造方法 | |
JP5693977B2 (ja) | 配線基板及びその製造方法 | |
JP4551321B2 (ja) | 電子部品実装構造及びその製造方法 | |
JP5711472B2 (ja) | 配線基板及びその製造方法並びに半導体装置 | |
JP5649490B2 (ja) | 配線基板及びその製造方法 | |
US8338718B2 (en) | Wiring board and method of manufacturing the same | |
JP5570855B2 (ja) | 配線基板及びその製造方法並びに半導体装置及びその製造方法 | |
US10892216B2 (en) | Wiring substrate and semiconductor device | |
JP2009135162A (ja) | 配線基板及び電子部品装置 | |
US9698094B2 (en) | Wiring board and electronic component device | |
JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2013105908A (ja) | 配線基板 | |
JP7198154B2 (ja) | 配線基板、及び配線基板の製造方法 | |
JP2017069524A (ja) | 配線基板及びその製造方法 | |
JP7032148B2 (ja) | 配線基板及びその製造方法と電子部品装置 | |
JP2010135860A (ja) | 印刷回路基板製造方法 | |
JP2010067888A (ja) | 配線基板及びその製造方法 | |
US9935043B1 (en) | Interconnection substrate and semiconductor package | |
JP5315447B2 (ja) | 配線基板及びその製造方法 | |
JP6220799B2 (ja) | 配線基板及びその製造方法 | |
KR102141102B1 (ko) | 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130613 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130625 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130708 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5315447 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |