JP2010135860A - 印刷回路基板製造方法 - Google Patents

印刷回路基板製造方法 Download PDF

Info

Publication number
JP2010135860A
JP2010135860A JP2010063215A JP2010063215A JP2010135860A JP 2010135860 A JP2010135860 A JP 2010135860A JP 2010063215 A JP2010063215 A JP 2010063215A JP 2010063215 A JP2010063215 A JP 2010063215A JP 2010135860 A JP2010135860 A JP 2010135860A
Authority
JP
Japan
Prior art keywords
carrier
circuit board
printed circuit
forming
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010063215A
Other languages
English (en)
Other versions
JP5539759B2 (ja
Inventor
Jong-Jin Lee
リー ジョン−ジン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2010135860A publication Critical patent/JP2010135860A/ja
Application granted granted Critical
Publication of JP5539759B2 publication Critical patent/JP5539759B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661—Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0726—Electroforming, i.e. electroplating on a metallic carrier thereby forming a self-supporting structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152—Replicating the surface structure of a sacrificial layer, e.g. for roughening
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S205/00—Electrolysis: processes, compositions used therein, and methods of preparing the compositions
    • Y10S205/92—Electrolytic coating of circuit board or printed circuit, other than selected area coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】ランドを用いなく、回路パターンとビアとの間の電気的接続を提供することにより回路パターンの密集度を向上できる印刷回路基板の製造方法を提供する。
【解決手段】本発明の印刷回路基板製造方法は、第１キャリアに層間連結体を形成する段階と、第１キャリアに、層間連結体が露出するように絶縁層を積層する段階と、第１キャリアを除去する段階と、層間連結体と電気的に接続するように絶縁層に回路パターンを形成する段階と、を含むことを特徴とする。
【選択図】図１７

Description

本発明は印刷回路基板製造方法に関する。
最近、パッケージ製品の小型化に伴い、回路密集度を高めるために回路幅とビアホールランドのサイズが持続的に減少されつつある。これに対応するために、大部分の基板企業等はビアホールの大きさを減らし、ビアホールとビアランドとの間の整合力を高めるための技術を開発している。
図１ないし図８は、従来技術による印刷回路基板の製造方法を示す断面図である。図１ないし図８を参考すると、先ず、絶縁層２の両面に銅箔層４が形成された銅箔積層板６を備える。次に、ドリルビット、またはレーザを用いてビアホール８を形成する。ビアホール８が形成されると、銅箔積層板６を無電解銅メッキした後に電気メッキして絶縁層の表面とビアホール８の内周面に銅をメッキし銅層１０を形成する。引き続き、メッキレジストを塗布し、露光、現像、エッチング、メッキレジストの剥離を経て回路パターン１４とビアホールランド１２とを形成する。次に、ソルダレジスト１６をコーティングし、露光、現像、乾燥を経てパッドが形成される部分のみをオープンさせる。最後に、ワイヤボンディングパッド１８またはソルダボールパッド２０を金メッキし、印刷回路基板製造工程を完了する。
このような方式は、後の回路形成工程にてビアホールランド１２を形成し、電気的接続が短絡されないようにする。この際、ビアホールランド１２の大きさは、回路パターンを形成することにおいて、ビアホール８の大きさ、ビアホール８とビアホールランド１２との間の整合能力(Alignment)により決定される。
しかし、ビアホールの大きさを減らし、整合力を高めるためには高精度のドリル設備及び露光機に投資しなくてはならないし、生産性が落ちて製造原価が上がるという問題点がある。
こうした従来技術の問題点に鑑み、本発明は、ランドを利用しなくても、回路パターンとビアとの間の電気的接続を提供して、回路パターンの密集度を向上させることができる印刷回路基板製造方法を提供することを目的とする。
本発明の一実施形態によれば、第１キャリアに層間連結体を形成する段階と、第１キャリアに、層間連結体が露出されるように絶縁層を積層する段階と、第１キャリアを除去する段階と、層間連結体と電気的に接続するように、絶縁層に回路パターンを形成する段階と、を含む印刷回路基板製造方法が提供される。
ここで、層間連結体を形成する段階は、第１キャリアに、層間連結体に対応して、メッキレジストを形成する段階と、第１キャリアをメッキして層間連結体を形成する段階と、メッキレジストを除去する段階と、を含むことができる。
また、層間連結体を形成する段階は、第１キャリアに層間連結体に対応される伝導性ペーストバンプを形成する段階及び伝導性ペーストバンプを硬化して層間連結体を形成する段階を含むことができる。
一方、絶縁層を積層する段階は、第１キャリアと第２キャリアとの間に絶縁層を介在する段階及び第１及び第２キャリアを圧着する段階を含み、キャリアを除去する段階は、第１及び第２キャリアを除去する段階を含むことができる。
この際、第１及び第２キャリアには金属層が形成され、キャリアを除去する段階と回路パターンを形成する段階との間に金属層を除去する段階をさらに含むことができる。
そして、回路パターンを形成する段階以後に、回路パターンの一部を露出させるソルダレジストを形成する段階及び回路パターンの一部をメッキしてパッドを形成する段階をさらに含むことができる。
また、本発明の他の実施形態によれば、第１回路パターンが形成されるコア基板を提供する段階と、第１回路パターンに層間連結体を形成する段階と、コア基板に、層間連結体が露出するように絶縁層を積層する段階と、層間連結体と電気的に接続するように、絶縁層に第２回路パターンを形成する段階と、を含む印刷回路基板製造方法が提供される。
ここで、層間連結体を形成する段階は、コア基板に、層間連結体に対応して、メッキレジストを形成する段階と、コア基板をメッキして層間連結体を形成する段階と、メッキレジストを除去する段階と、を含むことができる。
また、層間連結体を形成する段階は、コア基板に層間連結体に対応される伝導性ペーストバンプを形成する段階及び伝導性ペーストバンプを硬化して層間連結体を形成する段階を含むことができる。
一方、絶縁層を積層する段階は、コア基板とキャリアとの間に絶縁層を介在する段階と、コア基板とキャリアとを圧着する段階と、を含み、第２回路パターンを形成する段階以前にキャリアを除去する段階をさらに含むことができる。
この際、キャリアには金属層が形成され、キャリアを除去する段階と第２回路パターンを形成する段階との間に金属層を除去する段階をさらに含むことができる。
そして、第２回路パターンを形成する段階以後に、第２回路パターンの一部を露出させるソルダレジストを形成する段階及び回路パターンの一部をメッキしてパッドを形成する段階をさらに含むことができる。
本発明によれば、ランドを使用しなくても回路パターンとビアとの間に電気的接続を提供して回路パターンの密集度を向上させることができる。
本発明の特徴、利点が以下の図面と本発明の詳細な説明により明らかになるだろう。
以下、本発明による印刷回路基板製造方法の実施例を添付図面を参照して詳しく説明し、添付図面を参照して説明することにおいて、同一かつ対応する構成要素は同一な図面番号を付し、これに対する重複される説明は省略する。
図９は本発明の一実施例による印刷回路基板の製造方法を示すフローチャートであり、図１０ないし図１９は本発明の一実施例による印刷回路基板の製造方法を示す断面図である。図１０ないし図１９を参照すると、銅箔１００、第１キャリア１０４、金属層１０２、層間連結体１０６、絶縁層１０８、第２キャリア１１２、回路パターン１１４、ワイヤボンディングパッド１２０、ソルダボールパッド１１８が示されている。
本発明の一実施例による印刷回路基板製造方法は、第１キャリア１０４に層間連結体１０６を形成する段階と、第１キャリア１０４に、層間連結体１０６が露出するように絶縁層１０８を積層する段階と、第１キャリア１０４を除去する段階と、層間連結体１０６と電気的に接続するように、絶縁層１０８に回路パターン１１４を形成する段階と、を含む印刷回路基板の製造方法であって、ランドを利用しなくても回路パターン１１４とビアとの間に電気的接続を提供して回路パターン１１４の密集度を向上させることができる。
先ず、段階Ｓ１００で、第１キャリア１０４に金属層１０２をメッキする。図１０に示すように、第１キャリア１０４は層間連結体１０６が形成される支持体であり、例えば、銅箔（Cu foil）１００であることができる。図１１に示すように、第１キャリア１０４の一面に金属層１０２をメッキする。金属層１０２は層間連結体１０６をメッキする際に、シード（seed）層の機能をすることができる。金属層１０２は、例えば、ニッケル（Ｎｉ）であってもよい。
一方、第１キャリア１０４は本実施例のように、銅箔１００に金属層１０２をメッキすることができるが、金属層１０２が形成された第１キャリア１０４が提供される場合には金属層１０２をメッキする段階は省略できる。
次に、段階Ｓ１１０で、第１キャリア１０４に層間連結体１０６を形成する。層間連結体１０６を形成するために、先ず、段階Ｓ１１２で、第１キャリア１０４に、層間連結体１０６に対応して、メッキレジストを形成する。メッキレジストは、層間連結体１０６が形成される位置の第１キャリア１０４の一面が露出されるように、第１キャリア１０４の一面に形成される。メッキレジストとしては、例えば、ドライフィルム（ｄｒｙ ｆｉｌｍ）が使用できる。メッキレジストは第１キャリア１０４に露光、現像の過程を行うことで形成される。
次に、段階Ｓ１１４で、第１キャリア１０４をメッキして層間連結体１０６を形成する。図１２に示すように、層間連結体１０６に対応して、メッキレジストが形成された第１キャリア１０４をメッキすることにより層間連結体１０６、例えば、銅ポスト（Cu post）を形成する。メッキは第１キャリア１０４上にメッキされた金属層１０２をシード層として電解メッキすることができる。
次に、段階Ｓ１１６で、メッキレジストを除去する。前述したドライフィルムのようなメッキレジストを使用した場合、水酸化ナトリウムが含まれている剥離液を用いて剥離できる。
次に、段階Ｓ１２０で、層間連結体１０６が露出されるように絶縁層１０８を積層する。絶縁層１０８を積層するために、先ず、段階Ｓ１２２で、第１キャリア１０４及び第２キャリア１１２の間に絶縁層１０８を介在する。第２キャリア１１２には、第１キャリア１０４と同じく、銅箔１００の一面にニッケルなどの金属層１０２が形成されてもよい。図１３に示すように、第１キャリア１０４及び第２キャリア１１２の金属層１０２が対向するようにさせた後、第１キャリア１０４及び第２キャリア１１２の間に絶縁層１０８を介在する。第１キャリア１０４及び第２キャリア１１２と絶縁層１０８との位値が整合されるように介在する。
次に、段階Ｓ１２４で、第１キャリア１０４及び第２キャリア１１２を圧着する。図１４に示すように、第１キャリア１０４及び第２キャリア１１２の間に絶縁層１０８が介在された状態で第１キャリア１０４及び第２キャリア１１２を圧着して絶縁層１０８と一体化させる。絶縁層１０８は、例えば、熱硬化性樹脂であってもよく、この場合、圧着する段階は、熱硬化性樹脂が流動性を確保できる温度で加熱した状態で圧着することができる。圧着する段階は、層間連結体１０６が絶縁層１０８を通過して第２キャリア１１２と物理的に接するように圧着する。
一方、本実施例にように、第２キャリア１１２を用いて絶縁層１０８を積層することではなく、ジグ（ｊｉｇ）などを用いて絶縁層１０８を積層する場合、絶縁層１０８に露出される層間連結体１０６が絶縁層１０８の表面と同じ高さを有するように圧着できる。また、絶縁層１０８と層間連結体１０６との高さを一致させるために後述する金属層１０２を除去する段階以後に、物理的または化学的表面処理を行い、絶縁層１０８と層間連結体１０６との高さを同じにすることもできる。
次に、段階Ｓ１２６で、第１キャリア１０４及び第２キャリア１１２を除去する。図１５に示すように、第１キャリア１０４及び第２キャリア１１２を除去し、絶縁層１０８の外部に金属層１０２が露出されるようにする。キャリアを除去する方法はキャリアの剥離特性から異なる。前述したように、キャリアが銅箔１００である場合、銅をエッチングできる塩化銅（ＣｕＣｌ２）などのエッチング液を用いて除去する。
次に、段階Ｓ１２８で、金属層１０２を除去する。図１６に示すように、絶縁層１０８の最外層の金属層１０２を除去して層間連結体１０６の末端が露出するようにする。前述したように、金属層１０２がニッケルである場合、ニッケルをエッチングできる硝酸(ＨＮＯ３)などのエッチング液を用いて除去する。
この際、ニッケルからなった金属層１０２は、前述したように銅からなった第１キャリア１０４及び第２キャリア１１２をエッチング液で除去する過程において、絶縁層１０８に形成されている、銅からなった層間連結体１０６を保護する機能をすることもできる。金属層１０２は層間連結体１０６をメッキする過程中シード層として用られることができ、第１キャリア１０４及び第２キャリア１１２を化学的方法で除去する過程において第１キャリア１０４及び第２キャリア１１２とは異なるエッチング液に反応して層間連結体１０６を保護するバリアー(ｂａｒｒｉｅｒ)として用られることもできる。
一方、第１キャリア１０４及び第２キャリア１１２と層間連結体１０６とが異なるエッチング液に反応する物質であったり、第１キャリア１０４及び第２キャリア１１２が物理的方法で除去可能であれば、金属層１０２は第１キャリア１０４及び第２キャリア１１２に形成されなくてもよい。
次に、段階Ｓ１３０で、層間連結体１０６と電気的に接続するように、絶縁層１０８に回路パターン１１４を形成する。絶縁層１０８に回路パターン１１４を形成するために、絶縁層１０８に無電解銅メッキした後、回路パターン１１４に対応して、メッキレジストを形成することができる。メッキレジストを露光、現像した後に電解銅メッキを行うことができる。電解銅メッキを行った後に、回路パターン１１４に対応して、メッキレジストを除去し回路パターン１１４を形成することができる。図１７に示すように、この際、回路パターン１１４は絶縁層１０８に形成された層間連結体との電気的接続のために、層間連結体１０６を経由するように形成されることができる。
次に、段階Ｓ１４０で、回路パターン１１４の一部を露出させ、ソルダレジスト１１６を形成する。印刷回路基板が半導体チップまたは他の印刷回路基板と電気的に接続される場合、印刷回路基板にワイヤボンディングパッド(wire bonding pad)１２０またはソルダボールパッド(solder ball pad)１１８などを形成することができる。図１８に示すように、このようなパッドが形成される位置に対応して、印刷回路基板にソルダレジスト１１６をコーティングした後、これに露光、現像、乾燥などの処理を行って、パッドが形成される印刷回路基板の一部を露出させる。
次に、段階Ｓ１５０で、回路パターン１１４の一部をメッキしてパッドを形成する。図１９に示すように、パッドと電気的に接続される材料に応じて、パッドが形成される領域に、例えば、電解金メッキ(Ni/Au plating)などのメッキをする。
図２０は本発明の他の実施例による印刷回路基板の製造方法を示すフローチャートであり、図２１ないし図３０は本発明の他の実施例による印刷回路基板の製造方法を示す断面図である。図２１ないし図３０を参考すると、銅箔１００、第１キャリア１０４、金属層１０２、層間連結体１０６、絶縁層１０８、第２キャリア１１２、回路パターン１１４、ワイヤボンディングパッド１２０、ソルダボールパッド１１８、ソルダレジスト１１６が示されている。
本実施例による印刷回路基板の製造方法は、層間連結体１０６の形成において、第１キャリアに、層間連結体１０６に対応される伝導性ペーストバンプを形成する段階及び、伝導性ペーストバンプを硬化して層間連結体１０６を形成する段階を含み、ランドを利用しなくても、回路パターン１１４とビアとの間に電気的接続を提供することにより回路パターン１１４の密集度を向上させることができる。
先ず、段階Ｓ２００で、第１キャリア１０４に金属層１０２をメッキする。図２１に示すように、第１キャリア１０４は、前述した一実施例における第１キャリアと同じであることができる。図２２に示すように、第１キャリア１０４の一面に金属層１０２をメッキする。金属層１０２は、例えば、ニッケルからなることができる。
次に、段階Ｓ２１０で、第１キャリア１０４に層間連結体１０６を形成する。図２３に示すように、層間連結体１０６を形成するために、先ず、段階Ｓ２１２で、第１キャリア１０４に層間連結体１０６に対応される伝導性ペーストバンプを形成する。伝導性ペーストバンプは銀または銅などを含むことができる。第１キャリア１０４の一面に、層間連結体１０６が形成される位置に伝導性ペーストバンプを印刷する。
次に、段階Ｓ２１４で、導電性ペーストバンプを硬化する。第１キャリアの一面に印刷された伝導性ペーストバンプを硬化し、後述する圧着段階において絶縁層１０８を貫通できる程の硬度を確保する。
次に、段階Ｓ２２０で、第１キャリア１０４に、層間連結体１０６が露出するように絶縁層１０８を積層する。絶縁層１０８を積層するために、図２４に示すように、先ず、段階Ｓ２２２で、第１キャリア１０４及び第２キャリア１１２の間に絶縁層１０８を介在する。第２キャリア１１２には、第１キャリア１０４と同じく銅箔１００の一面にニッケルなどの金属層１０２を形成してもよい。第１キャリア１０４と第２キャリア１１２との金属層１０２が対向されるようにし、 第１キャリア１０４及び第２キャリア１１２の間に絶縁層１０８を介在する。
次に、段階Ｓ２２４で、第１キャリア１０４及び第２キャリア１１２を圧着する。圧着環境は、前述したように、絶縁層１０８を加熱した状態で圧着することができる。図２６に示すように、層間連結体１０６の末端が絶縁層１０８を貫通して絶縁層１０８の一面から露出されるように圧着する。層間連結体１０６の末端は第２キャリア１１２で押さえられ、断面積を有する円型をなしてもよい。
一方、本実施例においても、前述したように、第２キャリア１１２を使用しなく、絶縁層１０８を用いて積層することができ、物理的または化学的方法で表面処理過程を経ることができる。
次に、段階Ｓ２２６で、第１キャリア１０４及び第２キャリア１１２を除去する。図２６に示すように、第１キャリア１０４及び第２キャリア１１２を除去し絶縁層１０８の外部に金属層１０２が露出されるようにする。キャリアを除去する方法は前述した方法と同様にすることができる。
次に、段階Ｓ２２８で、金属層１０２を除去する。図２７に示すように、絶縁層１０８の外部に形成された金属層１０２を除去して絶縁層１０８の内部に形成された層間連結体１０６の両末端が外部に露出されるようにする。金属層１０２を除去する方法は前述した方法と同様にすることができる。
次に、段階Ｓ２３０で、図２８ないし図３０に示すように、層間連結体１０６と電気的に接続できるように、絶縁層１０８に回路パターン１１４を形成し、段階Ｓ２４０で、回路パターン１１４の一部、すなわち、パッドが形成される領域に対応する領域を露出させるソルダレジスト１１６を形成する。そして、段階Ｓ２５０で、回路パターン１１４の一部、すなわち、パッド領域をメッキしてパッドを形成する。回路パターン１１４を形成し、ソルダレジスト１１６を形成して、パッドをメッキする段階は、前述した本発明の一実施例と同様に行われることができる。
図３１は本発明のさらに他の実施例による印刷回路基板製造方法を示すフローチャートであり、図３２ないし図４０は本発明のさらに他の実施例による印刷回路基板製造方法を示す断面図である。図３２ないし図４０を参考すると、コア基板１３０、第１回路パターン１３２、第２回路パターン１３４、第１キャリア１０４、銅箔１００、金属層１０２、絶縁層１０８、層間連結体１０６、第２キャリア１１２、ワイヤボンディングパッド１２０、ソルダボールパッド１１８、ソルダレジスト１１６が示されている。
本実施例による印刷回路基板製造方法は、第１回路パターン１３２が形成されるコア基板１３０を備える段階と、第１回路パターン１３２に層間連結体１０６を形成する段階と、コア基板１３０に、層間連結体１０６が露出されるように絶縁層１０８を積層する段階と、層間連結体１０６と電気的に接続できるように絶縁層１０８に第２回路パターン１３４を形成する段階と、を含み、ランドを用いなく回路パターン１１４とビアとの間に電気的接続を提供することにより回路パターンの密集度を向上させることができる。
先ず、段階Ｓ３００で、第１回路パターン１３２が形成されたコア基板１３０を備える。図３２に示すように、コア基板１３０の絶縁層の一面または両面に第１回路パターン１３２が形成されることができる。両面に第１回路パターン１３２が形成されたコア基板１３０の場合、両面の第１回路パターン１３２の間に電気的接続を提供するビアが形成されることができる。第１回路パターン１３２は、層間連結体１０６が形成される位置を考慮して設計されうる。一方、コア基板１３０は前述した本発明の実施例により形成されてもよく、前述した従来技術の方法により形成されてもよい。
次に、段階Ｓ３１０で、第１回路パターン１３２に層間連結体１０６を形成する。層間連結体１０６を形成するために、先ず、段階Ｓ３１２で、コア基板１３０に層間連結体１０６に対応して、メッキレジストを形成する。メッキレジストは層間連結体１０６が形成されるコア基板１３０の部分を外部に露出させる。メッキレジストとしては、例えば、ドライフィルム(dry film)を使用することができる。メッキレジストはコア基板１３０を露光、現状させ形成される。図３２に示すように、コア基板１３０の両面に第１回路パターン１３２が形成されている場合、メッキレジストはコア基板１３０の両面に形成されることができる。
次に、段階Ｓ３１４で、コア基板１３０をメッキして層間連結体１０６を形成する。図３３に示すように、コア基板１３０をメッキして層間連結体１０６、例えば、銅ポストを形成する。
次に、段階Ｓ３１６で、メッキレジストを除去する。前述したドライフィルムのようなメッキレジストを用いた場合、水酸化ナトリウムが含有されている剥離液を使用して剥離することができる。
一方、本実施例においては、メッキをして層間連結体１０６を形成したが、前述した本発明の他の実施例と同じく伝導性ペーストバンプを形成して層間連結体１０６を形成することもできる。
次に、段階Ｓ３２０で、層間連結体１０６が露出されるように絶縁層１０８を積層する。絶縁層１０８を積層するために、図３４ないし図３７に示すように、段階Ｓ３２２で、コア基板１３０と金属層１０２が形成されたキャリアとの間、すなわち、第１キャリア１０４及び第２キャリア１１２との間に絶縁層１０８を介在し、段階Ｓ３２４で、コア基板１３０と第１キャリア１０４及び第２キャリア１１２とを圧着する。次に、段階Ｓ３２６で、第１キャリア１０４及び第２キャリア１１２を除去し、段階Ｓ３２８で、金属層１０２を除去する。絶縁層１０８を積層する段階Ｓ３２０は前述した本発明の一実施例の絶縁層１０８を積層する段階Ｓ１２０と同様であることができる。
次に、段階Ｓ３３０で、図３８ないし図４０に示すように、層間連結体１０６と電気的に接続できるように、絶縁層１０８に回路パターンを形成し、段階Ｓ３４０で、回路パターンの一部、すなわち、パッドが形成される領域に対応する領域を露出させるソルダレジスト１１６を形成する。そして、段階Ｓ３５０で、回路パターンの一部、すなわち、パッド領域をメッキしてパッドを形成する。回路パターンを形成し、ソルダレジスト１１６を形成して、パッドをメッキする段階は、前述した本発明の一実施例と同様に行われることができる。
図４１は本発明の一実施例に係る印刷回路基板を示す断面図であり、図４２は本発明の一実施例に係るビアと回路パターン１１４とを示す斜視図であり、図４３は従来技術に係る印刷回路基板を示す平面図である。そして、図４４は本発明の一実施例による印刷回路基板を示す平面図である。図４１ないし図４４を参考すると、絶縁層１０８、層間連結体１０６、回路パターン１１４、ソルダレジスト１１６、ワイヤボンディングパッド１２０、ソルダボールパッド１１８、ビアホールランド１２が示されている。
図４１と図４２を参考すると、本発明の一実施例による印刷回路基板は、層間連結体１０６と回路パターン１１４とがビアホールランド１２によらなく電気的に接続されている。キャリア上に銅ポストを形成し、銅ポストが露出されるように絶縁層１０８を積層した後、回路パターン１１４を形成し、層間連結体１０６である銅ポストと回路パターン１１４とが直接電気的に接続する。図４３と図４４を比較すると、本発明の一実施例による印刷回路基板の回路パターン１１４間の間隔ｌ２は、ビアホールランド１２がないため、従来のビアホールランド１２が形成された場合の回路パターン１１４間の間隔ｌ１より減少したことが分かる。その結果、回路パターン１１４の配線密集度を向上させることができる。
前記では本発明の好ましい実施例を参照して説明したが、当該技術分野において通常の知識を持った者であれば、特許請求の範囲に記載された本発明の思想及び領域から脱しない範囲内で本発明を多様に修正及び変更させることができることを理解できよう。
従来技術による印刷回路基板製造方法を示す断面図である。 従来技術による印刷回路基板製造方法を示す断面図である。 従来技術による印刷回路基板製造方法を示す断面図である。 従来技術による印刷回路基板製造方法を示す断面図である。 従来技術による印刷回路基板製造方法を示す断面図である。 従来技術による印刷回路基板製造方法を示す断面図である。 従来技術による印刷回路基板製造方法を示す断面図である。 従来技術によるビアと回路パターンを示す斜視図である。 本発明の一実施例による印刷回路基板製造方法を示すフローチャートである。 本発明の一実施例による印刷回路基板製造方法を示す断面図である。 本発明の一実施例による印刷回路基板製造方法を示す断面図である。 本発明の一実施例による印刷回路基板製造方法を示す断面図である。 本発明の一実施例による印刷回路基板製造方法を示す断面図である。 本発明の一実施例による印刷回路基板製造方法を示す断面図である。 本発明の一実施例による印刷回路基板製造方法を示す断面図である。 本発明の一実施例による印刷回路基板製造方法を示す断面図である。 本発明の一実施例による印刷回路基板製造方法を示す断面図である。 本発明の一実施例による印刷回路基板製造方法を示す断面図である。 本発明の一実施例による印刷回路基板製造方法を示す断面図である。 本発明の他の実施例による印刷回路基板製造方法を示すフローチャートである。 本発明の他の実施例による印刷回路基板の製造方法を現示す断面図である。 本発明の他の実施例による印刷回路基板の製造方法を現示す断面図である。 本発明の他の実施例による印刷回路基板の製造方法を現示す断面図である。 本発明の他の実施例による印刷回路基板の製造方法を現示す断面図である。 本発明の他の実施例による印刷回路基板の製造方法を現示す断面図である。 本発明の他の実施例による印刷回路基板の製造方法を現示す断面図である。 本発明の他の実施例による印刷回路基板の製造方法を現示す断面図である。 本発明の他の実施例による印刷回路基板の製造方法を現示す断面図である。 本発明の他の実施例による印刷回路基板の製造方法を現示す断面図である。 本発明の他の実施例による印刷回路基板の製造方法を現示す断面図である。 本発明のさらに他の実施例による印刷回路基板の製造方法を示すフローチャートである。 本発明のさらに他の実施例による印刷回路基板の製造方法を示す断面図である。 本発明のさらに他の実施例による印刷回路基板の製造方法を示す断面図である。 本発明のさらに他の実施例による印刷回路基板の製造方法を示す断面図である。 本発明のさらに他の実施例による印刷回路基板の製造方法を示す断面図である。 本発明のさらに他の実施例による印刷回路基板の製造方法を示す断面図である。 本発明のさらに他の実施例による印刷回路基板の製造方法を示す断面図である。 本発明のさらに他の実施例による印刷回路基板の製造方法を示す断面図である。 本発明のさらに他の実施例による印刷回路基板の製造方法を示す断面図である。 本発明のさらに他の実施例による印刷回路基板の製造方法を示す断面図である。 本発明の一実施例による印刷回路基板を示す断面図である。 本発明の一実施例によるビアと回路パターンを示す斜視図である。 従来技術による印刷回路基板を示す平面図である。 本発明の一実施例による印刷回路基板を示す平面図である。
１００ 銅箔
１０２ 金属層
１０４ 第１キャリア
１０６ 層間連結体
１０８ 絶縁層
１１２ 第２キャリア
１１４ 回路パターン
１１６ ソルダレジスト
１１８ ソルダボールパッド
１２０ ワイヤボンディングパッド
１３０ コア基板
１３２ 第１回路パターン
１３４ 第２回路パターン

Claims (12)

  1. 第１キャリアに層間連結体を形成する段階と、
    前記第１キャリアに、前記層間連結体が露出するように絶縁層を積層する段階と、
    前記第１キャリアを除去する段階と、
    前記層間連結体と電気的に接続するように、前記絶縁層に回路パターンを形成する段階と、
    を含む印刷回路基板製造方法。
  2. 前記層間連結体を形成する段階が、
    前記第１キャリアに、前記層間連結体に対応して、メッキレジストを形成する段階と、
    前記第１キャリアをメッキして前記層間連結体を形成する段階と、
    前記メッキレジストを除去する段階と、
    を含むことを特徴とする請求項１に記載の印刷回路基板製造方法。
  3. 前記層間連結体を形成する段階が、
    前記第１キャリアに、前記層間連結体に対応される伝導性ペーストバンプを形成する段階と、
    前記伝導性ペーストバンプを硬化して前記層間連結体を形成する段階と、
    を含むことを特徴とする請求項１に記載の印刷回路基板製造方法。
  4. 前記絶縁層を積層する段階が、
    前記第１キャリアと第２キャリアとの間に前記絶縁層を介在する段階と、
    前記第１及び第２キャリアを圧着する段階と、を含み、
    前記第１キャリアを除去する段階が、
    前記第１及び第２キャリアを除去することを特徴とする請求項１に記載の印刷回路基板製造方法。
  5. 前記第１及び第２キャリアに金属層が形成され、
    前記キャリアを除去する段階と前記回路パターンを形成する段階との間に、
    前記金属層を除去する段階をさらに含む請求項４に記載の印刷回路基板製造方法。
  6. 前記回路パターンを形成する段階以後に、
    前記回路パターンの一部を露出させるソルダレジストを形成する段階と、
    前記回路パターンの一部をメッキし、パッドを形成する段階と、
    をさらに含む請求項１に記載の印刷回路基板製造方法。
  7. 第１回路パターンが形成されるコア基板を提供する段階と、
    前記第１回路パターンに層間連結体を形成する段階と、
    前記コア基板に、前記層間連結体が露出されるように絶縁層を積層する段階と、
    前記層間連結体と電気的に接続するように、前記絶縁層に第２回路パターンを形成する段階と、
    を含む印刷回路基板製造方法。
  8. 前記層間連結体を形成する段階が、
    前記コア基板に、前記層間連結体に対応して、メッキレジストを形成する段階と、
    前記コア基板をメッキして前記層間連結体を形成する段階と、
    前記メッキレジストを除去する段階と
    を含むことを特徴とする請求項７に記載の印刷回路基板製造方法。
  9. 前記層間連結体を形成する段階が、
    前記コア基板に、前記層間連結体に対応される伝導性ペーストバンプを形成する段階と、
    前記伝導性ペーストバンプを硬化して前記層間連結体を形成する段階と、
    を含むことを特徴とする請求項７に記載の印刷回路基板製造方法。
  10. 前記絶縁層を積層する段階が、
    前記コア基板とキャリアとの間に前記絶縁層を介在する段階と、
    前記コア基板と前記キャリアとを圧着する段階と、を含み、
    前記第２回路パターンを形成する段階以前に、
    前記キャリアを除去する段階をさらに含む請求項７に記載の印刷回路基板製造方法。
  11. 前記キャリアに金属層が形成され、
    前記キャリアを除去する段階と前記第２回路パターンを形成する段階との間に、
    前記金属層を除去する段階をさらに含む請求項１０に記載の印刷回路基板製造方法。
  12. 前記第２回路パターンを形成する段階以後に、
    前記第２回路パターンの一部を露出させるソルダレジストを形成する段階と、
    前記回路パターンの一部をメッキしてパッドを形成する段階と、
    をさらに含む請求項７に記載の印刷回路基板製造方法。
JP2010063215A 2007-09-28 2010-03-18 印刷回路基板製造方法 Expired - Fee Related JP5539759B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070098396A KR100894178B1 (ko) 2007-09-28 2007-09-28 인쇄회로기판 제조방법
KR10-2007-0098396 2007-09-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007322642A Division JP4614367B2 (ja) 2007-09-28 2007-12-13 印刷回路基板製造方法

Publications (2)

Publication Number Publication Date
JP2010135860A true JP2010135860A (ja) 2010-06-17
JP5539759B2 JP5539759B2 (ja) 2014-07-02

Family

ID=40506583

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007322642A Expired - Fee Related JP4614367B2 (ja) 2007-09-28 2007-12-13 印刷回路基板製造方法
JP2010063215A Expired - Fee Related JP5539759B2 (ja) 2007-09-28 2010-03-18 印刷回路基板製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007322642A Expired - Fee Related JP4614367B2 (ja) 2007-09-28 2007-12-13 印刷回路基板製造方法

Country Status (3)

Country Link
US (1) US8024856B2 (ja)
JP (2) JP4614367B2 (ja)
KR (1) KR100894178B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140027156A1 (en) * 2012-07-26 2014-01-30 Samsung Electro-Mechanics Co., Ltd Multilayer type coreless substrate and method of manufacturing the same

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101013992B1 (ko) * 2008-12-02 2011-02-14 삼성전기주식회사 인쇄회로기판 제조방법
EP2415800B1 (en) 2009-03-31 2013-10-16 NOF Corporation Hyperbranched polyoxyalkylene compound and method for producing same
TWI419278B (zh) * 2010-10-26 2013-12-11 Unimicron Technology Corp 封裝基板及其製法
CN113286413A (zh) * 2021-04-01 2021-08-20 珠海精路电子有限公司 散热电路板及其制造工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005123637A (ja) * 2004-11-15 2005-05-12 Japan Metals & Chem Co Ltd プリント配線基板
JP2006108211A (ja) * 2004-10-01 2006-04-20 North:Kk 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5600103A (en) 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
JPH1070363A (ja) * 1996-08-27 1998-03-10 Toshiba Corp 印刷配線板の製造方法
JP3633136B2 (ja) * 1996-09-18 2005-03-30 株式会社東芝 印刷配線基板
JPH10303561A (ja) * 1997-04-30 1998-11-13 Hitachi Chem Co Ltd 多層配線基板及びその製造方法
JP3889856B2 (ja) * 1997-06-30 2007-03-07 松下電器産業株式会社 突起電極付きプリント配線基板の製造方法
US6455784B1 (en) * 1999-10-27 2002-09-24 Asahi Kasei Kabushiki Kaisha Curable sheet for circuit transfer
JP2002094200A (ja) * 2000-09-18 2002-03-29 Matsushita Electric Ind Co Ltd 回路基板用電気絶縁材と回路基板およびその製造方法
JP3890901B2 (ja) * 2001-02-21 2007-03-07 ソニー株式会社 電子部品実装基板及びその製造方法
JP2003209366A (ja) * 2002-01-15 2003-07-25 Sony Corp フレキシブル多層配線基板およびその製造方法
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
JP4443543B2 (ja) * 2002-02-18 2010-03-31 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 多層配線基板の製造方法と、それに用いる配線膜間接続用部材及びその製造方法
JP2004063701A (ja) * 2002-07-26 2004-02-26 Yamaichi Electronics Co Ltd フレキシブルプリント配線基板の製造方法
JP4735017B2 (ja) * 2005-04-19 2011-07-27 株式会社村田製作所 多層セラミック基板の製造方法
JP4772424B2 (ja) * 2005-08-23 2011-09-14 日本メクトロン株式会社 回路基板の製造方法
US7772116B2 (en) * 2005-09-01 2010-08-10 Micron Technology, Inc. Methods of forming blind wafer interconnects
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
JP2009060076A (ja) * 2007-08-31 2009-03-19 Samsung Electro Mech Co Ltd 多層プリント基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108211A (ja) * 2004-10-01 2006-04-20 North:Kk 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
JP2005123637A (ja) * 2004-11-15 2005-05-12 Japan Metals & Chem Co Ltd プリント配線基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140027156A1 (en) * 2012-07-26 2014-01-30 Samsung Electro-Mechanics Co., Ltd Multilayer type coreless substrate and method of manufacturing the same

Also Published As

Publication number Publication date
JP2009088461A (ja) 2009-04-23
KR20090032840A (ko) 2009-04-01
KR100894178B1 (ko) 2009-04-22
US20090083976A1 (en) 2009-04-02
JP5539759B2 (ja) 2014-07-02
JP4614367B2 (ja) 2011-01-19
US8024856B2 (en) 2011-09-27

Similar Documents

Publication Publication Date Title
US8227711B2 (en) Coreless packaging substrate and method for fabricating the same
KR101610969B1 (ko) 배선기판 및 그 제조방법
US9024207B2 (en) Method of manufacturing a wiring board having pads highly resistant to peeling
JP3895303B2 (ja) メッキリード線を使用しないパッケージ基板の製造方法
JP5231340B2 (ja) 配線基板の製造方法
JP4427874B2 (ja) 多層配線板の製造方法および多層配線板
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
KR100896810B1 (ko) 인쇄회로기판 및 그 제조방법
JP5539759B2 (ja) 印刷回路基板製造方法
KR100339252B1 (ko) 땜납범프(bump)를갖춘반도체장치및그의제조방법
TWI395522B (zh) 內埋式元件基板結構及其製作方法
TW201523798A (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
JP2013062293A (ja) 多層配線基板の製造方法
US11923282B2 (en) Wiring substrate
JP4219266B2 (ja) 配線基板の製造方法
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
JP2010067888A (ja) 配線基板及びその製造方法
JP2000340708A (ja) 多層配線基板及びその製造方法並びに半導体装置
JP2015012078A (ja) フレキシブルプリント配線板の製造方法、フレキシブルプリント配線板
JP5315447B2 (ja) 配線基板及びその製造方法
KR101924458B1 (ko) 전자 칩이 내장된 회로기판의 제조 방법
KR100694668B1 (ko) 도금 인입선 없는 패키지 기판 제조방법
JP4591098B2 (ja) 半導体素子搭載用基板の製造方法
JP2005235982A (ja) 配線基板の製造方法と配線基板、および半導体パッケージ
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100325

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130820

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5539759

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140501

LAPS Cancellation because of no payment of annual fees