JP3633136B2 - 印刷配線基板 - Google Patents

印刷配線基板 Download PDF

Info

Publication number
JP3633136B2
JP3633136B2 JP24636496A JP24636496A JP3633136B2 JP 3633136 B2 JP3633136 B2 JP 3633136B2 JP 24636496 A JP24636496 A JP 24636496A JP 24636496 A JP24636496 A JP 24636496A JP 3633136 B2 JP3633136 B2 JP 3633136B2
Authority
JP
Japan
Prior art keywords
conductor
wiring board
printed wiring
bump
face
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP24636496A
Other languages
English (en)
Other versions
JPH1093242A (ja
Inventor
賢治 廣畑
稔 向井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24636496A priority Critical patent/JP3633136B2/ja
Publication of JPH1093242A publication Critical patent/JPH1093242A/ja
Application granted granted Critical
Publication of JP3633136B2 publication Critical patent/JP3633136B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Description

【0001】
【発明の属する技術分野】
本発明は、機械的および電気的な接続の信頼性確保を図れるようにした印刷配線基板に関する。
【0002】
【従来の技術】
周知のように、最近では、電子機器の小型・軽量化、高速化、多機能化、高信頼性化の要求が益々高まっている。このようなことから、電子機器に組込まれる半導体集積回路素子の高集積化および高速化が推進されている。
【0003】
ところで、電子機器に半導体集積回路素子を組込む場合には、通常、半導体集積回路素子をパッケージングし、これらのパッケージを印刷配線基板上に実装し、この印刷配線基板を電子機器に組込む方式が採られている。この場合、半導体集積回路素子の内部での電気信号伝播遅延に比較して印刷配線基板を経由するパッケージ間配線による電気信号伝播遅延の影響を無視できない場合には、これによって電子機器の性能が律束されかねないことになる。すなわち、半導体集積回路素子の高集積化および高速化を図っても、印刷配線基板を経由する配線路の電気信号伝播遅延が大きい場合には、この伝播遅延によって電子機器の性能が決定されてしまう。したがって、高密度実装化と高速信号伝送化とを達成する配線基板技術が必要不可欠となる。
【0004】
こうしたことから、最近、従来の印刷配線基板とは違って多層化が容易な構造の印刷配線基板が提案されている。この新たに提案された印刷配線基板は、ドリルによる孔開け工程や複雑なメッキ工程を必要とせずに多層化を実現できるもので、たとえば4層構成のものは図3に示すように構成されている。
【0005】
すなわち、この印刷配線基板1は、絶縁材層2と、この絶縁材層2を貫通して配線路を形成する導電体バンプ3と、絶縁材層2の表面に密着配置されて導電体バンプ3の端面4に電気的に接続される部分5を備えた導電体パターン6とを基本要素7とし、この基本要素7を複数積層した構成となっている。
【0006】
ここで、この印刷配線基板1の製造方法について図5を参照しながら簡単に説明する。
まず、図5(a) に示すように、たとえば厚さが20μmの電解銅箔11を用意する。次に、この電解銅箔11の図中上面に、たとえば厚さが200 μmで、所定箇所にたとえば0.3mm 径の孔を複数有したステンレス製のメタルマスクを当てがって位置決めする。次に、このメタルマスクに設けられた孔を使ってたとえば銀系の導電ペーストを電解銅箔11の図中上面に印刷する。この導電ペーストを乾燥させた後に、再び同じメタルマスクを使って同一位置に導電ペーストを印刷して乾燥させ、この作業を必要回数繰り返して、電解銅箔11の図中上面に高さが200 μm程度の導電体バンプ12を形成する。勿論、1回の印刷工程で導電体バンプ12を形成することもできる。
【0007】
次に、導電体バンプ12が突出している側に、たとえばガラスクロスにエポキシ樹脂を含浸させた、たとえば厚さが150 μmの合成樹脂系シート13を載せ、この合成樹脂系シート13の上に厚さ3mm 程度のシリコーンゴム板で形成された当て板を載置する。次に、この積層体を加熱・加圧・冷却機構付きのプレス装置にセットし、まず全体をたとえば120 ℃まで温度上昇させた状態で当て板を介して合成樹脂系シート13を電解銅箔11へ押し付け、その後に冷却する。
【0008】
上述した加熱、押圧、冷却工程によって、図5(b) に示すように、各導電体バンプ12が合成樹脂系シート13を貫通した積層体14を得る。
次に、積層体14の上面、つまり導電体バンプ12の先端部が突出している側に、たとえば厚さが20μmの電解銅箔15を載置し、この上に堅い当て板を載置する。次に、この積層体を加熱・加圧・冷却機構付きのプレス装置にセットし、全体をたとえば170 ℃まで温度上昇させた状態で当て板を介して電解銅箔15を積層体14へ押圧し、一定時間経過後に徐冷する。
【0009】
この工程によって、図5(c) に示すように、両面が銅箔張りで、両面の銅箔間が導電体バンプ12によって電気的に接続された印刷配線基板要素16を得る。次に、図5(d) に示すように、両面の銅箔をエッチングによって必要な形状に加工して導電体パターン17を形成する。したがって、図3と対応させると、合成樹脂系シート13が絶縁材層2に、導電体バンプ12が導電体バンプ3に、導電体パターン17が導電体パターン6に対応していることになる。
【0010】
なお、図3には4層構成の印刷配線基板1が示されているが、この印刷配線基板1を形成するときには、図5(d) に示す要素の両面に、図5(b) に示す積層体14を導電体バンプ12の頂部が導電体パターン17に接触するようにそれぞれ当てがって所定温度まで昇温させ、この状態で各積層体14を押圧し、一定時間経過後に徐冷する。このようにして得られた積層体の両面に存在している銅箔をエッチングによって必要な形状に加工して導電体パターン6を形成する。このように導電体バンプ3で貫通配線路を形成する構造であると、上述した手法で多層の印刷配線基板を簡単に製作できる。
【0011】
しかしながら、上記のように構成された印刷配線基板にあっても次のような問題が残されていた。すなわち、このような高密度実装の可能な印刷配線基板に半導体パッケージを実装するときには、面実装形態、具体的にははんだバンプを用いるBGA(Ball Grid Array)構成が採用される。このBGA構成では、半導体パッケージ側に設けられた各電極にはんだバンプを設けておき、これらはんだバンプと印刷配線基板に設けられた各電極パターンとを接触させ、この状態でリフロー処理し、各はんだバンプを溶融させて機械的および電気的に接続する方式が採用される。
【0012】
このようなリフロー処理時には印刷配線基板が高温に加熱される。このとき、絶縁材層2、導電体バンプ3、導電体パターン6の各構成材料の線膨張率が一致していれば格別問題とはならないが、通常、これらの構成材料は線膨張率が異なるので、この線膨張率の違いに起因して構成材料間の界面に熱応力が生じる。
【0013】
従来の印刷配線基板1では、導電体バンプ3の端面4に電気的に接続される導電体パターン6の部分5が端面4より大きく形成されているので、特に部分5と端面4との界面21に大きな熱応力が発生する虞があった。すなわち、絶縁材層2をたとえばガラスエポキシ樹脂で形成した場合、この材料の200 ℃における厚み方向(印刷配線基板の厚み方向)の線膨張率は15×10−5(1/℃) である。一方、導電体バンプ3を銀ペーストで形成した場合、この材料の200 ℃における厚み方向の線膨張率は3 ×10−5(1/℃) である。したがって、ガラスエポキシ樹脂と銀ペーストとの組合せでは、リフロー処理時に、線膨張率の違いによって部分5を端面4から引き剥がすような大きな熱応力が界面21に発生し、これが原因して界面剥離が起こり、機械的および電気的な接続の信頼性が低下する虞がある。これは、ガラスエポキシ樹脂と銀ペーストとの組合せに限らず、絶縁物と導電体との組合せでは共通に同様の問題が発生する虞があった。
【0014】
【発明が解決しようとする課題】
上述の如く、導電体バンプで貫通配線路を形成する構造を採用した従来の印刷配線基板にあっては、構成材料の線膨張率の違いに起因して、特にはんだリフロー処理時に、導電体バンプの端面と導電体パターンの上記端面に接続されている部分との界面において界面剥離が生じ、機械的および電気的な接続の信頼性が低下する虞があった。
【0015】
そこで本発明は、上述した不具合を効果的に解消でき、もって導電体バンプで貫通配線路を形成する構造の特徴を最大限に発揮させ得る印刷配線基板を提供することを目的としている。
【0016】
【課題を解決するための手段】
上記目的を達成するために、本発明は、絶縁材層と、この絶縁材層を貫通して配線路を形成する導電体バンプと、前記導電体バンプとは異なる材料からなり、前記絶縁材層の表面に密着配置されて前記導電体バンプの端面に電気的に接続される部分を持つ導電体パターンとを備えてなる印刷配線基板において、前記導電体パターンの前記導電体バンプに電気的に接続される部分は、前記端面の大きさよりも小さい大きさで、かつ上記端面を上記導電体バンプの貫通方向に投影して得られる投影像内に位置していることを特徴としている。
【0017】
なお、前記導電体パターンの前記導電体バンプに電気的に接続される部分のうちの幾つかの部分は、一部または全部が上記導電体バンプの前記端面部分に埋め込まれていてもよい。
【0018】
本発明に係る印刷配線基板では、導電体バンプの端面に電気的に接続される導電体パターンの部分が、導電体バンプの端面の大きさ以下の大きさで、かつ上記端面を上記導電体バンプの貫通方向に投影して得られる投影像内に位置している。このため、絶縁材層の構成材料と導電体バンプの構成材料との厚み方向の線膨張率が異なっていても、導電体バンプの端面と導電体パターンの上記端面に電気的に接続される部分との界面に大きな熱応力が生じるのを抑制できる。この結果、はんだリフロー処理後の信頼性を確保することができる。
【0019】
【発明の実施の形態】
以下、図面を参照しながら発明の実施形態を説明する。
図1には本発明の一実施形態に係る4層構成の印刷配線基板1aの概略構成が示されている。なお、この図では図3と同一機能部分が同一符号で示されている。この印刷配線基板1aは図5で説明した方法で形成されている。
【0020】
この例に係る印刷配線基板1aが従来の印刷配線基板と異なる点は、絶縁材層2の表面に密着配置されて導電体バンプ3の端面4に電気的に接続される部分22を持つ導電体パターン6aの構造にある。具体的には、部分22の大きさおよび位置にある。すなわち、部分22は、端面4の大きさ以下の大きさで、かつ端面4を導電体バンプ3の貫通方向に投影して得られる投影像内に位置している。この例において、部分22は、端面4の大きさと同じ大きさで、かつ端面4の投影像からはみ出さないように設けられている。
【0021】
なお、導電体バンプ3の端面4に電気的に接続される部分22の形状に制約はないが通常、円形が採用される。導電体パターン6aの形成は、図5を用いて一部説明したように、導電性金属箔上にエッチングレジストインクをスクリーン印刷し、導電体パターンとなる部分をマスクしてから、塩化第2銅をエッチング液としてエッチング処理し、続いてレジストマスクを剥離することによって得られる。このとき、導電体バンプ3の端面4に接触して電気的に接続される部分22が、端面4の大きさ以下の大きさで、かつ端面4を導電体バンプ3の貫通方向に投影して得られる投影像内で接触するようにマスクの大きさおよび位置を設定することによって上述した条件を満たす導電体パターン6aを形成することができる。
【0022】
このような構造であれば、導電体パターン6aにおける導電体バンプ3の端面4に電気的に接続される部分22は、導電体バンプ3の端面4を臨む範囲内だけに位置していることになる。このため、絶縁材層2の構成材料と導電体バンプ3の構成材料との厚み方向の線膨張率が異なっていても、この違いに起因して導電体バンプ3の端面4と部分22との界面21に大きな熱応力が生じるようなことはない。すなわち、高温雰囲気におかれても部分22には、この部分22を端面4から引き剥がすような大きな熱応力は作用しない。したがって、はんだリフロー処理後の機械的、電気的な信頼性を確保することができる。
【0023】
図2(a) には本発明の別の実施形態に係る4層構成の印刷配線基板1bの概略構成が示されている。なお、この図では図1と同一機能部分が同一符号で示されている。この印刷配線基板1bも図5で説明した方法で形成されている。
【0024】
この例に係る印刷配線基板1bが図1に示される印刷配線基板1aと異なる点は、絶縁材層2の表面に密着配置されて導電体バンプ3の端面4に電気的に接続される部分23を持つ導電体パターン6bの構造にある。具体的には、部分23の大きさおよび位置にある。
【0025】
すなわち、部分23は、端面4の大きさよりも小さい大きさで、端面4を臨む範囲内に位置している。そして、部分23のうちで印刷配線基板1b内に位置しているものは、図2(b) にも示すように、導電体バンプ3の端面部分に一部または全部が埋め込まれる関係に設けられている。
【0026】
このような構造であれば、導電体パターン6bにおける導電体バンプ3の端面4に電気的に接続される部分23は、導電体バンプ3の端面4より小さく、かつ端面4を導電体バンプ3の貫通方向に投影して得られる投影像内に位置していることになる。このため、絶縁材層2の構成材料と導電体バンプ3の構成材料との厚み方向の線膨張率が異なっていても、この違いに起因して導電体バンプ3の端面4と部分23との界面21に大きな熱応力が生じるのを抑制できる。したがって、はんだリフロー処理後の機械的、電気的な信頼性を確保することができる。
【0027】
なお、導電体バンプ3は、たとえば銀、金、銅、はんだ粉などの導電性粉末、これらの合金粉末もしくは複合(混合)金属粉末と、たとえばポリカーボネート樹脂、ポリスルホン樹脂、ポリエステル樹脂、フェノキシ樹脂、フェノ一ル樹脂、ポリイミド樹脂などのバインダー成分とを混合して調製された導電性組成物、あるいは導電性金属などで構成することができる。また、導電体バンプ3の形成は、導電性組成物で形成する場合は、たとえば比較的厚いメタルマスクを用いた印刷法により、アスペクト比の高いバンプを形成でき、そのバンプの高さは一般的に100 μm〜400 μm程度が望ましい。また、絶縁材層2を形成する材料としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂、ポリイミド樹脂、フェノール樹脂、ポリエステル樹脂、メラミン樹脂、あるいはブタジェンゴム、ブチルゴム、天然ゴム、ネオプレンゴム、ンリコーンゴムなどの生ゴムのシート類を挙げることができる。これらの合成樹脂は、単独てもよいが絶縁性無機物や有機物系の充填物を含有してもよく、さらにガラスクロスやマット、有機合成繊維布やマット、あるいは紙などの補強材と組合せてなるシートであってもよい。また、導電体パターン6a,6bを形成する材料としては、電解銅箔を用いる場合が多い。
また、図1、2には4層の印刷配線基板が例示されているが、本発明は両面板や4層以外の多層板においても有効である。
【0028】
【発明の効果】
以上説明したように、本発明によれば、絶縁材層、導電体バンプおよび導電体パターンを構成している材料の線膨張率がそれぞれ異なる場合であっても、この異なりに起因して導電体バンプの端面と導電体パターンの上記端面に電気的に接続される部分との界面に発生し易い熱応力を低減させることができ、もって機械的、電気的な接続の信頼性を確保することができる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係る印刷配線基板の概略断面図
【図2】(a) 本発明の別の実施形態に係る印刷配線基板の概略断面図で、(b) は(a) におけるB部を取出して拡大して示す斜視図
【図3】従来の印刷配線基板の概略断面図
【図4】図3におけるA−A線沿って切断し矢印方向に見た図
【図5】図3に示す印刷配線基板の製造方法の一例を説明するための図
【符号の説明】
1a,1b…印刷配線基板
2…絶縁材層
3…導電体バンプ
4…端面
a,6b…導電体パターン
21…界面
22,23…端面に電気的に接続される部分

Claims (2)

  1. 絶縁材層と、この絶縁材層を貫通して配線路を形成する導電体バンプと、前記導電体バンプとは異なる材料からなり、前記絶縁材層の表面に密着配置されて前記導電体バンプの端面に電気的に接続される部分を持つ導電体パターンとを備えてなる印刷配線基板において、
    前記導電体パターンの前記導電体バンプに電気的に接続される部分は、前記端面の大きさよりも小さい大きさで、かつ上記端面を上記導電体バンプの貫通方向に投影して得られる投影像内に位置していることを特徴とする印刷配線基板。
  2. 前記導電体パターンの前記導電体バンプに電気的に接続される部分のうちの幾つかの部分は、一部または全部が上記導電体バンプの前記端面部分に埋め込まれていることを特徴とする請求項1に記載の印刷配線基板。
JP24636496A 1996-09-18 1996-09-18 印刷配線基板 Expired - Fee Related JP3633136B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24636496A JP3633136B2 (ja) 1996-09-18 1996-09-18 印刷配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24636496A JP3633136B2 (ja) 1996-09-18 1996-09-18 印刷配線基板

Publications (2)

Publication Number Publication Date
JPH1093242A JPH1093242A (ja) 1998-04-10
JP3633136B2 true JP3633136B2 (ja) 2005-03-30

Family

ID=17147462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24636496A Expired - Fee Related JP3633136B2 (ja) 1996-09-18 1996-09-18 印刷配線基板

Country Status (1)

Country Link
JP (1) JP3633136B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2712167B1 (fr) * 1993-11-10 1995-12-22 Seb Sa Capteur de régulation de débit pour aspirateur.
JP2002176237A (ja) * 2000-12-06 2002-06-21 Ibiden Co Ltd プリント配線板
JP4684454B2 (ja) * 2001-04-05 2011-05-18 大日本印刷株式会社 プリント配線基板の製造方法及びプリント配線基板
JP4761762B2 (ja) * 2004-12-03 2011-08-31 ソニーケミカル&インフォメーションデバイス株式会社 多層配線基板の製造方法
KR100796983B1 (ko) * 2006-11-21 2008-01-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20090057820A (ko) * 2007-12-03 2009-06-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR100832650B1 (ko) * 2007-06-13 2008-05-27 삼성전기주식회사 다층 인쇄회로기판 및 그 제조 방법
KR100894178B1 (ko) * 2007-09-28 2009-04-22 삼성전기주식회사 인쇄회로기판 제조방법
JP5157583B2 (ja) * 2008-03-28 2013-03-06 凸版印刷株式会社 ビルドアップ多層配線基板の製造方法
JP2009290020A (ja) * 2008-05-29 2009-12-10 Toshiba Corp フレキシブルプリント配線板、同配線板のシールド加工方法および電子機器
WO2010125858A1 (ja) * 2009-04-29 2010-11-04 株式会社 村田製作所 樹脂多層回路基板及び樹脂多層回路基板の製造方法
JP5652481B2 (ja) * 2011-02-08 2015-01-14 株式会社村田製作所 樹脂多層基板およびその製造方法
JP5789872B2 (ja) * 2012-11-14 2015-10-07 株式会社フジクラ 多層配線基板
CN112165767B (zh) * 2020-10-27 2021-12-07 惠州市特创电子科技股份有限公司 多层线路板以及移动通讯装置

Also Published As

Publication number Publication date
JPH1093242A (ja) 1998-04-10

Similar Documents

Publication Publication Date Title
JP3619395B2 (ja) 半導体素子内蔵配線基板およびその製造方法
US6694613B2 (en) Method for producing a printed-circuit board having projection electrodes
EP0786808B1 (en) Printed circuit board or semiconductor device comprising anisotropic conductive sheets
US5960538A (en) Printed circuit board
JP3051700B2 (ja) 素子内蔵多層配線基板の製造方法
JP3633136B2 (ja) 印刷配線基板
JPH09116273A (ja) 多層回路基板及びその製造方法
JP2001028483A (ja) 配線基板、多層配線基板、回路部品実装体及び、配線基板の製造方法
JP4183708B2 (ja) 部品内蔵基板の製造方法
JP2008021980A (ja) コンデンサ、配線基板
JP2007115809A (ja) 配線基板
JP2002151853A (ja) 多層配線基板とその製造方法
JP3516965B2 (ja) プリント配線板
JPH0982835A (ja) 回路基板および多層回路基板
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP3777687B2 (ja) チップキャリア
JP3591197B2 (ja) ボールグリッドアレイパッケージ形半導体部品の実装構造
GB2260032A (en) Printed wiring board provided with electromagnetic wave shielding
JP2002329949A (ja) 転写用配線パターン形成材とその製造方法およびそれを用いた配線基板とその製造方法
JP2004165318A (ja) 多層プリント配線板
JP3730980B2 (ja) 実装回路基板の製造方法
JP2000200855A (ja) Pga型配線基板及びその製造方法並びに半導体装置
JP3924453B2 (ja) 配線基板およびこれを用いた電子装置
JP2001077499A (ja) 複合配線基板およびその製造方法、それに用いる配線基板、並びに半導体装置
JP3429743B2 (ja) 配線基板

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041220

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080107

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090107

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100107

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110107

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120107

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130107

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees