JP4761762B2 - 多層配線基板の製造方法 - Google Patents

多層配線基板の製造方法 Download PDF

Info

Publication number
JP4761762B2
JP4761762B2 JP2004352060A JP2004352060A JP4761762B2 JP 4761762 B2 JP4761762 B2 JP 4761762B2 JP 2004352060 A JP2004352060 A JP 2004352060A JP 2004352060 A JP2004352060 A JP 2004352060A JP 4761762 B2 JP4761762 B2 JP 4761762B2
Authority
JP
Japan
Prior art keywords
copper foil
stainless steel
multilayer wiring
wiring board
steel plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004352060A
Other languages
English (en)
Other versions
JP2006165133A (ja
Inventor
和浩 清水
正展 八木
賢一郎 花村
光之 高安
清恵 永井
朝雄 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemical and Information Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2004352060A priority Critical patent/JP4761762B2/ja
Application filed by Sony Chemical and Information Device Corp filed Critical Sony Chemical and Information Device Corp
Priority to US11/720,711 priority patent/US8112881B2/en
Priority to PCT/JP2005/017926 priority patent/WO2006059428A1/ja
Priority to CN200580041604XA priority patent/CN101288349B/zh
Priority to KR1020077013198A priority patent/KR101168879B1/ko
Priority to EP05788279A priority patent/EP1821588A4/en
Priority to TW094137944A priority patent/TW200621105A/zh
Publication of JP2006165133A publication Critical patent/JP2006165133A/ja
Application granted granted Critical
Publication of JP4761762B2 publication Critical patent/JP4761762B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/26—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with at least one layer which influences the bonding during the lamination process, e.g. release layers or pressure equalising layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49163—Manufacturing circuit on or in base with sintering of base

Description

本発明は、バンプにより層間接続を行う多層配線基板の製造方法に関するものであり、特に、成型（銅箔貼り合わせ）時の貼り付きを防止するための技術に関する。
いわゆるビルドアップ多層配線基板を製造するには、絶縁層と導体層を順次積層し、各導体層を所定の配線パターンにパターニングするとともに、各導体層間の層間接続を図る必要があり、導体層におけるファインパターンの形成と、効率的な層間接続の実現が重要な技術となる。
従来、ビルドアップ多層配線基板の製造方法として、銅箔にバンプを形成し、これを絶縁膜に埋め込んだ後、この上に銅箔を貼り合わせてバンプとの接続をとる方法が知られている（例えば、特許文献１等を参照。）。
特許文献１記載の発明は、バンプ形成のための選択的エッチング方法、選択的エッチング装置に関するものであるが、多層配線回路基板製造技術として、バンプ形成用の銅箔の一方の主面にエッチングバリア層を形成し、このエッチングバリア層の主面に導体回路形成用の銅箔を形成した配線回路基板形成用部材をベースとして用い、それを適宜加工することにより多層配線回路基板を得る技術が開示されている。
前記多層配線回路基板製造技術では、先ず、前記配線回路基板形成用部材の銅箔を選択的エッチングして層間接続用のバンプを形成し、バンプ間を絶縁層により埋め、各バンプ間を絶縁する。次に、絶縁層、バンプの上面上に導体回路形成用の銅箔を形成する。次いで、上下両面の銅箔を選択的エッチングすることにより配線膜を形成する。これにより、上下両面の配線膜を有し、且つ配線膜間がバンプにより接続された多層配線基板が形成される。
特開２００３−１２９２５９号公報
ところで、前記バンプ接続を利用した多層配線基板の製造に際しては、バンプの上面上に銅箔を貼り合わせる必要があり、ステンレス板間に挟み込んで加圧し、前記銅箔を熱圧着する成型工程が行われている。
この成型工程では、通常の成型と異なり、前記バンプがある程度潰れるまで高い圧力を加える必要がある。これは、前記銅箔とバンプの先端面とは単に接しているだけの状態であり、結合力を確保するためには、バンプが潰れる程度まで加圧し、銅箔とバンプとを一体化する必要があるからである。したがって、通常の成型では加圧力を３５〜４０ｋｇ／ｃｍ２程度に設定するのに対して、前記成型では９０〜１５０ｋｇ／ｃｍ２と３倍近い圧力を加えている。また、圧力ばかりでなく、例えば絶縁層にポリイミド樹脂を使用した場合には、３３５℃程度の高温も加わることになる。
このような高温、高圧下での成型を行うと、特にバンプの先端部分において、成型した多層配線基板とステンレス板の間で貼り付きが生じ、製品（多層配線基板）の引き剥がしが困難であり、作業性が悪いという問題がある。例えば作業者が手で解体することは困難であり、隙間にくさびを入れる等、何らかの道具が必要になる。
また、前記貼り付きが生ずると、引き剥がしに際して製品に力が加わり、折れやシワ、凹凸、ゆがみ、カール等の原因となる。特に、前記貼り付きはバンプ部分で起こるため、バンプが密集している部分では大きな問題となる。製品にシワや凹凸等が生ずると、寸法バラツキが大きくなり、配線のパターニング等において精度を確保する上で大きな支障となる。
さらに、製品において、ポリイミド樹脂と銅箔との密着性の点で、問題が生ずる可能性もある。例えば、前記のように表面が硬いステンレス板で挟み込んで成型を行った場合、貼り合わせる銅箔が剛直に支持されるため、突き出す形のバンプに倣って変形することがなく、結果として貼り合わされた銅箔とポリイミド樹脂との密着性が十分に確保されず、いわゆる白化する現象が見られる。
本発明は、このような従来の実情に鑑みて提案されたものであり、成型（銅箔貼り付け）後の製品のステンレス板への貼り付きを防止し、シワや凹凸が生ずることなく寸法安定性に優れた多層配線基板を製造し得る製造方法を提供することを目的とする。また、本発明は、貼り合わされる銅箔とポリイミド樹脂（絶縁層）との密着性も確保することが可能な多層配線基板の製造方法を提供することを目的とする。
上述の目的を達成するために、本発明の多層配線基板の製造方法は、層間接続のための銅からなるバンプが形成された基材上に絶縁層を形成する工程と、ステンレス板で挟み込み前記絶縁層上に銅箔を熱圧着する工程と、前記銅箔をパターンニングする工程とを有し、積層の際の前記バンプの位置において圧力の集中を低減するように少なくとも前記ステンレス板と前記銅箔との間に金属箔を介在させることを特徴とする。


本発明の製造方法では、成型に際してステンレス板と銅箔の間に金属箔（例えば銅箔）を介在させているので、高温、高圧での成型を行ったとしても、製品（多層配線基板）がステンレス板に貼り付くことはない。したがって、成型後の解体に際して製品に余分な力が加わることがなく、シワや凹凸、折れ、ゆがみ、カール等の発生が解消される。また、解体に際して特別な道具も不要であり、作業性の低下も解消される。
さらに、介在される金属箔は、緩衝材としての役割を果たし、貼り合わせる銅箔の変形を許容する。したがって、若干突出する形のバンプに倣って前記銅箔が変形し、熱圧着の際に銅箔と絶縁層が密着し、密着性が十分に確保される。
本発明によれば、成型（銅箔貼り付け）後における製品のステンレス板への貼り付きを防止することができ、シワや凹凸等が生ずることなく寸法安定性に優れた多層配線基板を作業性良く製造することが可能である。また、貼り合わされた銅箔と絶縁層（ポリイミド樹脂）との密着性を確保することが可能であり、白化現象等を回避することができる。
以下、本発明を適用した多層配線基板の製造方法について、図面を参照して詳細に説明する。
バンプ接続を利用した多層配線基板の製造に際しては、先ず、図１（ａ）に示すように、バンプ形成のための銅箔１と、Ｎｉ等からなるエッチングバリア層２と、第１の配線層となる銅箔３とを積層してなるクラッド材を用意する。ここで、前記エッチングバリア層２は、銅箔１に対してエッチング選択性を有し、銅箔１のエッチングの際にエッチングストッパとなる。また、銅箔３は、最終的にはパターニングにより配線層とされるが、この段階では前記銅箔１及びエッチングバリア層２をエッチングすることにより形成されるバンプを支持する支持体としても機能するものである。
そして、図１（ｂ）に示すように、前記銅箔１をエッチングしてバンプ４を形成する。この銅箔１のエッチングは、酸性エッチング液によるエッチングと、アルカリ性エッチング液によるエッチングとを組み合わせて行うことが好ましい。すなわち、銅箔１上にマスクとなるレジスト膜（図示は省略する。）を形成した後、酸性エッチング液（例えば塩化第二銅）をスプレーする。これにより銅箔１がエッチングされるが、この酸性エッチング液によるエッチング深さは、銅箔１の厚さよりも浅くし、エッチングバリア層２が露出しない範囲で行う。次いで、水洗い（リンス）の後、アルカリエッチング液（例えば水酸化アンモニウム）により銅箔１の残部をエッチングする。アルカリエッチング液は、エッチングバリア層２を構成するＮｉをほとんど侵すことがなく、したがって、エッチングバリア層２は、このアルカリエッチング液によるエッチングのストッパとして機能する。なお、このときアルカリエッチング液のｐＨは、８．０以下とすることが好ましい。アルカリエッチング液を前記ｐＨとすることにより、エッチングバリア層２を侵すことなく、銅箔１を比較的速くエッチングすることができる。また、前記バンプ４の形成の後、前記エッチングバリア層２も除去するが、この場合には、エッチングバリア層２であるＮｉのみをエッチング除去し、その下の銅箔３に対しては、ほとんどこれを侵すことのないエッチング液を用いる。
次に、図１（ｃ）に示すように、前記バンプ４間を埋める形で絶縁層５を形成する。絶縁層５は、例えばポリイミド等の樹脂材料を塗布することにより、あるいは樹脂フィルムを熱圧着することにより形成することができる。ここで使用する樹脂材料としては、特にめっきに対する密着性やガラス転移点、線膨張係数等を考慮する必要がなく、必要な特性等に応じて任意のものを選択することができる。また、その厚さ等も制約されることはない。
前記絶縁層５の形成の後、バンプ４の先端面４ａが露呈するように例えば表面を研磨し、図１（ｄ）に示すように、この上に第２の配線層となる銅箔６を配置する。そして、図１（ｅ）に示すように、熱圧着により銅箔６を絶縁層５上に貼り合わせる。
前記貼り合わせ（成型）は、いわゆる熱圧着により行う。銅箔６の熱圧着に際しては、図１（ｄ）あるいは図１（ｅ）に示す積層体を例えばステンレス板の間に繰り返し配置し、一括して熱圧着を行う。
プレスの際の圧力は、９０〜１５０ｋｇ／ｃｍ２程度、プレス温度は３３５℃程度である。図２は、プレス（熱圧着）時の温度プロファイル、圧力プロファイル、真空プロファイルの一例を示すものである。本例では、予め２００℃で予備加熱した後、３３５℃まで温度を上げ、圧力１１０ｋｇ／ｃｍ２でプレスしている。真空度は１．３ｋＰａである。
前述のように製品をステンレス板により挟み込み、熱圧着を行った場合、温度や圧力が高く、またバンプ４の先端面４ａに加重が集中するため、ステンレス板に対する貼り付きが発生することがある。図３は、製品の貼り付きの状態を示すものである。図３に示すように、熱圧着後には、バンプ４の形成位置に対応して銅箔６がステンレス板ＳＴに貼り付く。図３においては、貼り付きを起こしている箇所を点ｐで示す。
このように銅箔６が貼り付いた状態で製品をステンレス板ＳＴから引き剥がすと、例えば図中Ａ点に力が加わって製品が伸び、結果として図中Ｂ部分に凹凸が形成されてしまうという現象が生ずる。前記貼り付きは、バンプ４部分に起きるため、バンプ４が密集している部分で前記現象が起こり易い。また、前記加重の集中は、銅箔６と絶縁層５の密着性にも悪影響を及ぼす。
そこで、本実施形態においては、ステンレス板２１と銅箔６との間に金属箔を介在させ、前記貼り付きを防止することとする。具体的には、図４に示すように、図１（ｄ）あるいは図１（ｅ）に示す積層体の両面に対応して、すなわち熱圧着する銅箔６とステンレス板２１の間、及び支持体となる銅箔３とステンレス板２１の間に、それぞれ銅箔２２を介在させる。また、最外部のステンレス板２１の外側には、それぞれクッション材２３を配置し、これらを介してプレス機２４間に挟み込む。
なお、前記重ね合わせにおいては、最低限、熱圧着する銅箔６とステンレス板２１の間に銅箔２２を介在させればよく、例えば銅箔３が防錆処理されている場合等には、銅箔３とステンレス板２１の間の銅箔２２は省略することも可能である。
ここで、前記銅箔２２は、必ずしも銅箔でなくてもよく、任意の金属により構成される金属箔を用いることも可能である。ただし、使用する銅箔２２（金属箔）は、その表面が離型性を有すること、すなわち例えば表面に離型層が形成されていることが好ましい。
この場合の離型層としては、例えば銅箔２２の表面に形成される防錆層により構成することができる。防錆層としては、Ｎｉ−Ｃｒめっき層やＮｉ−Ｃｒ−Ｚｎめっき層等を挙げることができ、さらには、銅箔２２の表面に形成される酸化膜を前記離型層として利用することも可能である。
前記銅箔６の熱圧着の後、図１（ｆ）に示すように、表裏両面の導体層（銅箔６及び銅箔３）を所望の配線パターンに応じてパターニングし、配線層とする。前記パターニングは、通常のフォトリソ技術及びエッチング技術によって行うことができる。これにより、両面配線基板を得ることができるが、さらに多層化することも可能である。
本実施形態の多層配線基板の製造方法においては、ステンレス板２１と銅箔６との間に介在される銅箔２２の表面に形成される防錆層や酸化層等が離型層として機能するので、成型（銅箔６貼り付け）後における製品のステンレス板２１への貼り付きを防止することができ、シワや凹凸等が生ずることなく寸法安定性に優れた多層配線基板を製造することが可能である。また、製品はステンレス板２１から容易に引き剥がすことができ、特別な道具を使用する必要もなく、良好な作業性で解体作業を行うことが可能である。また、前記銅箔２２を介在させることで、銅箔６の若干の変形が可能となり、銅箔６と絶縁層５の密着性の改善に繋がる。
以下、本発明を適用した具体的な実施例について、実験結果を基に説明する。
比較例
先ず、従来方法により成型を行った。すなわち、製品を通常のステンレス板で挟み込み、銅箔６の熱圧着（成型）を行った。製造プロセスは、第１の実施形態と同様である。その結果、製品の貼り付きが生じ、得られた製品にシワや凹凸が発生した。また、製品の引き剥がしが困難で、楔を入れて引き剥がした。比較例における寸法安定性（ばらつき）３σは、０．０５％（Ｎ数＝５０Ｗ）であり、ばらつきが大きい値となっていた。
実施例１
本実施例では、熱圧着に際して、防錆処理した銅箔２２を銅箔６とステンレス板２１の間に介在させた。使用した銅箔２２は、厚さ１２μｍ、ロープロファイル（３μｍ）である。
一方、銅箔３については、ステンレス板２１との対向面に防錆処理をそのまま残すことで対応した。銅箔３は、絶縁層５であるポリイミド樹脂との密着を取るため粗面化処理を行っている。ステンレス板２１との対向面については、前記粗面化処理に際して保護膜を貼り付け、防錆処理を残すようにした。
本実施例においては、出来上がった製品には、貼り付きに起因する折れやシワ、ゆがみ、カール、凹凸等は見られなかった。また、寸法安定性（ばらつき）３σは、０．０３７％（Ｎ数＝１５６Ｗ）であり、先の比較例に比べて著しく小さな値であった。
実施例２
本実施例も、先の実施例と同様、銅箔を介在させた例であるが、本例の場合には、図４に示す通り、防錆処理した銅箔２２を製品の両側、すなわち、銅箔６とステンレス板２１の間、及び銅箔３とステンレス板２１の間に介在させた。使用した銅箔２２は、厚さ１２μｍ、プロファイルは５μｍ程度である。
本実施例においても、出来上がった製品には、貼り付きに起因する折れやシワ、ゆがみ、カール、凹凸等は見られなかった。また、寸法安定性（ばらつき）３σは、０．０１６％（Ｎ数＝３０Ｗ）であり、先の比較例に比べると著しく小さな値であり、実施例１と比べても半分以下となった。
多層配線基板の製造プロセスの一例を示すものであり、（ａ）はクラッド材を示す断面図、（ｂ）はバンプ形成工程を示す断面図、（ｃ）は絶縁層形成工程を示す断面図、（ｄ）は銅箔配置工程を示す断面図、（ｅ）は銅箔熱圧着工程（成型工程）を示す断面図、（ｆ）は銅箔パターニング工程を示す断面図である。 熱圧着工程における温度、圧力、真空度のプロファイルを示す図である。 熱圧着後の貼り付きの様子を示す模式図である。 実施形態におけるステンレス板の重ね合わせ状態を示す断面図である。
符号の説明
１ 銅箔、２ エッチングバリア層、３ 銅箔、４ バンプ、４ａ 先端面、５ 絶縁層、６ 銅箔、２１ ステンレス板、２２ 銅箔（金属箔）、２３ クッション材、２４ プレス機

Claims (3)

  1. 層間接続のための銅からなるバンプが形成された基材上に絶縁層を形成する工程と、ステンレス板で挟み込み前記絶縁層上に銅箔を熱圧着する工程と、前記銅箔をパターンニングする工程とを有し、積層の際の前記バンプの位置において圧力の集中を低減するように少なくとも前記ステンレス板と前記銅箔との間に金属箔を介在させることを特徴とする多層配線基板の製造方法。
  2. 熱圧着時のプレスの圧力が９０〜１５０Ｋｇ／ｃｍ２の範囲であることを特徴とする請求項１記載の多層配線基板の製造方法。
  3. 前記ステンレス板と前記銅箔との間に介在される金属箔は銅箔であることを特徴とする請求項１記載の多層配線基板の製造方法。
JP2004352060A 2004-12-03 2004-12-03 多層配線基板の製造方法 Expired - Fee Related JP4761762B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004352060A JP4761762B2 (ja) 2004-12-03 2004-12-03 多層配線基板の製造方法
PCT/JP2005/017926 WO2006059428A1 (ja) 2004-12-03 2005-09-29 多層配線基板の製造方法
CN200580041604XA CN101288349B (zh) 2004-12-03 2005-09-29 多层布线基板的制作方法
KR1020077013198A KR101168879B1 (ko) 2004-12-03 2005-09-29 다층배선기판의 제조방법
US11/720,711 US8112881B2 (en) 2004-12-03 2005-09-29 Method for manufacturing multilayer wiring board
EP05788279A EP1821588A4 (en) 2004-12-03 2005-09-29 PROCESS FOR MANUFACTURING A MULTILAYER CONDUCTOR PLATE
TW094137944A TW200621105A (en) 2004-12-03 2005-10-28 Manufacturing method of multi-patterned-layer substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004352060A JP4761762B2 (ja) 2004-12-03 2004-12-03 多層配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2006165133A JP2006165133A (ja) 2006-06-22
JP4761762B2 true JP4761762B2 (ja) 2011-08-31

Family

ID=36564868

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004352060A Expired - Fee Related JP4761762B2 (ja) 2004-12-03 2004-12-03 多層配線基板の製造方法

Country Status (7)

Country Link
US (1) US8112881B2 (ja)
EP (1) EP1821588A4 (ja)
JP (1) JP4761762B2 (ja)
KR (1) KR101168879B1 (ja)
CN (1) CN101288349B (ja)
TW (1) TW200621105A (ja)
WO (1) WO2006059428A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2213148A4 (en) 2007-10-10 2011-09-07 Tessera Inc ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED
CN101626660B (zh) * 2008-07-11 2012-08-29 惠阳科惠工业科技有限公司 结构不对称多层板铜面相靠压合工艺
WO2011037138A1 (ja) * 2009-09-25 2011-03-31 住友化学株式会社 金属箔積層体の製造方法
KR101089986B1 (ko) * 2009-12-24 2011-12-05 삼성전기주식회사 캐리어기판, 그의 제조방법, 이를 이용한 인쇄회로기판 및 그의 제조방법
KR101048597B1 (ko) * 2010-05-25 2011-07-12 주식회사 코리아써키트 범프가 형성된 인쇄회로기판의 제조방법
TWI572261B (zh) * 2014-10-29 2017-02-21 健鼎科技股份有限公司 線路結構及線路結構的製作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0333744B1 (en) * 1986-11-13 1995-08-30 JOHNSTON, James A. Method and apparatus for manufacturing printed circuit boards
US5256474A (en) * 1986-11-13 1993-10-26 Johnston James A Method of and apparatus for manufacturing printed circuit boards
JP2556897B2 (ja) * 1989-02-23 1996-11-27 ファナック株式会社 多層プリント配線板の外層材及び製造方法
JPH0946041A (ja) * 1995-07-26 1997-02-14 Toshiba Corp 印刷配線板の製造方法
JP3633136B2 (ja) * 1996-09-18 2005-03-30 株式会社東芝 印刷配線基板
JP3428480B2 (ja) 1998-12-28 2003-07-22 新神戸電機株式会社 内層回路入り多層金属箔張り積層板の製造法
CN1371240A (zh) * 2001-02-23 2002-09-25 华泰电子股份有限公司 多层式高密度基板的制造方法
JP2003008200A (ja) 2001-06-22 2003-01-10 Matsushita Electric Ind Co Ltd 配線基板とその製造方法
JP3526838B2 (ja) 2001-10-22 2004-05-17 株式会社ノース 銅膜又は銅系膜に対する選択的エッチング方法と、選択的エッチング装置。
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
JP3952862B2 (ja) 2002-05-30 2007-08-01 新神戸電機株式会社 内層回路入り金属箔張り積層板の製造法
JP4242623B2 (ja) * 2002-09-18 2009-03-25 北川精機株式会社 配線回路基板の製造方法
JP2004221310A (ja) * 2003-01-15 2004-08-05 Daiwa Kogyo:Kk 配線基板部材及びその製造方法

Also Published As

Publication number Publication date
JP2006165133A (ja) 2006-06-22
US8112881B2 (en) 2012-02-14
TW200621105A (en) 2006-06-16
CN101288349A (zh) 2008-10-15
TWI371232B (ja) 2012-08-21
KR20070094896A (ko) 2007-09-27
KR101168879B1 (ko) 2012-07-26
EP1821588A1 (en) 2007-08-22
CN101288349B (zh) 2010-06-09
US20080110018A1 (en) 2008-05-15
WO2006059428A1 (ja) 2006-06-08
EP1821588A4 (en) 2009-11-11

Similar Documents

Publication Publication Date Title
KR101168879B1 (ko) 다층배선기판의 제조방법
JP4008782B2 (ja) 多層配線基板の製造方法
JP4413522B2 (ja) 配線転写シートとその製造方法、および配線基板とその製造方法
JP4294967B2 (ja) 多層配線基板及びその製造方法
CN101084703B (zh) 多层布线基板及其制作方法
JP3946114B2 (ja) 多層回路配線基板の製造方法
JP3631184B2 (ja) プリント配線板の製造方法
JP2006165132A (ja) 多層配線基板の製造方法
JP4597686B2 (ja) 多層フレキシブル回路基板の製造方法
JP2005064059A (ja) 構造層数が異なるフレキシブル多層プリント配線板の製造方法
TW200425367A (en) Flexible circuit board, method for making the same, flexible multi-layer wiring circuit board, and method for making the same
JP5593625B2 (ja) 多層配線基板の製造方法
JP2005136361A (ja) 配線基板の製造方法
JP2002270997A (ja) 配線基板の製造方法
US20030121146A1 (en) Method for fabricating electrical connecting elements, and connecting element
JP4304117B2 (ja) 多層回路基板およびその製造方法
JP2006165131A (ja) 多層配線基板の製造方法
JP3876802B2 (ja) プレス工法
JP2008235640A (ja) 回路基板と回路基板の製造方法
JP4358059B2 (ja) 回路基板の製造方法
JPH10313177A (ja) 多層印刷配線板の製造方法
JP2005347308A (ja) 多層配線基板の製造方法
JP2006060047A (ja) 配線基板とその製造方法
JP2019096846A (ja) プリント配線板の製造方法
JP2007005344A (ja) 回路形成用材料、回路形成用材料の製造方法およびプリント基板の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070601

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100216

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100914

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100917

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101115

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees