KR101048597B1 - 범프가 형성된 인쇄회로기판의 제조방법 - Google Patents

범프가 형성된 인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR101048597B1
KR101048597B1 KR1020100048715A KR20100048715A KR101048597B1 KR 101048597 B1 KR101048597 B1 KR 101048597B1 KR 1020100048715 A KR1020100048715 A KR 1020100048715A KR 20100048715 A KR20100048715 A KR 20100048715A KR 101048597 B1 KR101048597 B1 KR 101048597B1
Authority
KR
South Korea
Prior art keywords
bump
layer
forming
copper foil
copper
Prior art date
Application number
KR1020100048715A
Other languages
English (en)
Inventor
전찬일
이상진
김범석
박정기
임철홍
Original Assignee
주식회사 코리아써키트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 코리아써키트 filed Critical 주식회사 코리아써키트
Priority to KR1020100048715A priority Critical patent/KR101048597B1/ko
Application granted granted Critical
Publication of KR101048597B1 publication Critical patent/KR101048597B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0055After-treatment, e.g. cleaning or desmearing of holes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 범프 제조하는 공정을 개선하여 제품 불량률을 감소시킴으로써 품질을 개선한 범프가 형성된 인쇄회로기판의 제조방법에 관한 것으로, 동박층 및 절연층으로 이루어진 원자재에 범프를 형성하는 단계와; 상기 동박층 및 상기 범프 상에 절연층을 형성하는 단계와; 상기 범프의 상측이 노출되도록 상기 절연층을 연마하는 단계와; 상기 범프 및 상기 절연층의 상면에, 레진층 및 구리층으로 이루어진 MFG를 적층하는 단계와; 상기 MFG층의 구리층을 제거하는 단계와; 상기 범프의 일부가 노출되도록 상기 범프에 대응하는 레진부위를 레이저가공하여 제거하는 단계와; 상기 범프 및 레진 상면을 디스미어하는 단계와; 디스미어된 상기 범프 및 레진 상면에 화학동도금을 하는 단계와; 상기 화학동도금 공정 후, 동박층을 형성하고 이 동박층에 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법을 제공한다.

Description

범프가 형성된 인쇄회로기판의 제조방법{A Method of printed circuit board with bump}
본 발명은 범프가 형성된 인쇄회로기판의 제조방법에 관한 것으로, 더 상세하게는 범프 제조하는 공정을 개선하여 제품 불량률을 감소시킴으로써 품질을 개선한 범프가 형성된 인쇄회로기판의 제조방법에 관한 것이다.
근래 들어, 휴대폰 및 PDA 등의 휴대용 기기가 고기능화 됨에 따라 휴대용 기기를 이루는 부품의 고집적화 및 전자회로기판의 다층화가 요구된다.
이러한 부품의 고집적화 및 전자회로기판의 다층화를 위하여, 인쇄회로기판의 고밀도화를 위한 회로패턴의 층간 전기적 도통 및 미세회로 배선이 적용된 HDI(high density interconnection) 기판의 성능을 향상할 수 있는 기술이 요구된다. 이러한 HDI 기판의 성능을 향상시키기 위한 기술로서는 회로패턴의 층간 전기적 도통 기술 및 설계의 자유도를 확보하는 기술이 요구된다.
도 1 (a) 내지 (h)는 종래기술에 따른 범프를 구비한 인쇄회로기판의 제조방법의 주요 제조공정을 도시한 도면이다. 도 1에 도시된 인쇄회로기판의 제조방법은 준비된 원자재(10)에 레지스트(11)를 도포하고(도 1(b)), 범프도금을 실행한다.(도 1(c))
범프 도금이 완료되면, 상기 레지스트를 박리한 후, 상측에 절연층(13)(도 1e)을 형성하고, 상기 범프(12)가 외측으로 노출되도록 세라믹연마를 한다.
그 후 세라믹 연마된 상면에 증착공법을 이용하여 시드층(14)을 형성하고, 전기동도금을 수행하여 상측에 동박층(15)이 형성되도록 한다.
그 후, 노광현상부식의 공정을 통하여 외측회로패턴을 형성한다.
이와 같은 종래의 인쇄회로기판의 제조방법은, 증착을 이용하여 시드층을 형성하고 이를 이용하여 동박층을 형성함으로써, 외측 회로를 이루는 동박층의 밀착력이 약하다는 문제점을 가진다.
도 2 (a) 내지 (h)는 종래기술의 다른 범프를 구비한 인쇄회로기판의 제조방법의 주요공정을 도시한 도면이다.
도 2에 도시된 종래기술의 인쇄회로기판의 제조방법은, 준비된 원자재(20)에 레지스트(21)를 도포하고(도 2(a), 도 2(b)), 범프 도금을 실행하여 범프(22)를 형성한다.(도 2(c))
상기 범프 도금이 완료되면 상기 레지스트(21)를 박리한 후(도2(d)), 상측에 동박층(24) 및 절연층(23)을 적층한다.(도 2(e)) 상기 동박층 및 절연층이 적층되면, 범프 연마를 수행하여 범프(22) 및 일부 동박층(A)이 노출되도록 한다.(도 2(f))
상기 범프연마공정이 완료되면, 습식 도금 및 전기동도금 고정을 수행하여 일측에 회로를 형성할 수 있는 동박층을 형성한다.(도 2(g), 도 2(h))
그러나, 이러한 인쇄회로기판의 제조방법은, 범프 연마 시 두께 편차를 맞추기가 어려워 도 2f의 "A"부를 정확히 가공하기 어렵다는 문제점을 가진다.
본 발명은 상기한 문제점을 감안하여 안출된 것으로서, 범프를 구비한 인쇄회로기판의 제조공정을 개선하여 범프 높이나 적층 두께 편차에 의한 불량률을 감소시킨 인쇄회로기판의 제조방법을 제공하기 위한 것이다.
또한 본 발명은 층간 연결 시 회로패턴형성공정을 개선하여 미세패턴을 구현하는 인쇄회로기판의 제조방법은 제공하기 위한 것이다.
상기한 목적을 달성하기 위해 본 발명은, 동박층 및 절연층으로 이루어진 원자재에 범프를 형성하는 단계와; 상기 동박층 및 상기 범프 상에 절연층을 형성하는 단계와; 상기 범프의 상측이 노출되도록 상기 절연층을 연마하는 단계와; 상기 범프 및 상기 절연층의 상면에, 레진층 및 구리층으로 이루어진 MFG(MultiFoil - G :Noduleless copper foil with special primer resin)를 적층하는 단계와; 상기 MFG층의 구리층을 제거하는 단계와; 상기 범프의 일부가 노출되도록 상기 범프에 대응하는 레진부위를 레이저가공하여 제거하는 단계와; 상기 범프 및 레진 상면을 디스미어하는 단계와; 디스미어된 상기 범프 및 레진 상면에 화학동도금을 하는 단계와; 상기 화학동도금 공정 후, 동박층을 형성하고 이 동박층에 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법을 제공한다.
바람직하게, 상기 범프를 형성하는 단계는, 원자재에 레지스트를 형성하는 단계와, 상기 원자재 및 레지스트 상면에 범프도금을 수행하는 단계와, 상기 레지스트를 박리하는 단계를 포함하고, 상기 회로패턴을 형성하는 단계는, 기판 표면에 드라이필름을 밀착형성하는 단계와, 회로패턴을 형성하기 위하여 상기 드라이필름을 선택적으로 식각하는 단계와; 상기 드라이필름을 식각한 후 전기동도금을 하는 단계와; 전기동도금을 실행한 후, 상기 드라이필름을 박리하고 플래시 에칭하는 단계를 포함한다.
상술한 본 발명에 따르면, MFG(MultiFoil - G :Noduleless copper foil with special primer resin)를 이용하여 범프를 형성함으로써, 층간접속회로의 접착력을 향상시킬 뿐만 아니라, 공정의 용이성을 향상시켜 제품의 불량률을 감소시킨다는 장점을 가진다.
또한 본 발명은 층간 연결 회로 패턴을 미세회로패턴으로 형성할 수 있다는 장점을 가진다.
도 1 (a) 내지 (h)는 종래기술에 따른 범프를 구비한 인쇄회로기판의 제조방법의 주요 제조공정을 도시한 도면이다.
도 2 (a) 내지 (h)는 다른 종래기술의 범프를 구비한 인쇄회로기판의 제조방법의 주요공정을 도시한 도면이다.
도 3은 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법의 공정 흐름도이다.
도 4는 본 발명의 일실시예에 따른 범프형성공정의 공정흐름도이다.
도 5는 본 발명의 일실시예에 따른 회로패턴형성공정의 공정흐름도이다.
도 6 (a) 내지 (o)는 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법의 주요 제조공정을 도시한 도면이다.
이하, 첨부된 도면을 참조로 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법에 대해 상세하게 살펴본다.
도 3은 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법의 공정 흐름도이고, 도 4는 본 발명의 일실시예에 따른 범프형성공정의 공정흐름도이며, 도 5는 본 발명의 일실시예에 따른 회로패턴형성공정의 공정흐름도이고, 도 6 (a) 내지 (o)는 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법의 주요 제조공정을 도시한 도면이다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들은 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 3 내지 도 6을 참조하면, 본 발명의 일실시예에 따른 인쇄회로기판의 제조방법은, 범프를 형성하는 단계(S10), 절연층을 형성하는 단계(S20), 세라믹연마단계(S30), MFG 적층단계(S40), Cu 층 제거 단계(S50), 레이저가공단계(S60), 디스미어 단계(S70), 화학동도금 단계(S80) 및 회로패턴형성단계(S90)로 이루어진다.
상기 범프를 형성하는 단계(S10)는, 원자재(110)를 준비하고(도 6(a)), 상기 원자재에 레지스트를 형성한 후(S11)(도 6(b)), 레지스트(111)가 형성된 원자재에 범프도금을 하여 범프를 형성한다(S12)(도 6(c)). 상기 범프(112)가 완성되면, 상기 레지스트를 상기 원자재로부터 박리시킨다.(S13)(도 6(d))
상기 원자재(110)는, 동박층 및 절연층으로 이루어진 동박적층판이고, 상기 레지스트(111)는 드라이필름 또는 포토레지스트가 사용될 수 있다.
상기 드라이필름 또는 포토레지스트는 노광, 현상 공정을 통하여 범프(112)가 형성되는 위치만을 노출시킨다. 상기 레지스트(111)가 형성되면, 범프도금을 실행한다. 상기 범프도금은, 기판 상하면에 별도의 불용성 아노드 전극을 사용하고, 상하면에 별도의 정류기를 사용하여 도금을 진행할 수 있다.
상기 범프(112)가 완성되면, 상기 레지스트를 상기 원자재로부터 박리시킨 후, 상기 범프가 형성된 기판에 절연층(113)을 적층한다.(S20)(도 6(e)) 본 실시예에서는 상기 절연층(113)으로서 접착성 및 절연성을 모두 가지는 프리프레그를 사용하였으나, 이 이외에 절연성을 가지는 다른 물질을 사용하는 것도 물론 가능하다.
다음으로, 도 6(f)를 참조하면, 상기 범프의 상측이 노출되도록 상기 절연층의 상면을 연마한다.(S30) 본 실시예에서는 세라믹연마공정을 이용하여 상기 절연층의 상면을 연마하였으나, 이 외에도 샌드벨트연마, 브러쉬 연마 방법 등이 사용될 수 있다.
상기 절연층의 상면을 연마한 후, 상기 절연층 및 범프의 상측에 MFG(114)를 적층한다.(S40)(도 6(g)) 상기 MFG(114)는 프라이머레진층(114a) 및 구리층(114b)으로 형성된 물질이다. 상기 프라이머레진층(114a)은 상기 절연층(113) 및 범프(112)에 부착된다.
상기 MFG가 적층된 후, 상기 MFG의 구리층(114b)을 제거한다.(S50)(도 6(h)) 상기 MFG의 구리층(114b)은 부식 공정을 통하여 제거된다. 상기 MFG의 구리층(114b)이 제거되면, 상기 범프(112)의 상측에는 프라이머레진층(114a)만이 위치한다.
다음으로, 상기 범프(112)에 대응하는 프라이머레진부위를 레이저로 제거하여 상기 범프(112)의 상단이 노출하도록 한다.(S60)(도 6(i))
상기 레이저 가공에 의하여 범프(112)의 상단이 노출되면, 상기 범프(112)의 상면 및 프라이머레진층(114a)의 상면을 디스미어한 후, 화학동도금 공정을 수행한다.(S70)(S80)(도 6(j))
상기 화학동도금을 수행하여 상기 범프의 상면 및 프라이머레진층의 상면에 박막의 화학동도금층(115)이 형성되면, 전기동도금 공정을 수행하여 동박층(117)을 형성한다.(S90)
상기 동박층(117) 형성공정은, 드라이필름 밀착공정(S91), 드라이필름 식각공정(S92), 전기동도금 공정(S93), 드라이필름박리공정(S94) 및 플래시 에칭 공정(S95)으로 이루어진다.
우선, 상기 프라이머레진층(114a)의 전체 상면에 드라이필름(116)을 밀착시키고(S91)(도 6(k)), 상기 드라이필름(116)을 회로패턴에 맞추어 드라이필름(116)을 식각시킨다.(S92)(도 6(l)) 상기 식각된 드라이필름(116)은 마스크 기능을 가지는 것으로, 상기 드라이필름이 식각된 후 전기동도금 공정을 실행한다.(S93)(도 6(m)) 상기 전기동도금 공정을 통하여 회로패턴이 형성된다.
상기 전기동도금 공정이 완료되면, 상기 드라이필름을 박리하고(S94)(도 6(n)), 전체적인 면에 플래시 에칭을 수행하여 화학동도금 공정에 의하여 필요하지 않은 부위에 형성된 박막의 동도금층을 제거한다.(S95)(도 6(o))
본 실시예는 이와 같이 회로패턴을 일반적인 구리층의 식각공정을 통하여 형성하지 아니하고, 동도금 공정을 통하여 형성함으로써 층간 연결하는 회로패턴을 미세 패턴으로 형성할 수 있다.
이상과 같이, 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술 사상과 아래에 기재될 특허 청구범위의 균등 범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
110 : 원자재 111 : 레지스트
112 : 범프 113 : 절연층
114 : MFG 층 115 : 화학동층
116 : 드라이필름 117 : 전기동층

Claims (3)

  1. 동박층 및 절연층으로 이루어진 원자재에 범프를 형성하는 단계와;
    상기 동박층 및 상기 범프 상에 절연층을 형성하는 단계와;
    상기 범프의 상측이 노출되도록 상기 절연층을 연마하는 단계와;
    상기 범프 및 상기 절연층의 상면에, 레진층 및 구리층으로 이루어진 MFG를 적층하는 단계와;
    상기 MFG층의 구리층을 제거하는 단계와;
    상기 범프의 일부가 노출되도록 상기 범프에 대응하는 레진부위를 레이저가공하여 제거하는 단계와;
    상기 범프 및 레진 상면을 디스미어하는 단계와;
    디스미어된 상기 범프 및 레진 상면에 화학동도금을 하는 단계와;
    상기 화학동도금 공정 후, 동박층을 형성하고 이 동박층에 회로패턴을 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
  2. 청구항 1에 있어서,
    상기 범프를 형성하는 단계는,
    원자재에 레지스트를 형성하는 단계와, 상기 원자재 및 레지스트 상면에 범프도금을 수행하는 단계와, 상기 레지스트를 박리하는 단계를 포함하는 인쇄회로기판 제조방법.
  3. 청구항 1에 있어서,
    상기 회로패턴을 형성하는 단계는,
    기판 표면에 드라이필름을 밀착형성하는 단계와, 회로패턴을 형성하기 위하여 상기 드라이필름을 선택적으로 식각하는 단계와; 상기 드라이필름을 식각한 후 전기동도금을 하는 단계와; 전기동도금을 실행한 후, 상기 드라이필름을 박리하고 플래시 에칭하는 단계를 포함하는 인쇄회로기판 제조방법.
KR1020100048715A 2010-05-25 2010-05-25 범프가 형성된 인쇄회로기판의 제조방법 KR101048597B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100048715A KR101048597B1 (ko) 2010-05-25 2010-05-25 범프가 형성된 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100048715A KR101048597B1 (ko) 2010-05-25 2010-05-25 범프가 형성된 인쇄회로기판의 제조방법

Publications (1)

Publication Number Publication Date
KR101048597B1 true KR101048597B1 (ko) 2011-07-12

Family

ID=44923489

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100048715A KR101048597B1 (ko) 2010-05-25 2010-05-25 범프가 형성된 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101048597B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733814B1 (ko) 2006-05-23 2007-07-02 삼성전기주식회사 인쇄회로기판 제조방법
KR20070085952A (ko) * 2004-12-03 2007-08-27 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 다층배선기판 및 그 제조방법
KR20070094896A (ko) * 2004-12-03 2007-09-27 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 다층배선기판의 제조방법
KR100866577B1 (ko) 2007-09-28 2008-11-03 삼성전기주식회사 인쇄회로기판의 층간 도통방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070085952A (ko) * 2004-12-03 2007-08-27 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 다층배선기판 및 그 제조방법
KR20070094896A (ko) * 2004-12-03 2007-09-27 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 다층배선기판의 제조방법
KR100733814B1 (ko) 2006-05-23 2007-07-02 삼성전기주식회사 인쇄회로기판 제조방법
KR100866577B1 (ko) 2007-09-28 2008-11-03 삼성전기주식회사 인쇄회로기판의 층간 도통방법

Similar Documents

Publication Publication Date Title
US7802361B2 (en) Method for manufacturing the BGA package board
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101062095B1 (ko) 유전층에 도전성 엘리먼트를 내장하는 방법
JP2012142559A (ja) 多層配線基板及びその製造方法
US9572250B2 (en) Printed circuit board and method for manufacturing the same
EP3557957B1 (en) Wiring substrate, multilayer wiring substrate, and method for manufacturing wiring substrate
TW201511626A (zh) 晶片封裝基板及其製作方法
TWI656819B (zh) 柔性電路板製作方法
KR20100061021A (ko) 2중 시드층을 갖는 인쇄회로기판 및 그 제조방법
KR100772432B1 (ko) 인쇄 회로 기판 제조 방법
CN108353510B (zh) 多层印刷配线基板及其制造方法
KR101184856B1 (ko) 감광성 절연재를 이용한 인쇄회로기판 제조 방법
KR20120130515A (ko) 회로 기판 및 그의 제조 방법
KR101048597B1 (ko) 범프가 형성된 인쇄회로기판의 제조방법
KR101167422B1 (ko) 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
JP2004186354A (ja) 多層配線基板の製造方法
KR100990575B1 (ko) 미세 패턴을 갖는 인쇄회로기판 및 그 제조 방법
TWI487452B (zh) 線路板及其製作方法
KR101194552B1 (ko) 인쇄회로기판 및 그 제조방법
KR20100095742A (ko) 임베디드 기판 제조방법 및 이를 이용한 임베디드 기판 구조
JP2010087222A (ja) プリント配線板の製造方法及びプリント配線板
KR101128584B1 (ko) 반도체 패키지용 코어리스 기판 제조 방법과 이를 이용한 코어리스 기판
KR101119420B1 (ko) 인쇄회로기판의 제조방법
TW201023704A (en) Circuit routing of printed circuit board by laser and its fabricating method
KR101905881B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140625

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150706

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee