KR20070085952A - 다층배선기판 및 그 제조방법 - Google Patents

다층배선기판 및 그 제조방법 Download PDF

Info

Publication number
KR20070085952A
KR20070085952A KR1020077013004A KR20077013004A KR20070085952A KR 20070085952 A KR20070085952 A KR 20070085952A KR 1020077013004 A KR1020077013004 A KR 1020077013004A KR 20077013004 A KR20077013004 A KR 20077013004A KR 20070085952 A KR20070085952 A KR 20070085952A
Authority
KR
South Korea
Prior art keywords
copper foil
oxide film
insulating layer
bump
thickness
Prior art date
Application number
KR1020077013004A
Other languages
English (en)
Inventor
카즈히로 시미즈
미츠유키 타카야스
키요에 나가이
Original Assignee
소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 filed Critical 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤
Publication of KR20070085952A publication Critical patent/KR20070085952A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0315Oxidising metal
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49156Manufacturing circuit on or in base with selective destruction of conductive paths
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49162Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 층간 접속을 위한 범프가 매립된 절연층 위에 구리박이 열압착되고, 상기구리박과 범프가 전기적으로 접속되어 이루어진 다층배선기판에 관한 것이다. 구체적으로는 상기 구리박은 상기 범프 및 절연층과 접하는 면에 두께 50 Å 내지 350 Å의 산화막이 형성되어 있다. 제조시에는 예를 들어 산세정에 의해 열압착하는 구리박의 산화피막을 제거한 후, 자외선을 조사해서 적정한 두께의 산화막을 형성한다. 이것에 의해, 구리박과 범프의 전기적인 접속 신뢰성을 충분히 확보하여, 구리박과 절연층의 기계적인 접속 강도도 충분히 확보하는 것이 가능하다.
구리박, 범프, 절연층, 다층배선기판

Description

다층배선기판 및 그 제조방법{MULTILAYER PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING SAME}
본 발명은 범프에 의해 층간 접속을 행하는 다층배선기판 및 그 제조 방법 에 관한 것으로서, 특히, 접속 신뢰성 및 접합 신뢰성을 확보한 신규의 다층배선기판 및 그 제조 방법에 관한 것이다.
소위 빌드업(buildup) 다층배선기판을 제조하기 위해서는 절연층과 도체층을 순차 적층하고, 각 도체층을 소정의 배선 패턴으로 패터닝하는 동시에, 각 도체층 간의 층간 접속을 도모할 필요가 있고, 도체층에 있어서의 미세 패턴의 형성과 효율적인 층간 접속의 실현이 중요한 기술로 된다.
종래, 빌드업 다층배선기판의 제조 방법으로서, 구리박에 범프를 형성하고, 이것을 절연막에 매립한 후, 이 위에 구리박을 맞붙여 범프와의 접속을 취하는 방법이 알려져 있다(예를 들어, 특허문헌 1: 일본국 공개특허 제2003-129259호 공보 등을 참조).
상기 특허문헌 1에 기재된 발명은 범프 형성을 위한 선택적 에칭 방법 및 선택적 에칭장치에 관한 것이지만, 다층배선 회로기판 제조기술로서, 범프 형성용의 구리박의 한쪽 주면에 에칭 배리어(barrier)층을 형성하고, 이 에칭 배리어층의 주 면에 도체회로 형성용의 구리박을 형성한 배선회로기판 형성용 부재를 기재(base)로서 이용하고, 그것을 적당하게 가공함으로써 다층배선 회로기판을 얻는 기술이 개시되어 있다.
상기 다층배선 회로기판 제조기술에서는 우선 상기 배선 회로기판 형성용 부재의 구리박을 선택적 에칭해서 층간 접속용의 범프를 형성하고, 범프 사이를 절연층에 의해 메우고, 각 범프 사이를 절연한다. 다음에, 절연층, 범프의 윗면 위에 도체회로 형성용의 구리박을 형성한다. 이어서, 상하 양면의 구리박을 선택적 에칭함으로써 배선막을 형성한다. 이에 따라 상하 양면의 배선막을 가지고, 또 배선막 사이가 범프에 의해 접속된 다층배선기판이 형성된다.
그러나, 상기 다층배선 회로기판 제조기술에 의해 제작되는 다층배선기판에서는 성형열압착으로 구리박과 범프의 전기적 접속을 취하고 있기 때문에, 접속 신뢰성의 확보가 큰 과제로 되고 있다. 상기한 바와 같이, 범프 형성 후에 절연층을 형성하고, 범프의 윗면 위에 도체회로 형성용의 구리박을 형성하지만, 구리박은 열압착에 의해 절연층 위에 맞붙게 된다. 이때, 구리박과 범프의 선단면은 단지 접하고 있을 뿐의 상태인 바, 결합력이 약하고, 근소한 외력에 의해 접속 불량을 일으키는 등, 접속 신뢰성의 점에서 과제가 많다.
이러한 상황으로부터, 종래는 범프 접속(구리박과 범프의 선단면의 접속)을 우선하여, 사용하는 구리박은 가능한 한 산화시키지 않도록 해서, 소위 순 구리 상태에서 열압착을 행하고 있다. 범프 접속을 고려했을 경우, 예를 들면, 구리박 표면에 산화막이 형성되어 있으면 도통면에서 불리하여, 금속끼리 접하고 있는 편이 바람직하다. 그래서, 종래에는 사용하는 구리박의 산화 피막을 제거하고, 즉시 열압착을 행함으로써 산화막에 의한 접속 신뢰성을 최대한 억제하도록 하고 있다.
그러나, 본 발명자들이 여러 가지 검토를 거듭한 결과, 구리박 표면의 산화막을 제거해서 열압착을 행하면, 절연층에 대한 구리박의 밀착성이 부족하여, 열압착된 구리박의 접합 강도를 충분하게 확보할 수 없는 것을 알 수 있었다. 실제로, 열압착한 구리박의 박리(peel) 강도를 측정하면, 5 N/㎝ 정도이며, 요구되는 박리 강도(6 내지 10 N/㎝ 정도)를 크게 밑돌고 있는 것이 확인되었다. 상기 접합 강도의 부족은 구리박의 준비되지 않은 박리 등의 원인이 되어, 상기 접속 신뢰성의 부족 이상으로 큰 문제이다.
발명의 개시
본 발명은 이러한 종래의 실정을 감안하여 제안된 것으로, 구리박과 범프의 접속 신뢰성이 우수하고, 게다가 구리박과 절연층의 밀착성도 충분히 확보할 수 있으며, 접합 신뢰성도 우수한 다층배선기판을 제공하는 것을 목적으로 하고, 게다가, 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 다층배선기판은 층간 접속을 위한 범프가 매립된 절연층 위에 구리박이 열압착되어서, 상기 구리박과 범프가 전기적으로 접속되어 이루어진 다층배선기판으로, 상기 구리박은 상기 범프 및 절연층이 접하는 면에 두께 50 Å 내지 350 Å의 산화막이 형성되어 있는 것을 특징으로 한다.
본 발명에 있어서의 최대의 특징은 표면의 산화막을 완전하게 제거한 상태에서 구리박을 열압착하는 것이 아니라, 적절하게 산화막이 형성된 구리박을 이용해서, 이것을 열압착함으로써 접속 신뢰성과 접합 신뢰성을 양립시키고 있는 점에 있다.
구리박을 예를 들면 폴리이미드 수지로 이루어진 절연층에 열압착할 경우, 구리박 자체의 표면요철만의 밀착보다도, 구리박을 산화시킨 쪽이 밀착이 향상한다. 다만, 구리박 표면의 산화막의 두께가 두꺼워지면, 범프 접속의 신뢰성이 저하한다. 그래서, 본 발명에서는 구리박 표면에 형성하는 산화막의 두께를 적정한 범위로 규제함으로써, 접속 신뢰성과 접합 신뢰성의 양립을 실현하고 있다. 즉, 본 발명에서는 열압착하는 구리박의 표면에 50 Å 이상의 산화막을 형성함으로써 절연층에 대한 밀착성이 충분히 확보된다. 한편, 열압착하는 구리박의 표면의 산화막의 두께를 350 Å 이하로 함으로써, 구리박과 범프 사이의 접속의 신뢰성도 충분히 확보된다.
한편, 본 발명의 다층배선기판의 제조방법은 층간 접속을 위한 범프가 형성된 기재 위에 절연층을 형성하는 공정; 상기 절연층 위에 구리박을 열압착하는 공정; 및 상기 구리박을 패터닝하는 공정을 포함하고, 상기 열압착하는 구리박은 미리 산세정에 의해 산화 피막을 제거한 후, 범프 및 절연층과 접하는 면에 자외선을 조사하고, 산화막을 형성해 두는 것을 특징으로 한다.
상기한 바와 같이, 구리박의 열압착시, 구리박 표면의 산화막의 두께를 적정하게 제어할 필요가 있다. 예를 들면 구리박의 표면의 산화피막은 산세정에 의해 제거할 수 있지만, 그 후의 산화막의 형성을 방치해서 재산화에 의해 행하면, 형성되는 산화막의 막두께가 불안정해서, 확실하게 상기 범위로 제어하는 것은 어렵다. 본 발명에서는 재산화를 자외선을 조사함으로써 행하고 있어, 이것에 의해 구리박 표면의 산화량이 적정하게 제어된다.
이상과 같은 본 발명에 의하면, 배선층을 구성하는 구리박과 범프의 전기적인 접속 신뢰성을 충분히 확보할 수 있고, 동시에 구리박과 절연층의 기계적인 접합 강도도 충분하게 확보하는 것이 가능하다. 따라서, 본 발명에 의하면, 신뢰성이 높은 다층배선기판을 제공하는 것이 가능하다.
발명을 실시하기 위한 최선의 형태
이하, 본 발명을 적용한 다층배선기판 및 그 제조 방법에 대해서, 도면을 참조해서 상세히 설명한다.
우선, 본 발명의 다층배선기판의 구성에 관한 이해를 용이하게 하기 위하여, 그 제조방법에 관하여 설명한다. 본 발명의 다층배선기판을 제조하기 위해서는, 도 1 중 1단계째에 나타낸 바와 같이, 범프 형성을 위한 구리박(1)과, Ni 등으로 이루어진 에칭 배리어층(2)과, 제1배선층이 되는 구리박(3)을 적층해서 이루어진 클래드재를 준비한다. 여기서, 상기 에칭 배리어층(2)은 구리박(1)에 대하여 에칭 선택성을 갖고 있어, 구리박(1)을 에칭할 때 에칭스토퍼로 된다. 또한, 구리박(3)은 최종적으로는 패터닝에 의해 배선층으로 되지만, 이 단계에서는 상기 구리박(1) 및 에칭 배리어층(2)을 에칭함으로써 형성되는 범프를 지지하는 지지체로서도 기능하는 것이다.
그리고, 도 1 중 2단계째에 나타낸 바와 같이 상기 구리박(1)을 에칭해서 범프(4)를 형성한다. 이 구리박(1)의 에칭은 산성 에칭액에 의한 에칭과, 알칼리성 에칭액에 의한 에칭을 조합시켜서 행하는 것이 바람직하다. 즉, 구리박(1) 위에 마스크로 되는 레지스트 막(도면에 도시는 생략함)을 형성한 후, 산성 에칭액(예를 들면 염화 제이구리)을 분사한다. 이것에 의해 구리박(1)이 에칭되지만, 이 산성 에칭액에 의한 에칭 깊이는 구리박(1)의 두께보다도 얕게 해서, 에칭 배리어층(2)이 노출하지 않는 범위에서 행한다. 이어서, 수세(린스) 후에, 알칼리 에칭액(예를 들어, 수산화암모늄)에 의해 구리박(1)의 잔부를 에칭한다. 알칼리 에칭액은 에칭 배리어층(2)을 구성하는 Ni를 거의 침투하는 일이 없고, 따라서, 에칭 배리어층(2)은 이 알칼리 에칭액에 의한 에칭의 스토퍼로서 기능한다. 또, 이때 알칼리 에칭액의 pH는 8.0 이하로 하는 것이 바람직하다. 알칼리 에칭액을 상기 pH로 함으로써, 에칭 배리어층(2)을 침투하지 않고, 구리박(1)을 비교적 빠르게 에칭할 수 있다. 또한, 상기 범프(4)의 형성 후, 상기 에칭 배리어층(2)도 제거하지만, 이 경우에는 에칭 배리어층(2)인 Ni만을 에칭 제거하고, 그 밑의 구리박(3)에 대해서는 거의 이것을 침투하는 일이 없는 에칭액을 이용한다.
다음에, 도 1 중 3단계째에 나타낸 바와 같이, 상기 범프(4) 사이를 메우는 형태로 절연층(5)을 형성한다. 절연층(5)은 예를 들면 폴리이미드 등의 수지재료를 도포함으로써 혹은 수지 필름을 열압착함으로써 형성할 수 있다. 여기에서 사용하는 수지재료로서는 특히 도금에 대한 밀착성이나 유리전이점, 선팽창계수 등을 고려할 필요가 없이, 필요한 특성 등에 따라 임의의 것을 선택할 수 있다. 또한, 그 두께 등도 제약되는 일은 없다.
상기 절연층(5)의 형성 후, 범프(4)의 선단면(4a)이 드러나도록, 예를 들어 표면을 연마하고, 도 1 중 4단계째에 나타낸 바와 같이, 이 위에 제2 배선층이 되는 구리박(6)을 배치하고, 도 1 중 5단계째에 나타낸 바와 같이 열압착 등의 수법에 의해 서로 붙인다. 이때, 구리박(6)에는 미리 산화막(6a)을 형성해 둔다.
다만, 이 경우, 상기 산화막(6a)의 두께는 적정한 두께, 구체적으로는 50 Å 내지 350 Å의 범위 내가 되도록 제어할 필요가 있다. 더 바람직하게는 150 Å 내지 250 Å이다. 보통, 구리박의 표면에는 산화 피막이 형성되어 있지만, 그 두께는 상기 범위를 초과해서 두꺼운 방향에 있다. 이러한 두께가 두꺼운 산화 피막이 형성된 구리박을 그대로 이용하면, 범프 접속의 신뢰성을 확보하는 것은 어렵다. 그래서, 본 발명에서는 상기 구리박 표면의 산화 피막을 한번 제거한 후, 구리박(6)의 범프(4)나 절연층(5)이 접하는 면에 적정한 두께의 산화막(6a)을 형성한다.
여기에서, 구리박(6)의 표면에 형성되어 있는 두께가 두꺼운 산화 피막을 제거하기 위해서는 예를 들면 산세정을 행하면 된다. 적당한 농도의 염산수용액에 의해 구리박(6)의 표면을 세정하면, 표면의 산화 피막을 효율적으로 제거할 수 있다. 이 경우, 구리박(6) 표면의 산화 피막을 가능한 한 제거할 수 있는 조건으로 산세정을 행하는 것이 바람직하다.
다음에, 상기 구리박(6)의 표면에 적정한 두께의 산화막(6a)을 형성하지만, 이 산화막(6a)의 형성은 상기 산세정 후 자외선을 조사함으로써 행한다. 산화막(6a)의 두께를 적정한 범위 내에 제어하기 위해서는 그다지 급격한 산화는 바람직하지 못하고, 상기 자외선 조사가 유효하다. 자외선 조사에 의한 산화막(6a)의 형성에 있어서는 조사 시간 등을 선정함으로써, 산화막(6a)의 두께를 임의로 제어하는 것이 가능하며, 산화막(6a)의 두께를 용이하게 상기 범위 내에 설정하는 것이 가능하다.
또한, 상기 구리박(6)의 상기 산화막(6a)을 형성한 면과는 반대쪽 면에 대해서는, 마찬가지로 산화막을 형성해도 되고, 혹은 방청 처리를 실시해도 된다. 방청 처리로서는 니켈·크롬·아연의 복합도금막의 형성이나, 실란 커플링제에 의한 처리 등을 들 수 있다.
상기 적정한 두께의 산화막(6a)이 형성된 구리박(6)을 절연층(5) 위에 서로 맞붙여, 범프 접속을 행하지만, 상기 맞붙임(성형)은 소위 열압착에 의해 행한다. 도 2는 열압착을 실시할 때의 제품[도 1 중 5단계째에 나타낸 적층체]의 중첩 상태를 나타낸 것이다.
구리박(6)의 열압착시, 도 1 중 4단계째 혹은 도 1 중 5단계째에 나타낸 적층체를 스테인레스판(22) 사이에 반복해서 배치하고, 일괄해서 열압착을 행한다. 최외부의 스테인레스판(22)의 바깥쪽에는 각각 쿠션재(23)를 배치하고, 이들 쿠션재(23)를 통해서 프레스기(24) 사이에 끼운다.
여기서, 상기 적층체는 스테인레스판(22)에 의해 바로 끼우고 있고, 따라서, 각 스테인레스판(22)은 경면 마무리 처리해둔다. 프레스 때의 압력은 90 내지 150 ㎏/㎠ 정도, 프레스 온도는 335℃ 정도이다. 도 3은 프레스(열압착) 시의 온도 프로파일, 압력 프로파일, 진공 프로파일의 일례를 나타낸 것이다. 본 예에서는, 미리 200℃에서 예비가열한 후, 335℃까지 온도를 올리고, 압력 110 ㎏/㎠로 프레스하고 있다. 진공도는 1.3 ㎪이다.
상기 구리박(6)의 열압착 후, 도 1 중 6단계째에 나타낸 바와 같이, 앞뒤 양면의 도체층(구리박(6) 및 구리박(3))을 원하는 배선 패턴에 따라 패터닝하고, 배선층으로 한다. 상기 패터닝은 통상의 포토리소그래피 기술 및 에칭 기술에 의해 행할 수 있다.
이상의 방법에 의해 제작되는 다층배선기판에서는 구리박(6)의 표면에 적정한 두께의 산화막(6a)이 형성되어 있기 때문에, 구리박(6)과 절연층(5) 사이는 충분한 기계적 강도를 가져서 밀착성 양호하게 결합된다. 한편, 구리박(6)과 범프(4)의 선단면(4a) 사이에는, 산화막(6a)이 개재되는 것으로 되지만, 그 두께가 얇기 때문에, 전기적인 접속 신뢰성이 충분히 확보된다. 따라서, 본 실시예의 다층배선기판에서는, 전기적인 접속 신뢰성과 기계적인 접합 신뢰성이 양립되어, 모든 면에 있어서 신뢰성이 높은 다층배선기판이 실현된다.
또한, 전술한 다층배선기판에 있어서, 상기한 바와 같이 전기적인 접속 신뢰성과 기계적인 접합 신뢰성을 양립시키기 위해서는 구리박(6)의 표면의 산화막(6a)의 두께가 중요하다. 구리박(6)의 표면을 지나치게 산화시키면, 범프(4)와의 접속을 할 수 없게 되어버린다. 따라서, 본 발명에서는 상기 산화막(6a)의 두께를 50 Å 내지 350 Å의 범위 내로 한다. 산화막(6a)의 두께가 50 Å 미만이면, 절연층(5)에 대해서 충분한 밀착성을 확보하기가 어렵게 될 우려가 있다. 반대로, 상기 산화막(6a)의 두께가 350 Å을 초과하면, 범프 접속에 지장을 초래하여, 접속 신뢰성을 손상시킬 우려가 있으므로, 바람직하게는 150 Å 내지 250 Å이다.
도 1은 다층배선기판의 제조 프로세스의 일례를 나타낸 것으로, 1단계째는 클래드재를 나타낸 단면도, 2단계째는 범프 형성공정을 나타낸 단면도, 3단계째는 절연층 형성공정을 나타낸 단면도, 4단계째는 구리박 배치공정을 나타낸 단면도, 5단계째는 구리박 열압착 공정을 나타낸 단면도, 6단계째는 구리박 패터닝 공정을 나타낸 단면도;
도 2는 열압착 공정에 있어서의 중첩 상태를 나타낸 단면도;
도 3은 열압착 공정에 있어서의 온도, 압력, 진공도의 프로파일을 도시한 도면;
도 4는 산세정 전후 및 자외선 조사 후에 있어서의 산화막의 두께의 차이를 나타낸 특성도;
도 5는 도 4의 일부를 확대해서 나타낸 특성도;
도 6은 구리박 표면의 산화막의 두께와 박리 강도의 관계를 나타낸 특성도;
도 7은 구리박 표면의 산화막의 두께와 접속 수율의 관계를 나타낸 특성도.
이하, 본 발명을 적용한 실시예에 대해서, 실험 결과를 기초로 해서 설명한다.
전술한 도 1에 나타낸 프로세스에 따라, 범프가 부착된 구리박에 폴리이미드 수지로 이루어진 절연층을 형성하고, 여기에 구리박을 열압착하였다. 사용한 구리박의 두께는 12 ㎛였다. 구리박은 산세정한 후, 자외선 조사함으로써 그 표면에 산화막을 형성하였다. 이때, 산세정 조건이나 자외선 조사 조건 등을 조절함으로써, 표면의 산화막의 두께를 제어했다. 도 4 및 도 5는 산세정전, 산세정후 및 자외선 조사후의 산화막의 두께를 나타낸 것이다.
열압착은 도 2에 나타낸 방법으로 행하고, 또 열압착 때의 온도 프로파일, 압력 프로파일, 진공 프로파일은 도 3에 나타낸 바와 같이 행하였다. 프레스 압력은 110 ㎏/㎠, 프레스 온도는 335℃이다.
구리박을 열압착한 후, 구리박의 박리 강도를 측정하였다. 구리박 표면의 산화막의 두께와 박리 강도의 관계를 도 6에 나타낸다. 또한, 구리박 표면의 산화막의 두께는 단위면적당의 산화도[단위: mc(밀리 쿨롱)]에 의해 산출하였다.
이 도 6으로부터, 구리박 표면의 산화막의 두께가 두꺼울수록 박리 강도가 향상하는 것을 알 수 있다.
특히, 산화막의 두께가 150 Å 이상인 영역에 있어서, 박리 강도 8 N/㎝ 이상의 높은 밀착성이 실현되고 있다. 다만, 산화막의 두께를 250 Å을 넘어서 두껍게 해도, 박리 강도의 상승은 거의 볼 수 없으므로, 이 영역에서는 박리 강도 향상 효과가 포화되어 있는 것을 알 수 있다.
한편, 열압착한 구리박과 범프 사이의 접속 신뢰성을 알기 위해서, 접속 수율을 조사하였다. 이 접속 수율은 범프수가 5000개인 다층배선기판을 제작했을 때에, 접속 불량에 의한 수율 저하에 의해 평가하였다. 그 결과를 도 7에 나타낸다. 구리박 표면의 산화막의 두께가 350 Å을 초과하면, 접속 수율이 급격하게 저하하여, 접속 신뢰성이 크게 손상되는 것을 알 수 있었다.
이상, 본 발명에 의하면, 배선층을 구성하는 구리박과 범프의 전기적인 접속 신뢰성을 충분히 확보할 수 있고, 동시에 구리박과 절연층의 기계적인 접합 강도도 충분하게 확보하는 것이 가능하다. 따라서, 본 발명에 의하면, 신뢰성이 높은 다층배선기판을 제공하는 것이 가능하다

Claims (5)

  1. 층간 접속을 위한 범프가 매립된 절연층 위에 구리박이 열압착되고, 상기 구리박과 범프가 전기적으로 접속되어 이루어진 다층배선기판에 있어서,
    상기 구리박은 상기 범프 및 절연층과 접하는 면에 두께 50 Å 내지 350 Å의 산화막이 형성되어 있는 것을 특징으로 하는 다층배선기판.
  2. 제 1항에 있어서, 상기 산화막의 두께는 150 Å 내지 250 Å인 것을 특징으로 하는 다층배선기판.
  3. 제 1항 또는 제 2항에 있어서, 상기 절연층은 폴리이미드 수지에 의해 형성되어 있는 것을 특징으로 하는 다층배선기판.
  4. 층간 접속을 위한 범프가 형성된 기재 위에 절연층을 형성하는 공정;
    상기 절연층 위에 구리박을 열압착하는 공정; 및
    상기 구리박을 패터닝하는 공정을 포함하되,
    상기 열압착하는 구리박은 미리 산세정에 의해 산화 피막을 제거한 후, 범프 및 절연층과 접하는 면에 자외선을 조사하여, 산화막을 형성해 두는 것을 특징으로 하는 다층배선기판의 제조 방법.
  5. 제 4항에 있어서, 상기 산화막의 두께를 50 Å 내지 350 Å으로 하는 것을 특징으로 하는 다층배선기판의 제조 방법.
KR1020077013004A 2004-12-03 2005-09-29 다층배선기판 및 그 제조방법 KR20070085952A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004352057A JP4509757B2 (ja) 2004-12-03 2004-12-03 多層配線基板の製造方法
JPJP-P-2004-00352057 2004-12-03

Publications (1)

Publication Number Publication Date
KR20070085952A true KR20070085952A (ko) 2007-08-27

Family

ID=36564867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077013004A KR20070085952A (ko) 2004-12-03 2005-09-29 다층배선기판 및 그 제조방법

Country Status (6)

Country Link
US (1) US7963030B2 (ko)
JP (1) JP4509757B2 (ko)
KR (1) KR20070085952A (ko)
CN (1) CN101084703B (ko)
TW (1) TW200621098A (ko)
WO (1) WO2006059427A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101048597B1 (ko) * 2010-05-25 2011-07-12 주식회사 코리아써키트 범프가 형성된 인쇄회로기판의 제조방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5824844B2 (ja) * 2011-04-18 2015-12-02 大日本印刷株式会社 電子ペーパー用背面電極基材および電子ペーパー
CN104703399A (zh) * 2013-12-06 2015-06-10 富葵精密组件(深圳)有限公司 电路板及其制作方法
CN106735922B (zh) * 2017-01-16 2018-10-09 深圳顺络电子股份有限公司 一种叠层电子元件及其制备方法
CN111819077B (zh) * 2018-03-09 2023-07-07 株式会社有泽制作所 层叠体及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07116640B2 (ja) * 1991-04-12 1995-12-13 株式会社日立製作所 金属銅箔、及びその製造方法
JP3345961B2 (ja) * 1992-06-05 2002-11-18 松下電器産業株式会社 銅または銅合金の低温拡散接合方法およびそれを用いた導電ペーストおよび多層配線基板の製造方法
JP3070027B2 (ja) * 1993-04-21 2000-07-24 富士通株式会社 配線基板の製造方法
JPH0946041A (ja) * 1995-07-26 1997-02-14 Toshiba Corp 印刷配線板の製造方法
EP1013650B1 (en) * 1998-10-30 2007-01-24 Hitachi Chemical DuPont MicroSystems Ltd. Tetracarboxylic dianhydride, derivative and production thereof, polyimide precursor, polyimide, resin composition, photosensitive resin composition, method of forming relief pattern, and electronic part
US6787462B2 (en) * 2001-03-28 2004-09-07 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device having buried metal wiring
JP2003309368A (ja) * 2002-02-13 2003-10-31 North:Kk 多層配線回路基板と、その製造方法
JP3526838B2 (ja) 2001-10-22 2004-05-17 株式会社ノース 銅膜又は銅系膜に対する選択的エッチング方法と、選択的エッチング装置。
JP4294967B2 (ja) * 2003-02-13 2009-07-15 デンカAgsp株式会社 多層配線基板及びその製造方法
JP3954984B2 (ja) * 2003-05-12 2007-08-08 デプト株式会社 配線回路基板とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101048597B1 (ko) * 2010-05-25 2011-07-12 주식회사 코리아써키트 범프가 형성된 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
WO2006059427A1 (ja) 2006-06-08
CN101084703A (zh) 2007-12-05
US7963030B2 (en) 2011-06-21
CN101084703B (zh) 2010-09-08
TW200621098A (en) 2006-06-16
US20090288857A1 (en) 2009-11-26
TWI342169B (ko) 2011-05-11
JP2006165130A (ja) 2006-06-22
JP4509757B2 (ja) 2010-07-21

Similar Documents

Publication Publication Date Title
KR100548607B1 (ko) 배선막간 접속용 부재, 그 제조방법 및 다층배선기판의제조방법
JP4322402B2 (ja) プリント配線基板及びその製造方法
JP3921595B2 (ja) 多層印刷回路基板のインターコネクト方法
JP4055768B2 (ja) 多層回路基板の製造方法
KR20070085952A (ko) 다층배선기판 및 그 제조방법
KR20080088111A (ko) 인쇄회로기판 제조방법
KR101168879B1 (ko) 다층배선기판의 제조방법
JP2010050351A (ja) 配線基板の製造方法
JP3568830B2 (ja) 印刷配線板の製造方法
JP4413522B2 (ja) 配線転写シートとその製造方法、および配線基板とその製造方法
TW201404262A (zh) 複合多層配線基板及其製造方法
JP3902752B2 (ja) 多層回路基板
JP2007208229A (ja) 多層配線基板の製造方法
JP4684454B2 (ja) プリント配線基板の製造方法及びプリント配線基板
KR20060018220A (ko) 플렉시블 회로기판 및 그 제조방법과 플렉시블 다층배선회로기판 및 그 제조방법
JP2002124762A (ja) 多層プリント配線板の製造方法
JP2005136361A (ja) 配線基板の製造方法
JP4189588B2 (ja) 多層配線基板の製造方法
JP4732411B2 (ja) 多層配線回路形成用基板の製造方法
JP4459131B2 (ja) 多層配線回路形成用基板の製造方法
JP2006060047A (ja) 配線基板とその製造方法
JP2007042721A (ja) 多層配線基板とその製造方法
JP2004066702A (ja) 樹脂フィルムへの銅箔貼り付け方法およびプリント基板の製造方法
JP2006041299A (ja) 半導体装置用テープキャリアおよびその製造方法
JP2006165132A (ja) 多層配線基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application