CN101084703A - 多层布线基板及其制作方法 - Google Patents

多层布线基板及其制作方法 Download PDF

Info

Publication number
CN101084703A
CN101084703A CNA2005800415526A CN200580041552A CN101084703A CN 101084703 A CN101084703 A CN 101084703A CN A2005800415526 A CNA2005800415526 A CN A2005800415526A CN 200580041552 A CN200580041552 A CN 200580041552A CN 101084703 A CN101084703 A CN 101084703A
Authority
CN
China
Prior art keywords
copper foil
film
oxide
projection
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800415526A
Other languages
English (en)
Other versions
CN101084703B (zh
Inventor
清水和浩
高安光之
永井清惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Chemical and Information Device Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemical and Information Device Corp filed Critical Sony Chemical and Information Device Corp
Publication of CN101084703A publication Critical patent/CN101084703A/zh
Application granted granted Critical
Publication of CN101084703B publication Critical patent/CN101084703B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49162—Manufacturing circuit on or in base by using wire as conductive path

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

一种多层布线基板，包括绝缘层、多个凸块以及铜箔。凸块埋设于绝缘层中，用于进行层间连接，该铜箔和凸块之间进行电连接。所述铜箔与所述凸块和绝缘层的接触面上形成厚度50
Figure 200580041552.6_AB_0
～350
Figure 200580041552.6_AB_0
的氧化膜。制作该基板时，例如，通过酸洗将待热压铜箔的原氧化膜去除后，用紫外线照射，从而形成适当厚度的氧化膜。这样，能够确保铜箔和凸块具有足够的电连接可靠性，并能够确保铜箔和绝缘层具有足够的机械连接强度。

Description

多层布线基板及其制作方法
技术领域
发明涉及由凸块进行层间连接的多层布线基板及其制作方法，特别涉及可确保连接可靠性和接合可靠性的新的多层布线基板及其制作方法。
背景技术
所谓的制作组合式(built-up)多层布线基板，即依次层叠了绝缘层和导体层，并在将各导体层构图蚀刻在布线构图上的同时，也需要将各导体层间进行层间连接，在导体层上形成精细构图并实现高效的层间连接是一种重要的技术。
过去组合式多层布线基板的制作方法，已知的方法是：在铜箔上形成凸块，将其埋入绝缘膜内后，再在凸块上贴合上铜箔，从而进行和凸块的连接(例如，参照专利文献1等)。
专利文献1记载的发明是有关用于形成凸块的选择式蚀刻方法、选择式的蚀刻装置，作为多层布线电路板的制作技术，公开了如下技术：在凸块形成用的铜箔的一主面上形成蚀刻阻障层(etching barrier)，在该蚀刻阻障层的主面上形成导体回路形成用的铜箔，将形成铜箔的布线电路板形成用构件作为基底来使用，通过适当加工这些布线电路板形成用构件来得到多层布线电路板。
在上述多层布线电路板制作技术中，首先，选择性地蚀刻所述布线电路板形成用构件的铜箔，形成层间连接用的凸块，由绝缘层将凸块间填充，各凸块间彼此绝缘。其次，在绝缘层、凸块的上面形成导体回路形成用的铜箔。再次，通过选择地刻蚀上下两面的铜箔来形成布线膜。这样，就具有上下两面的布线膜，并且布线膜间通过凸块就形成了连接的多层布线基板。
【专利文献1】特开2003-129259号公报
然而，通过上述多层布线电路板制作技术所制作的多层布线基板，由于是由成型热压方式而获得铜箔和凸块的电连接，确保连接可靠性就成为一个重大课题。如上所述，在凸块形成后再形成绝缘层，在凸块的上面形成导体回路形成用的铜箔，铜箔通过热压贴合在绝缘层上。此时，铜箔和凸块的前端面就仅仅是接触的状态，结合力较弱，仅用外力就会发生连接不良等，从而连接可靠性的课题就很多。
由于这样的状况，以前，优先凸块连接(铜箔和凸块的前端面的连接)，使使用的铜箔尽可能地不被氧化，进行所谓的在纯铜状态下的热压。考虑凸块连接的情况下，例如，当在铜箔表面形成氧化膜时，就不利于导通，同种金属接触的话会比较好。因此，以前去除使用的铜箔的氧化膜，直接进行热压的原因，是因为氧化膜会极力抑制连接可靠性。
但是，由本发明人反复各种研究的结果可知，当去除铜箔表面的氧化膜进行热压时，会使铜箔对绝缘层的贴合性不足，从而不能确保经热压铜箔有足够的接合强度。实际上，热压铜箔的剥除强度经测定为5牛顿/厘米(N/cm)左右，经确认与所要求的剥除强度(6～10N/cm左右)有很大的差距。上述接合强度的不足成为铜箔不经意剥离等的原因，是比上述连接可靠性的不足更大的问题。
发明内容
针对现有技术存在的问题，本发明的目的在于提供一种多层布线基板，进而提供该多层布线基板的制作方法，铜箔和凸块的连接可靠性良好，并且能够确保铜箔和绝缘层具有足够的贴合性，具有良好的接合可靠性。
为实现上述目的，本发明的多层布线基板，在埋设了用于层间连接的凸块的绝缘层上热压铜箔，该铜箔和凸块电连接，其特征在于，所述铜箔与所述凸块和绝缘层的接触面上形成厚度50埃()～350埃()的氧化膜。
本发明最大的特征是：不仅在完全去除表面氧化膜的状态下热压铜箔，而且使用适度形成氧化膜的铜箔，通过将其热压，从而具有同时满足连接可靠性和结合可靠性的特点。
例如将铜箔热压在由聚酰亚胺(polyimide，PI)形成的绝缘层上时，比起以铜箔自身表面的凹凸的贴合，将铜箔氧化可以更加提高贴合性。但是，当铜箔表面的氧化膜的厚度变厚时，凸块连接的可靠性就会降低。由此，本发明通过将铜箔表面上形成的氧化膜的厚度限制在适当的范围内，来实现连接可靠性和结合可靠性。即，本发明通过在热压铜箔表面上形成50以上的氧化膜，能确保对绝缘层具有足够的贴合性。另一方面，通过使热压铜箔表面的氧化膜的厚度在350以下，也能确保铜箔和凸块间具有足够的连接可靠性。
另一方面，本发明的多层布线基板的制作方法，其特征在于，具有：在形成了用于层间连接的凸块的基材上形成绝缘层的工序、在所述绝缘层上热压铜箔的工序、以及构图所述铜箔的工序，所述热压铜箔，预先通过酸洗去除原氧化膜后，用紫外线照射凸块和绝缘层的接触面，从而形成氧化膜。
如上所述，在热压铜箔时，需要适当控制铜箔表面的氧化膜的厚度。例如，虽然铜箔表面的原氧化膜能够通过酸洗去除，但先以酸洗去除，再进行氧化形成氧化膜，形成的氧化膜的膜厚就不稳定，确实很难控制在上述范围内。本发明通过照射紫外线进行再氧化，由此能够将铜箔表面的氧化量控制在适当的范围内。
根据本发明，能够充分确保构成布线层的铜箔和凸块的电连接的可靠性，同时，还能够充分确保铜箔和绝缘层的机械接合强度。由此，根据本发明，能够提供高可靠性的多层布线基板。
附图说明
图1表示多层布线基板的制作程序的一个例子，第1段为表示包覆材料的剖面图；第2段为表示凸块形成工序的剖面图；第3段为表示绝缘层形成工序的剖面图；第4段为表示铜箔配置工序的剖面图；第5段为表示铜箔热压工序的剖面图；第6段为表示铜箔构图工序的剖面图。
图2为表示在热压工序的重叠状态的剖面图。
图3为表示在热压工序的温度、压力、真空度的曲线图。
图4为表示酸洗前后及在紫外线照射后的氧化膜厚度不同的特性图。
图5为表示图4的部分放大特性图。
图6为表示铜箔表面氧化膜的厚度和剥离强度的关系的特性图。
图7为表示铜箔表面氧化膜的厚度和连接成品率的关系的特性图。
具体实施方式
以下，参照附图详细说明应用本发明的多层布线基板及其制作方法。
首先，说明其制作方法，以便更容易地理解本发明的多层布线基板的结构。为了制造本发明的多层布线基板，如图1所示，将用于层叠形成凸块的铜箔1、由镍(Ni)等形成的蚀刻阻障层2和形成第一布线层的铜箔3的金属包覆(clad)材料准备好。其中，上述的蚀刻阻障层2对铜箔l的蚀刻具有选择性，在蚀刻铜箔1时形成蚀刻限位块。此外，虽然铜箔3最终由构图形成布线层，但在此阶段，铜箔3作为支撑体，其具有支撑通过蚀刻前述铜箔1和蚀刻阻障层2形成的凸块的功能。
因此，如图1中第2段所示，蚀刻前述铜箔1从而形成凸块4。该铜箔1的蚀刻优选用酸性蚀刻液和碱性蚀刻液的组合来进行。即，在铜箔1上形成呈遮罩的抵抗膜(省略图示)后，喷洒酸性蚀刻液(例如氯化二铜)。这样将铜箔1蚀刻，由该酸性蚀刻液蚀刻的蚀刻深度要比铜箔1的厚度要浅，在蚀刻阻障层2不露出的范围内进行。其次，经过清洗(rinse)后，由碱性蚀刻液(例如氢氧化铵)蚀刻铜箔1的剩余部分。碱性蚀刻液几乎不会侵害到以镍所形成的蚀刻阻障层2，因此，蚀刻阻障层2就起到了中止该碱性蚀刻液蚀刻的作用。另外，此时，碱性蚀刻液的pH值优选是在8.0以下。通过使碱性蚀刻液为上述pH值，不会侵害到蚀刻阻障层2，从而能够比较快速地蚀刻铜箔1。此外，上述凸块4形成后，虽然上述蚀刻阻障层2也去除掉，但仅蚀刻去除掉蚀刻阻障层2的Ni，而其下的铜箔3几乎不会被蚀刻液侵蚀。
其次，如图1中第3段所示，由埋设上述凸块4间的形状来形成绝缘层5。绝缘层5，例如通过涂覆聚酰亚胺等树脂材料，或通过热压树脂膜能够形成。作为这里所使用的树脂材料，特别是不需要考虑对电镀的贴合性、玻璃态转变点、线膨胀系数等，而是能够选择与必要的特性等对应的任意材料。此外，其厚度等也不受限制。
上述绝缘层5形成后，例如研磨表面以使凸块4的前端面4a暴露出，如图1的第4段所示，在其上配置形成第二布线层的铜箔6，如图1中的第5段所示，通过热压等方法来贴合。此时，在铜箔6上预先形成氧化膜6a。
不过，这种情况下，上述酸化膜6a的厚度为适当的厚度，具体是必须控制在50～350的范围内。厚度优选为150～250。一般情况下，虽在铜箔的表面形成原氧化皮膜，但其厚度在厚度方向上会超过上述的范围。当直接使用形成具有这样厚度的较厚的原氧化膜的铜箔时，就很难确保凸块连接的可靠性。因此，本发明将上述铜箔表面的原氧化膜先去除后，铜箔6的和凸块4、绝缘层5的接触面上就形成适当厚度的氧化膜6a。
在此，为了去除在铜箔6表面上形成的厚度较厚的原氧化膜，例如可以用酸洗。如果通过适当浓度的盐酸水溶液清洗铜箔6的表面，就能够有效地去除表面的原氧化膜。这种情况下，优选是在可以尽可能地去除铜箔6表面的原氧化膜的条件下进行酸洗。
其次，在上述铜箔6的表面形成适当厚度的氧化膜6a，该氧化膜6a的形成是在上述酸洗后通过照射紫外线进行。为了将氧化膜6a的厚度控制在适当的范围内，优选采用不要太剧烈地氧化，上述紫外线照射就是有效的方法。在由紫外线照射形成氧化膜6a的过程中，通过选择照射时间等，可以随意控制氧化膜6a的厚度，从而可以容易地将氧化膜6a的厚度设定在上述范围内。
另外，在上述铜箔6的上述氧化膜6a的形成面和反面上，也可以以同样的方式形成氧化膜，或是进行防锈处理。防锈处理以电镀镍、铬、锌进行或通过硅烷偶联剂(Silane Coupling)进行等。
将形成上述适当厚度的氧化膜6a的铜箔粘合在绝缘层5上，进行凸块连接，上述粘合(成型)通过所谓的热压进行。图2表示实施热压时的产品(图1中第5段所示的层叠体)的重合状态。
铜箔6进行热压时，在不锈钢板22之间重复配置图1中第4段或图1中第5段所示的层叠体，一并进行热压。最外部的不锈钢板22的外侧上分别配置缓冲材料(cushion)23，通过该缓冲材料23将上述层叠体放入到压机24之间。
在此，上述层叠体由不锈钢板22直接夹置，从而，各不锈钢板22做镜面处理。加压时的压力在90～150kg/cm2的范围，加压温度在335℃左右。图3表示加压(热压)时的温度曲线、压力曲线、真空曲线的一个例子。在本例子中，预先预热到200℃后，升温至335℃，在压力110kg/cm2下加压。真空度为1.3kPa。
上述铜箔6热压后，如图中第6段所示，表面和背面两面的导体层(铜箔6和铜箔3)以所要求的布线构图进行构图并形成布线层。上述构图可通过常规的微影(photolithography)技术和蚀刻技术进行。
通过以上制作的多层布线基板由于在铜箔6的表面形成有适当厚度的氧化膜6a，铜箔6和绝缘层5之间就以充分的机械强度、良好的贴合性被结合在一起。另一方面，虽然氧化膜6a介于铜箔6和凸块4的前端面4a之间，由于其厚度较薄，能够确保具有足够的电连接的可靠性。因此，本实施方式的多层布线基板能够同时满足电连接可靠性和机械的接合可靠性，实现在各方面都具有高可靠性的多层布线基板。
另外，在上述的多层布线基板上，为了同时满足如上所述的电连接可靠性和机械的接合可靠性，铜箔6表面的氧化膜6a的厚度就很重要。当使铜箔6表面氧化过度时，就使得和凸块4的连接失败。从而，本发明使上述氧化膜6a的厚度在50～350的范围内。当氧化膜6a的厚度不足50时，对绝缘层5可能就会难以确保具有足够的贴合性。反之，当氧化膜6a的厚度超过350时，就会导致对凸块连接的妨碍，可能就会损害连接可靠性。优选是在150～250的范围内。
实施例
以下，基于实验结果说明应用本发明的实施例。
按照之前的图1所示的程序，在带有凸块的铜箔上形成由聚酰亚胺树脂制成的绝缘层，并在绝缘层上热压铜箔。使用的铜箔的厚度为12微米(μm)。铜箔在酸洗后，通过紫外线照射在表面形成氧化膜。此时，通过控制酸洗的条件、紫外线照射条件等，控制表面氧化膜的厚度。图4和图5表示酸洗前、酸洗后以及紫外线照射后的氧化膜的厚度。
热压如图2所示的方法进行，此外，热压时的温度曲线、压力曲线、真空曲线与图3所示一样进行。压机压力为100kg/cm2，加压温度为在335℃。
将铜箔热压后，测定铜箔的剥离强度。铜箔表面的氧化膜的厚度和剥离强度的关系如图6所示。另外，铜箔表面的氧化膜的厚度由平均单位面积的氧化程度(单位：毫库仑，mc)算出。
由该图6可知，铜箔表面的氧化膜的厚度越厚，剥离强度越高。特别是，氧化膜的厚度在150以上的区域时，能实现剥离强度8N/cm以上的高贴合性。但是，即使使氧化膜的厚度超过250，剥离强度的提高也几乎看不出来，在该区域剥离强度的提高效果达到了饱和。
另一方面，为了了解热压后的铜箔和凸块间的连接可靠性，调查了连接成品率。该连接成品率在制作凸块数量为5000个的多层布线基板时，通过由连接不良产生的成品率下降来估计。结果如图7所示。当铜箔表面的氧化膜的厚度超过350时，可以看出连接成品率急剧下降，大大损害了连接可靠性。

Claims (5)

1.一种多层布线基板，包括：
绝缘层；
凸块，其埋设于所述绝缘层上并用于层间连接；
铜箔，热压在所述绝缘层上，所述铜箔和所述凸块电连接，其特征在于，
所述铜箔与所述凸块和所述绝缘层的接触面上形成厚度50～350的氧化膜。
2.根据权利要求1所述的多层布线基板，其特征在于，所述氧化膜的厚度为150～250。
3.根据权利要求1或2所述的多层布线基板，其特征在于，所述绝缘层由聚酰亚胺树脂形成。
4.一种多层布线基板的制作方法，其特征在于，具有：
在形成了用于层间连接的凸块的基材上形成绝缘层的工序；
在所述绝缘层上热压铜箔的工序；和
构图所述铜箔的工序，
所述热压铜箔，预先通过酸洗去除原氧化膜后，用紫外线照射凸块和绝缘层的接触面，从而形成氧化膜。
5.根据权利要求4所述的多层布线基板的制作方法，其特征在于，所述氧化膜的厚度为50～350。
CN2005800415526A 2004-12-03 2005-09-29 多层布线基板及其制作方法 Expired - Fee Related CN101084703B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004352057A JP4509757B2 (ja) 2004-12-03 2004-12-03 多層配線基板の製造方法
JP352057/2004 2004-12-03
PCT/JP2005/017925 WO2006059427A1 (ja) 2004-12-03 2005-09-29 多層配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
CN101084703A true CN101084703A (zh) 2007-12-05
CN101084703B CN101084703B (zh) 2010-09-08

Family

ID=36564867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2005800415526A Expired - Fee Related CN101084703B (zh) 2004-12-03 2005-09-29 多层布线基板及其制作方法

Country Status (6)

Country Link
US (1) US7963030B2 (zh)
JP (1) JP4509757B2 (zh)
KR (1) KR20070085952A (zh)
CN (1) CN101084703B (zh)
TW (1) TW200621098A (zh)
WO (1) WO2006059427A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104703399A (zh) * 2013-12-06 2015-06-10 富葵精密组件(深圳)有限公司 电路板及其制作方法
CN106735922A (zh) * 2017-01-16 2017-05-31 深圳顺络电子股份有限公司 一种叠层电子元件及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101048597B1 (ko) * 2010-05-25 2011-07-12 주식회사 코리아써키트 범프가 형성된 인쇄회로기판의 제조방법
JP5824844B2 (ja) * 2011-04-18 2015-12-02 大日本印刷株式会社 電子ペーパー用背面電極基材および電子ペーパー
KR20200130361A (ko) * 2018-03-09 2020-11-18 가부시키가이샤 아리사와 세이사쿠쇼 적층체 및 그의 제조 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07116640B2 (ja) * 1991-04-12 1995-12-13 株式会社日立製作所 金属銅箔、及びその製造方法
JP3345961B2 (ja) * 1992-06-05 2002-11-18 松下電器産業株式会社 銅または銅合金の低温拡散接合方法およびそれを用いた導電ペーストおよび多層配線基板の製造方法
JP3070027B2 (ja) * 1993-04-21 2000-07-24 富士通株式会社 配線基板の製造方法
JPH0946041A (ja) * 1995-07-26 1997-02-14 Toshiba Corp 印刷配線板の製造方法
EP1013650B1 (en) * 1998-10-30 2007-01-24 Hitachi Chemical DuPont MicroSystems Ltd. Tetracarboxylic dianhydride, derivative and production thereof, polyimide precursor, polyimide, resin composition, photosensitive resin composition, method of forming relief pattern, and electronic part
US6787462B2 (en) * 2001-03-28 2004-09-07 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device having buried metal wiring
JP2003309368A (ja) * 2002-02-13 2003-10-31 North:Kk 多層配線回路基板と、その製造方法
JP3526838B2 (ja) 2001-10-22 2004-05-17 株式会社ノース 銅膜又は銅系膜に対する選択的エッチング方法と、選択的エッチング装置。
JP4294967B2 (ja) 2003-02-13 2009-07-15 デンカＡｇｓｐ株式会社 多層配線基板及びその製造方法
JP3954984B2 (ja) * 2003-05-12 2007-08-08 デプト株式会社 配線回路基板とその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104703399A (zh) * 2013-12-06 2015-06-10 富葵精密组件(深圳)有限公司 电路板及其制作方法
CN106735922A (zh) * 2017-01-16 2017-05-31 深圳顺络电子股份有限公司 一种叠层电子元件及其制备方法

Also Published As

Publication number Publication date
TW200621098A (en) 2006-06-16
TWI342169B (zh) 2011-05-11
CN101084703B (zh) 2010-09-08
US20090288857A1 (en) 2009-11-26
KR20070085952A (ko) 2007-08-27
WO2006059427A1 (ja) 2006-06-08
JP2006165130A (ja) 2006-06-22
US7963030B2 (en) 2011-06-21
JP4509757B2 (ja) 2010-07-21

Similar Documents

Publication Publication Date Title
CN101084703B (zh) 多层布线基板及其制作方法
TW201125458A (en) Multilayer printed wiring board and method for manufacturing same
CN101136385A (zh) 内埋式芯片封装制程及具有内埋芯片的电路基板
CN102194763A (zh) 半导体元件搭载用基板及其制造方法
CN101288349B (zh) 多层布线基板的制作方法
JP3568830B2 (ja) 印刷配線板の製造方法
US6831235B1 (en) Printed-circuit board, multilayer printed-circuit board and method of manufacture thereof
JP2006049698A (ja) 樹脂封止型半導体装置
JPH11204943A (ja) 電子回路基板およびその製造方法
JP2006049511A (ja) 誘電体薄膜キャパシタの製造方法、及び誘電体薄膜キャパシタ
JP2002124762A (ja) 多層プリント配線板の製造方法
JP5593625B2 (ja) 多層配線基板の製造方法
CN101958306B (zh) 内埋线路基板的制造方法
JP5556984B2 (ja) 多層配線基板およびその製造方法
JP2005347308A (ja) 多層配線基板の製造方法
WO2003032701A1 (fr) Procede de fabrication d'une plaquette de circuit multicouche et plaquette de circuit multicouche obtenue par ce procede
JP4358059B2 (ja) 回路基板の製造方法
JP4476474B2 (ja) 接続材とその製造方法、および接続構造の製造方法
JP2006093303A (ja) プリント配線板およびその製造方法
WO2011135670A1 (ja) 部品内蔵基板の製造方法及びこれを用いた部品内蔵基板
JP2006041299A (ja) 半導体装置用テープキャリアおよびその製造方法
JP4501532B2 (ja) 感圧性接着剤担持フィルム及び積層体ユニットの製造方法
JP2005340372A (ja) 配線回路基板用の積層体ユニットの製造方法
JP2006165132A (ja) 多層配線基板の製造方法
TW200524490A (en) Method for fabricating electrically conductive via of build-up type packaging substrate by laser drilling

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NANKAI UNIVERSITY

Free format text: FORMER OWNER: +

Effective date: 20130220

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20130220

Address after: Tokyo, Japan, Japan

Patentee after: Sony Corp

Address before: Tokyo, Japan

Patentee before: Sony Chemicals & Information Device Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100908

Termination date: 20150929

EXPY Termination of patent right or utility model