CN101958306B - 内埋线路基板的制造方法 - Google Patents
内埋线路基板的制造方法 Download PDFInfo
- Publication number
- CN101958306B CN101958306B CN200910152272A CN200910152272A CN101958306B CN 101958306 B CN101958306 B CN 101958306B CN 200910152272 A CN200910152272 A CN 200910152272A CN 200910152272 A CN200910152272 A CN 200910152272A CN 101958306 B CN101958306 B CN 101958306B
- Authority
- CN
- China
- Prior art keywords
- layer
- patterned conductive
- conductive layer
- conduction
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种内埋线路基板及其制造方法。该内埋线路基板包括核心结构、第一图案化导电层、第二图案化导电层及多个导电块。核心结构具有相对的第一表面及第二表面。第一图案化导电层配置于第一表面且埋入于核心结构。第二图案化导电层配置于第二表面且埋入于核心结构。导电块配置于核心结构内,用以导通第一图案化导电层及第二图案化导电层。本发明以压合的方式将图案化导电层及导电孔同时埋入于介电层,而使内埋线路基板具有较平坦的表面。
Description
技术领域
本发明涉及一种线路基板及其制造方法,且特别是涉及一种内埋线路基板及其制造方法。
背景技术
目前在半导体封装技术中,线路基板(circuit substrate)是经常使用的构装元件之一。线路基板主要由多层图案化线路层(patterned conductivelayer)及多层介电层(dielectric layer)交替叠合而成,而两线路层之间可通过导电孔(conductive via)而彼此电性连接。随着线路基板的线路密度及平坦度的提高,传统线路基板的结构及工艺已不敷使用。因此,具有内埋线路的线路基板逐渐被发展出来。
发明内容
本发明提供一种内埋线路基板,具有较平坦的表面。
本发明提供一种内埋线路基板的制造方法,可制造出具有较平坦的表面的内埋线路基板。
本发明提出一种内埋线路基板,包括核心结构、第一图案化导电层、第二图案化导电层及多个导电块。核心结构具有相对的第一表面及第二表面。第一图案化导电层配置于第一表面且埋入于核心结构。第二图案化导电层配置于第二表面且埋入于核心结构。导电块配置于核心结构内,用以导通第一图案化导电层及第二图案化导电层。
本发明提出一种内埋线路基板的制造方法。首先,提供第一导电叠合结构,其中第一导电叠合结构包括第一金属层及第一图案化导电层。第一图案化导电层配置于第一金属层上。第一导电块配置于第一图案化导电层上。接着,提供第二导电叠合结构,其中第二导电叠合结构包括第二金属层及第二图案化导电层。第二图案化导电层配置于第二金属层上。将第一导电叠合结构及第二导电叠合结构压合于核心结构,以将第一图案化导电层及第一导电 块从第一表面埋入于核心结构,且将第二图案化导电层从第二表面埋入于核心结构。在核心结构内形成多个第一导电块,其中第一图案化导电层及第二图案化导电层通过第一导电块而导通。移除第一金属层及第二金属层。
本发明以压合的方式将图案化导电层及导电块同时埋入于介电层,而使内埋线路基板具有较平坦的表面。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图,作详细说明如下。
附图说明
图1A至图1L为本发明实施例的内埋线路基板的制造流程剖视示意图。
图2A及图2B为本发明另一实施例的内埋线路基板的制造流程剖视示意图。
图3为本发明另一实施例的内埋线路基板的剖视示意图。
附图标记说明
100、100’:内埋线路基板
100a:第一导电叠合层 100b:第二导电叠合层
110:牺牲层 120:第三金属层
130:第一金属层 130’:第二金属层
140:第一蚀刻阻隔层 140’:第二蚀刻阻隔层
150:第一掩模层 160:第一图案化导电层
160’:第二图案化导电层 170:第二掩模层
180:第一导电块 180’:第二导电块
190:第一介电层 190’:核心结构
192:核心介电层 194:第三图案化导电层
194’:第四图案化导电层 196:第二介电层
196’:第三介电层 198:导电孔
H1:第一通孔 H2:第二通孔
H3:第三通孔
L1:第一焊罩层 L2:第二焊罩层
L3:第一抗氧化层 L4:第二抗氧化层
S1:第一表面 S2:第二表面
S3:第三表面 S4:第四表面
具体实施方式
图1A至图1L为本发明实施例的内埋线路基板的制造流程剖视示意图。首先,请参考图1A,提供牺牲层110、分别配置于牺牲层的两表面的两第三金属层120及分别配置于两第三金属层120上的两第一金属层130,其中各第三金属层120位于牺牲层110及第一金属层130之间。在本实施例中,还可在各第一金属层130上形成第一蚀刻阻隔层140。
接着,请参考图1B,在各第一蚀刻阻隔层140上形成第一掩模层150,以使各第一金属层130位于第三金属层120及第一掩模层150之间,其中各第一掩模层150暴露出部分第一金属层130。
接着,请参考图1C,在各第一掩模层150所暴露出的部分第一金属层130上形成第一图案化导电层160。形成第一图案化导电层160的方法例如是电镀。然后,请参考图1D,在各第一掩模层150上形成第二掩模层170,其中各第二掩模层170暴露出部分第一图案化导电层160。
接着,请参考图1E,在各第二掩模层170所暴露出的部分第一图案化导电层160上形成多个第一导电块180。然后,请参考图1F,移除各第二掩模层170、各第一掩模层150。然后,请参考图1G,移除各第三金属层120及牺牲层110,而得到两第一导电叠合结构100a。
值得注意的是,第一导电叠合结构100a包括第一金属层130、第一图案化导电层160、多个第一导电块180及第一蚀刻阻隔层140。此外,在本实施例中,移除牺牲层110及各第三金属层120的方法例如是将各第三金属层120从第一金属层130剥离。
接着,请参考图1H,提供第一介电层190及第二导电叠合结构100b。第一介电层190具有相对的第一表面S1及第二表面S2。第二导电叠合结构100b包括第二金属层130’、第二图案化导电层160’、及配置于第二金属层130’及第二图案化导电层160’之间的第二蚀刻阻隔层140’。值得注意的是,第二导电叠合结构100b的制造方法与第一导电叠合结构100a的制造方法类似,故于此处不再加以说明。
接着,请参考图1I,将第一导电叠合结构100a及第二导电叠合结构100b 压合于第一介电层190,以将第一图案化导电层160及第一导电块180从第一表面S1埋入于第一介电层190,且将第二图案化导电层160’从第二表面S2埋入于第一介电层190,其中第一图案化导电层160及第二图案化导电层160’通过第一导电块180而导通。
第一介电层190具有多个用以容置第一导电块180的第一通孔H1。值得注意的是,可预先形成第一通孔H1于第一介电层190,也可以通过将导电块180埋入第一介电层190而形成第一通孔H1。
特别的是,在将第一导电叠合结构100a及第二导电叠合结构100b压合于第一介电层190之前,可先对第一导电块180、第一图案化导电层160及第二图案化导电层160’进行表面粗化,以提高其与第一介电层190之间的附着力。
接着,请参考图1J,以蚀刻的方式移除第一金属层130、第二金属层130’、第一蚀刻阻隔层140及第二蚀刻阻隔层140’。特别的是,第一蚀刻阻隔层140及第二蚀刻阻隔层140’所适用的蚀刻液,不同于第一金属层130、第二金属层130’、第一图案化导电层160及第二图案化导电层160’所适用的蚀刻液,而可避免在对第一金属层130及第二金属层130’进行蚀刻时,将部分的第一图案化导电层160及第二图案化导电层160’蚀刻掉。
接着,请参考图1K,分别在第一图案化导电层160及第二图案化导电层160’上形成第一焊罩层L1及第二焊罩层L2,其中第一焊罩层L1及第二焊罩层L2分别暴露出部分第一图案化导电层160及部分第二图案化导电层160’。
接着,请参考图1L,在本实施例中,还可在第一焊罩层L1所暴露出的部分第一图案化导电层160上及第二焊罩层L2所暴露出的部分第二图案化导电层160’上,分别形成第一抗氧化层L3及第二抗氧化层L4。形成第一抗氧化层L3及第二抗氧化层L4的方法例如是电镀。
如图1L所示,本实施例的内埋线路基板100包括第一介电层190、第一图案化导电层160、第二图案化导电层160’、多个第一导电块180、第一焊罩层L1、第二焊罩层L2、第一抗氧化层L3及第二抗氧化层L4。
第一介电层190具有相对的第一表面S2及第二表面S1。第一图案化导电层160配置于第一表面S1且埋入于第一介电层190。第二图案化导电层160’配置于第二表面S2且埋入于第一介电层190。第一导电块180配置于第 一介电层190内,用以导通第一图案化导电层160及第二图案化导电层160’。
第一焊罩层L1及第二焊罩层L2分别配置于第一图案化导电层160上及第二图案化导电层160’上,以分别暴露出部分第一图案化导电层160及部分第二图案化导电层160’。第一抗氧化层L3及第二抗氧化层L4分别配置于第一焊罩层L1所暴露出的部分第一图案化导电层160上及第二焊罩层L2所暴露出的部分第二图案化导电层160’上。
特别的是,上述第一导电块180亦可通过不同的方式形成。图2A及图2B为本发明另一实施例的内埋线路基板的制造流程剖视示意图。相较于图1I的内埋线路基板的制造方法,在本实施例中,在将第一导电叠合结构100a及第二导电叠合结构100b压合于第一介电层190之前,第一导电块180尚未形成。
请参考图2A,在将第一导电叠合结构100a(绘示于图1I,但此时第一导电叠合结构100a尚未包括第一导电块180)及第二导电叠合结构100b(绘示于图1I)压合于第一介电层190,并移除第一金属层130、第二金属层130’、第一蚀刻阻隔层140及第二蚀刻阻隔层140’之后,通过激光在第一介电层190形成第一通孔H1。接着,请参考图2B,通过电镀或导电胶的填入,在第一通孔H1内形成第一导电块180,以得到类似于图1J所绘示的结构,而可继续进行图1K及图1L所绘示的制造流程。
图3为本发明又一实施例的内埋线路基板的剖视示意图。请参考图3,相较于图1L的的内埋线路基板100,本实施例的内埋线路基板100’不具有第一介电层190,取而代之的是核心结构190’。核心结构190’包括核心介电层192、第三图案化导电层194、第四图案化导电层194’、第二介电层196、第三介电层196’及至少一导电孔198。
核心介电层192具有相对的第三表面S3及第四表面S4。第三图案化导电层194配置于第三表面S3。第四图案化导电层194’配置于第四表面S4。第二介电层196配置于第三图案化导电层194上,以使第三图案化导电层194位于第二介电层196及核心介电层192之间,其中第一导电块180位于第二介电层196内而连接于第一图案化导电层160及第三图案化导电层194。第二介电层196具有多个用以容置第一导电块180的第二通孔H2。第三介电层196’配置于第四图案化导电层194’上,以使第四图案化导电层194’位于第三介电层196’及核心介电层192之间。导电孔198位于核心介电层192,用 以导通第三图案化导电层194及第四图案化导电层194’。
相较于图1L的的内埋线路基板100,本实施例的内埋线路基板100’还包括多个第二导电块180’,配置于第二图案化导电层160’上而位于该第三介电层196’内,且连接于第二图案化导电层160’及第四图案化导电层194’。第三介电层196’具有多个用以容置第二导电块180’的第三通孔H3。此外,在本实施例中,第一图案化导电层160埋入于第二介电层196,且第二图案化导电层160’埋入于第三介电层196’。值得注意的是,本实施例的内埋线路基板100’的制造方法与图1L的内埋线路基板100的制造方法类似,故于此处不再加以说明。
综上所述,本发明以压合的方式将图案化导电层及导电孔同时埋入于介电层,而使内埋线路基板具有较平坦的表面。此外,本发明可依不同需求制造出结构强度较大的具有核心介电层的内埋线路基板,或厚度较小的不具有核心介电层的内埋线路基板。
虽然本发明已以优选实施例披露如上,然其并非用以限定本发明,任何所属技术领域中普通技术人员,在不脱离本发明的精神和范围内,当可作些许的更动与润饰,因此本发明的保护范围当视所附的权利要求所界定为准。
Claims (10)
1.一种内埋线路基板的制造方法,包括:
提供第一导电叠合结构,其中该第一导电叠合结构包括:
第一金属层;以及
第一图案化导电层,配置于该第一金属层上;
提供第二导电叠合结构,其中该第二导电叠合结构包括:
第二金属层;以及
第二图案化导电层,配置于该第二金属层上;
将该第一导电叠合结构及该第二导电叠合结构压合于一核心结构,以将该第一图案化导电层从该第一表面埋入于该核心结构,且将该第二图案化导电层从该第二表面埋入于该核心结构;
在该核心结构内形成多个第一导电块,其中该第一图案化导电层及该第二图案化导电层通过多个第一导电块而导通;以及
移除该第一金属层及该第二金属层。
2.如权利要求1所述的内埋线路基板的制造方法,其中该第一导电叠合结构的制造方法包括:
提供牺牲层、配置于该牺牲层上的第三金属层及配置于该第三金属层上的该第一金属层,其中该第三金属层位于该牺牲层及该第一金属层之间;
在该第一金属层上形成第一掩模层,以使该第一金属层位于该第三金属层及该第一掩模层之间,其中该第一掩模层暴露出部分该第一金属层;
在该第一掩模层所暴露出的部分该第一金属层上形成第一图案化导电层;以及
移除该第一掩模层、该第三金属层及该牺牲层。
3.如权利要求2所述的内埋线路基板的制造方法,其中移除该牺牲层及该第三金属层的方法包括:
将该第三金属层从该第一金属层剥离。
4.如权利要求3所述的内埋线路基板的制造方法,其中移除该第一金属层及该第二金属层的方法为蚀刻。
5.如权利要求4所述的内埋线路基板的制造方法,其中该第一导电叠合结构的制造方法还包括:
在该第一金属层上形成第一掩模层之前,在该第一金属层上形成第一蚀刻阻隔层。
6.如权利要求2所述的内埋线路基板的制造方法,其中该核心结构为第一介电层。
7.如权利要求6所述的内埋线路基板的制造方法,其中该第一介电层具有用以容置多个第一导电块的多个第一通孔。
8.如权利要求7所述的内埋线路基板的制造方法,其中形成多个第一导电块的方法包括:
在将该第一导电叠合结构及该第二导电叠合结构压合于该第一介电层之前,在该第一掩模层上形成第二掩模层,其中该第二掩模层暴露出部分该第一图案化导电层;
在该第二掩模层所暴露出的部分该第一图案化导电层上形成多个第一导电块;
在移除该第一掩模层、该第三金属层及该牺牲层之前,移除该第二掩模层;以及
在将该第一导电叠合结构及该第二导电叠合结构压合于该第一介电层时,将多个第一导电块埋入于该第一介电层。
9.如权利要求1所述的内埋线路基板的制造方法,其中该核心结构包括:
核心介电层,具有相对的第三表面及第四表面;
第三图案化导电层,配置于该第三表面;
第四图案化导电层,配置于该第四表面;
第二介电层,其中该第三图案化导电层位于该第二介电层及该核心介电层之间;
第三介电层,其中该第四图案化导电层位于该第三介电层及该核心介电层之间;以及
至少一导电孔,配置于该核心介电层,用以导通该第三图案化导电层及该第四图案化导电层。
10.如权利要求9所述的内埋线路基板的制造方法,其中该第二导电叠合结构还包括:
多个第二导电块,配置于该第二图案化导电层上,其中在将该第二图案化导电层从该第二表面埋入于该核心结构的同时,还将多个第二导电块从该第二表面埋入于该核心结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910152272A CN101958306B (zh) | 2009-07-14 | 2009-07-14 | 内埋线路基板的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910152272A CN101958306B (zh) | 2009-07-14 | 2009-07-14 | 内埋线路基板的制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101958306A CN101958306A (zh) | 2011-01-26 |
CN101958306B true CN101958306B (zh) | 2012-08-29 |
Family
ID=43485554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910152272A Active CN101958306B (zh) | 2009-07-14 | 2009-07-14 | 内埋线路基板的制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101958306B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI455272B (zh) * | 2012-07-18 | 2014-10-01 | 矽品精密工業股份有限公司 | 半導體基板及其製法 |
CN106383086B (zh) * | 2016-08-26 | 2018-10-19 | 广州兴森快捷电路科技有限公司 | 埋线路产品线路结合力检测板及方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101022703A (zh) * | 2006-02-13 | 2007-08-22 | 新美亚通讯设备有限公司 | 介电层中嵌入导电元件的方法和工艺 |
CN101340779A (zh) * | 2007-07-04 | 2009-01-07 | 三星电机株式会社 | 载体和用于制造印刷电路板的方法 |
-
2009
- 2009-07-14 CN CN200910152272A patent/CN101958306B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101022703A (zh) * | 2006-02-13 | 2007-08-22 | 新美亚通讯设备有限公司 | 介电层中嵌入导电元件的方法和工艺 |
CN101340779A (zh) * | 2007-07-04 | 2009-01-07 | 三星电机株式会社 | 载体和用于制造印刷电路板的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101958306A (zh) | 2011-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI384600B (zh) | 內埋線路基板及其製造方法 | |
CN100593963C (zh) | 内埋式线路结构及其工艺 | |
US7338892B2 (en) | Circuit carrier and manufacturing process thereof | |
CN100459077C (zh) | 基板的制造方法 | |
CN101351088B (zh) | 内埋式线路结构及其工艺 | |
CN104681531B (zh) | 封装基板及其制法 | |
US9338887B2 (en) | Core substrate, manufacturing method thereof, and structure for metal via | |
US8416577B2 (en) | Coreless substrate and method for making the same | |
CN101958306B (zh) | 内埋线路基板的制造方法 | |
TWI387423B (zh) | 印刷電路板及其製造方法 | |
US7964801B2 (en) | Circuit board structure and fabrication method thereof | |
TW200922429A (en) | Structure and manufacturing method of (with embedded component) multilayer circuit board | |
CN103717014B (zh) | 基板结构的制作方法 | |
JP4485975B2 (ja) | 多層フレキシブル回路配線基板の製造方法 | |
JP2009016806A (ja) | 埋め込みパターン基板及びその製造方法 | |
CN102131347B (zh) | 线路基板及其制作方法 | |
CN103124009A (zh) | 连接器结构及其制作方法 | |
KR100670594B1 (ko) | 인쇄 회로 기판에서 미세 회로 형성 방법 | |
KR100796981B1 (ko) | 인쇄회로기판 제조방법 | |
JP4523261B2 (ja) | 配線回路基板、配線回路基板の製造方法及び多層配線基板の製造方法 | |
CN101528008B (zh) | 线路板及其制造方法 | |
JP6024019B2 (ja) | プリント基板及びその製造方法 | |
TWI377883B (en) | Method for fabricating embedded circuit | |
TW201349956A (zh) | 軟硬複合線路板及其製作方法 | |
JP4358059B2 (ja) | 回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |