TWI384600B - 內埋線路基板及其製造方法 - Google Patents
內埋線路基板及其製造方法 Download PDFInfo
- Publication number
- TWI384600B TWI384600B TW097147880A TW97147880A TWI384600B TW I384600 B TWI384600 B TW I384600B TW 097147880 A TW097147880 A TW 097147880A TW 97147880 A TW97147880 A TW 97147880A TW I384600 B TWI384600 B TW I384600B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- conductive
- patterned conductive
- circuit substrate
- manufacturing
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims description 44
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000002184 metal Substances 0.000 claims description 61
- 238000000034 method Methods 0.000 claims description 22
- 229910000679 solder Inorganic materials 0.000 claims description 22
- 230000004888 barrier function Effects 0.000 claims description 13
- 230000003064 anti-oxidating effect Effects 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 1
- 239000003963 antioxidant agent Substances 0.000 description 4
- 230000003078 antioxidant effect Effects 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
- H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/06—Lamination
- H05K2203/063—Lamination of preperforated insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
- H05K2203/0703—Plating
- H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1536—Temporarily stacked PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
- H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/28—Applying non-metallic protective coatings
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本發明是有關於一種線路基板及其製造方法,且特別是有關於一種內埋線路基板及其製造方法。
目前在半導體封裝技術中,線路基板(circuit substrate)是經常使用的構裝元件之一。線路基板主要由多層圖案化線路層(patterned conductive layer)及多層介電層(dielectric layer)交替疊合而成,而兩線路層之間可透過導電孔(conductive via)而彼此電性連接。隨著線路基板的線路密度及平坦度的提高,傳統線路基板的結構及製程已不敷使用。因此,具有內埋線路的線路基板逐漸被發展出來。
本發明提供一種內埋線路基板,具有較平坦之表面。
本發明提供一種內埋線路基板的製造方法,可製造出具有較平坦之表面的內埋線路基板。
本發明提出一種內埋線路基板,包括一核心結構、一第一圖案化導電層、一第二圖案化導電層及多個導電塊。核心結構具有相對的一第一表面及一第二表面。第一圖案化導電層配置於第一表面且埋入於核心結構。第二圖案化導電層配置於第二表面且埋入於核心結構。導電塊配置於核心結構內,用以導通第一圖案化導電層及第二圖案化導電層。
本發明提出一種內埋線路基板的製造方法。首先,提供一第一導電疊合結構,其中第一導電疊合結構包括一第一金屬層及一第一圖案化導電層。第一圖案化導電層配置於第一金屬層上。第一導電塊配置於第一圖案化導電層上。接著,提供一第二導電疊合結構,其中第二導電疊合結構包括一第二金屬層及一第二圖案化導電層。第二圖案化導電層配置於第二金屬層上。將第一導電疊合結構及第二導電疊合結構壓合於核心結構,以將第一圖案化導電層及第一導電塊從第一表面埋入於核心結構,且將第二圖案化導電層從第二表面埋入於核心結構。在核心結構內形成多個第一導電塊,其中第一圖案化導電層及第二圖案化導電層透過第一導電塊而導通。移除第一金屬層及第二金屬層。
本發明以壓合的方式將圖案化導電層及導電塊同時埋入於介電層,而使內埋線路基板具有較平坦的表面。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式,作詳細說明如下。
圖1A至圖1L為本發明一實施例之內埋線路基板的製造流程剖視示意圖。首先,請參考圖1A,提供一犧牲層110、分別配置於犧牲層的兩表面的兩第三金屬層120及分別配置於兩第三金屬層120上的兩第一金屬層130,其中各第三金屬層120位於犧牲層110及一第一金屬層130之間。在本實施例中,更可在各第一金屬層130上形成一第一蝕刻阻隔層140。
接著,請參考圖1B,在各第一蝕刻阻隔層140上形成一第一罩幕層150,以使各第一金屬層130位於一第三金屬層120及一第一罩幕層150之間,其中各第一罩幕層150暴露出部分一第一金屬層130。
接著,請參考圖1C,在各第一罩幕層150所暴露出的部分一第一金屬層130上形成一第一圖案化導電層160。形成第一圖案化導電層160的方法例如是電鍍。然後,請參考圖1D,在各第一罩幕層150上形成一第二罩幕層170,其中各第二罩幕層170暴露出部分一第一圖案化導電層160。
接著,請參考圖1E,在各第二罩幕層170所暴露出的部分一第一圖案化導電層160上形成多個第一導電塊180。然後,請參考圖1F,移除各第二罩幕層170、各第一罩幕層150。然後,請參考圖1G,移除各第三金屬層120及犧牲層110,而得到兩第一導電疊合結構100a。
值得注意的是,第一導電疊合結構100a包括一第一金屬層130、一第一圖案化導電層160、多個第一導電塊180及一第一蝕刻阻隔層140。此外,在本實施例中,移除犧牲層110及各第三金屬層120的方法例如是將各第三金屬層120從一第一金屬層130剝離。
接著,請參考圖1H,提供一第一介電層190及一第二導電疊合結構100b。第一介電層190具有相對的一第一表面S1及一第二表面S2。第二導電疊合結構100b包括一第二金屬層130’、一第二圖案化導電層160’、及配置於第二金屬層130’及第二圖案化導電層160’之間的一第二蝕刻阻隔層140’。值得注意的是,第二導電疊合結構100b的製造方法與第一導電疊合結構100a的製造方法類似,故於此處不再加以說明。
接著,請參考圖1I,將第一導電疊合結構100a及第二導電疊合結構100b壓合於第一介電層190,以將第一圖案化導電層160及第一導電塊180從第一表面S1埋入於第一介電層190,且將第二圖案化導電層160’從第二表面S2埋入於第一介電層190,其中第一圖案化導電層160及第二圖案化導電層160’透過第一導電塊180而導通。
第一介電層190具有多個用以容置第一導電塊180的第一通孔H1。值得注意的是,可預先形成第一通孔H1於第一介電層190,也可以藉由將導電塊180埋入第一介電層190而形成第一通孔H1。
特別的是,在將第一導電疊合結構100a及第二導電疊合結構100b壓合於第一介電層190之前,可先對第一導電塊180、第一圖案化導電層160及第二圖案化導電層160’進行表面粗化,以提高其與第一介電層190之間的附著力。
接著,請參考圖1J,以蝕刻的方式移除第一金屬層130、第二金屬層130’、第一蝕刻阻隔層140及第二蝕刻阻隔層140’。特別的是,第一蝕刻阻隔層140及第二蝕刻阻隔層140’所適用的蝕刻液,不同於第一金屬層130、第二金屬層130’、第一圖案化導電層160及第二圖案化導電層160’所適用的蝕刻液,而可避免在對第一金屬層130及第二金屬層130’進行蝕刻時,將部分的第一圖案化導電層160及第二圖案化導電層160’蝕刻掉。
接著,請參考圖1K,分別在第一圖案化導電層160及第二圖案化導電層160’上形成一第一焊罩層L1及一第二焊罩層L2,其中第一焊罩層L1及第二焊罩層L2分別暴露出部分第一圖案化導電層160及部分第二圖案化導電層160’。
接著,請參考圖1L,在本實施例中,更可在第一焊罩層L1所暴露出的部分第一圖案化導電層160上及第二焊罩層L2所暴露出的部分第二圖案化導電層160’上,分別形成一第一抗氧化層L3及一第二抗氧化層L4。形成第一抗氧化層L3及第二抗氧化層L4的方法例如是電鍍。
如圖1L所示,本實施例的內埋線路基板100包括一第一介電層190、一第一圖案化導電層160、一第二圖案化導電層160’、多個第一導電塊180、一第一焊罩層L1、一第二焊罩層L2、一第一抗氧化層L3及一第二抗氧化層L4。
第一介電層190具有相對的一第一表面S2及一第二表面S1。第一圖案化導電層160配置於第一表面S1且埋入於第一介電層190。第二圖案化導電層160’配置於第二表面S2且埋入於第一介電層190。第一導電塊180配置於第一介電層190內,用以導通第一圖案化導電層160及第二圖案化導電層160’。
第一焊罩層L1及第二焊罩層L2分別配置於第一圖案化導電層160上及第二圖案化導電層160’上,以分別暴露出部分第一圖案化導電層160及部分第二圖案化導電層160’。第一抗氧化層L3及第二抗氧化層L4分別配置於第一焊罩層L1所暴露出的部分第一圖案化導電層160上及第二焊罩層L2所暴露出的部分第二圖案化導電層160’上。
特別的是,上述第一導電塊180亦可透過不同的方式形成。圖2A及圖2B為本發明另一實施例之內埋線路基板的製造流程剖視示意圖。相較於圖1I之內埋線路基板的製造方法,在本實施例中,在將第一導電疊合結構100a及第二導電疊合結構100b壓合於第一介電層190之前,第一導電塊180尚未形成。
請參考圖2A,在將第一導電疊合結構100a(繪示於圖1I,但此時第一導電疊合結構100a尚未包括第一導電塊180)及第二導電疊合結構100b(繪示於圖1I)壓合於第一介電層190,並移除第一金屬層130、第二金屬層130’、第一蝕刻阻隔層140及第二蝕刻阻隔層140’之後,透過雷射在第一介電層190形成第一通孔H1。接著,請參考圖2B,透過電鍍或導電膠之填入,在第一通孔H1內形成第一導電塊180,以得到類似於圖1J所繪示之結構,而可繼續進行圖1K及圖1L所繪示之製造流程。
圖3為本發明又一實施例之內埋線路基板的剖視示意圖。請參考圖3,相較於圖1L之之內埋線路基板100,本實施例之內埋線路基板100’不具有第一介電層190,取而代之的是一核心結構190’。核心結構190’包括一核心介電層192、一第三圖案化導電層194、一第四圖案化導電層194’、一第二介電層196、一第三介電層196’及至少一導電孔198。
核心介電層192具有相對的一第三表面S3及一第四表面S4。第三圖案化導電層194配置於第三表面S3。第四圖案化導電層194’配置於第四表面S4。第二介電層196配置於第三圖案化導電層194上,以使第三圖案化導電層194位於第二介電層196及核心介電層192之間,其中第一導電塊180位於第二介電層196內而連接於第一圖案化導電層160及第三圖案化導電層194。第二介電層196具有多個用以容置第一導電塊180的第二通孔H2。第三介電層196’配置於第四圖案化導電層194’上,以使第四圖案化導電層194’位於第三介電層196’及核心介電層192之間。導電孔198位於核心介電層192,用以導通第三圖案化導電層194及第四圖案化導電層194’。
相較於圖1L之之內埋線路基板100,本實施例之內埋線路基板100’更包括多個第二導電塊180’,配置於第二圖案化導電層160’上而位於該第三介電層196’內,且連接於第二圖案化導電層160’及第四圖案化導電層194’。第三介電層196’具有多個用以容置第二導電塊180’的第三通孔H3。此外,在本實施例中,第一圖案化導電層160埋入於第二介電層196,且第二圖案化導電層160’埋入於第三介電層196’。值得注意的是,本實施例之內埋線路基板100’的製造方法與圖1L之內埋線路基板100的製造方法類似,故於此處不再加以說明。
綜上所述,本發明以壓合的方式將圖案化導電層及導電孔同時埋入於介電層,而使內埋線路基板具有較平坦的表面。此外,本發明可依不同需求製造出結構強度較大之具有核心介電層的內埋線路基板,或厚度較小之不具有核心介電層的內埋線路基板。
雖然本發明已以較佳實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、100’...內埋線路基板
100a...第一導電疊合層
100b...第二導電疊合層
110...犧牲層
120...第三金屬層
130...第一金屬層
130’...第二金屬層
140...第一蝕刻阻隔層
140’...第二蝕刻阻隔層
150...第一罩幕層
160...第一圖案化導電層
160’...第二圖案化導電層
170...第二罩幕層
180...第一導電塊
180’...第二導電塊
190...第一介電層
190’...核心結構
192...核心介電層
194...第三圖案化導電層
194’...第四圖案化導電層
196...第二介電層
196’...第三介電層
198...導電孔
H1...第一通孔
H2...第二通孔
H3...第三通孔
L1...第一焊罩層
L2...第二焊罩層
L3...第一抗氧化層
L4...第二抗氧化層
S1...第一表面
S2...第二表面
S3...第三表面
S4...第四表面
圖1A至圖1L為本發明一實施例之內埋線路基板的製造流程剖視示意圖。
圖2A及圖2B為本發明另一實施例之內埋線路基板的製造流程剖視示意圖。
圖3為本發明另一實施例之內埋線路基板的剖視示意圖。
100...內埋線路基板
130...第一金屬層
130’...第二金屬層
150...第一罩幕層
160...第一圖案化導電層
160’...第二圖案化導電層
170...第二罩幕層
180...第一導電塊
190...第一介電層
H1...第一通孔
L1...第一焊罩層
L2...第二焊罩層
L3...第一抗氧化層
L4...第二抗氧化層
S1...第一表面
S2...第二表面
Claims (18)
- 一種內埋線路基板的製造方法,包括:提供一第一導電疊合結構,其中該第一導電疊合結構包括一第一金屬層及配置於該第一金屬層上的一第一圖案化導電層,製造該第一導電疊合結構的方法包括:提供一犧牲層、配置於該犧牲層上的一第三金屬層及配置於該第三金屬層上的該第一金屬層,其中該第三金屬層位於該犧牲層及該第一金屬層之間;在該第一金屬層上形成一第一罩幕層,以使該第一金屬層位於該第三金屬層及該第一罩幕層之間,其中該第一罩幕層暴露出部分該第一金屬層;在該第一罩幕層所暴露出的部分該第一金屬層上形成該第一圖案化導電層;在該第一罩幕層上形成一第二罩幕層,其中該第二罩幕層暴露出部分該第一圖案化導電層;在該第二罩幕層所暴露出的部分該第一圖案化導電層上形成多個第一導電塊;移除該第一罩幕層及該第二罩幕層;以及移除該犧牲層及該第三金屬層;提供一第二導電疊合結構,其中該第二導電疊合結構包括:一第二金屬層;以及一第二圖案化導電層,配置於該第二金屬層上;將該第一導電疊合結構及該第二導電疊合結構壓合 於一核心結構,以將該第一圖案化導電層從該核心結構的一第一表面埋入於該核心結構,且將該第二圖案化導電層從該核心結構的一第二表面埋入於該核心結構;在將該第一導電疊合結構及該第二導電疊合結構壓合於該核心結構時,將該些第一導電塊埋入於該核心結構,其中該第一圖案化導電層及該第二圖案化導電層透過該些第一導電塊而導通;以及移除該第一金屬層及該第二金屬層。
- 如申請專利範圍第1項所述之內埋線路基板的製造方法,其中在該第一罩幕層所暴露出的部分該第一金屬層上形成一第一圖案化導電層的方法為電鍍。
- 如申請專利範圍第1項所述之內埋線路基板的製造方法,其中移除該犧牲層及該第三金屬層的方法包括:將該第三金屬層從該第一金屬層剝離。
- 如申請專利範圍第1項所述之內埋線路基板的製造方法,其中移除該第一金屬層及該第二金屬層的方法為蝕刻。
- 如申請專利範圍第4項所述之內埋線路基板的製造方法,其中該第一導電疊合結構的製造方法更包括:在該第一金屬層上形成一第一罩幕層之前,在該第一金屬層上形成一第一蝕刻阻隔層。
- 如申請專利範圍第1項所述之內埋線路基板的製造方法,其中該核心結構為一第一介電層。
- 如申請專利範圍第6項所述之內埋線路基板的製 造方法,其中該第一介電層具有用以容置該些第一導電塊的多個第一通孔。
- 如申請專利範圍第1項所述之內埋線路基板的製造方法,其中該核心結構包括:一核心介電層,具有相對的一第三表面及一第四表面;一第三圖案化導電層,配置於該第三表面;一第四圖案化導電層,配置於該第四表面;一第二介電層,其中該第三圖案化導電層位於該第二介電層及該核心介電層之間;一第三介電層,其中該第四圖案化導電層位於該第三介電層及該核心介電層之間;以及至少一導電孔,配置於該核心介電層,用以導通該第三圖案化導電層及該第四圖案化導電層。
- 如申請專利範圍第8項所述之內埋線路基板的製造方法,其中該第二介電層具有多個用以容置該些第一導電塊的第二通孔。
- 如申請專利範圍第8項所述之內埋線路基板的製造方法,其中該第二導電疊合結構更包括:多個第二導電塊,配置於該第二圖案化導電層上,其中在將該第二圖案化導電層從該第二表面埋入於該核心結構的同時,更將該些第二導電塊從該第二表面埋入於該核心結構。
- 如申請專利範圍第10項所述之內埋線路基板的 製造方法,其中該第三介電層具有多個用以容置該些第二導電塊的第三通孔。
- 如申請專利範圍第1項所述之內埋線路基板的製造方法,更包括:在該第一圖案化導電層上形成一第一焊罩層,其中該第一焊罩層暴露出部分該第一圖案化導電層。
- 如申請專利範圍第12項所述之內埋線路基板的製造方法,更包括:在該第一焊罩層所暴露出的部分該第一圖案化導電層上形成一第一抗氧化層。
- 如申請專利範圍第13項所述之內埋線路基板的製造方法,其中在該第一焊罩層所暴露出的部分該第一圖案化導電層上形成一第一抗氧化層的方法為電鍍。
- 如申請專利範圍第1項所述之內埋線路基板的製造方法,更包括:在該第二圖案化導電層上形成一第二焊罩層,其中該第二焊罩層暴露出部分該第二圖案化導電層。
- 如申請專利範圍第15項所述之內埋線路基板的製造方法,更包括:在該第二焊罩層所暴露出的部分該第二圖案化導電層上形成一第二抗氧化層。
- 如申請專利範圍第16項所述之內埋線路基板的製造方法,其中在該第二焊罩層所暴露出的部分該第二圖案化導電層上形成一第二抗氧化層的方法為電鍍。
- 如申請專利範圍第1項所述之內埋線路基板的製造方法,更包括:在將該第一導電疊合結構及該第二導電疊合結構壓合於該核心結構之前,對該些第一導電塊、該第一圖案化導電層及該第二圖案化導電層進行表面粗化。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097147880A TWI384600B (zh) | 2008-12-09 | 2008-12-09 | 內埋線路基板及其製造方法 |
US12/622,052 US8387239B2 (en) | 2008-12-09 | 2009-11-19 | Manufacturing method of embedded circuit substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW097147880A TWI384600B (zh) | 2008-12-09 | 2008-12-09 | 內埋線路基板及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201023316A TW201023316A (en) | 2010-06-16 |
TWI384600B true TWI384600B (zh) | 2013-02-01 |
Family
ID=42229813
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW097147880A TWI384600B (zh) | 2008-12-09 | 2008-12-09 | 內埋線路基板及其製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8387239B2 (zh) |
TW (1) | TWI384600B (zh) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8853001B2 (en) * | 2003-11-08 | 2014-10-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming pad layout for flipchip semiconductor die |
US7659633B2 (en) | 2004-11-10 | 2010-02-09 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
US8076232B2 (en) | 2008-04-03 | 2011-12-13 | Stats Chippac, Ltd. | Semiconductor device and method of forming composite bump-on-lead interconnection |
US8026128B2 (en) | 2004-11-10 | 2011-09-27 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
WO2005048311A2 (en) | 2003-11-10 | 2005-05-26 | Chippac, Inc. | Bump-on-lead flip chip interconnection |
US8574959B2 (en) | 2003-11-10 | 2013-11-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming bump-on-lead interconnection |
US8129841B2 (en) | 2006-12-14 | 2012-03-06 | Stats Chippac, Ltd. | Solder joint flip chip interconnection |
US8350384B2 (en) | 2009-11-24 | 2013-01-08 | Stats Chippac, Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
US20060216860A1 (en) | 2005-03-25 | 2006-09-28 | Stats Chippac, Ltd. | Flip chip interconnection having narrow interconnection sites on the substrate |
US8216930B2 (en) | 2006-12-14 | 2012-07-10 | Stats Chippac, Ltd. | Solder joint flip chip interconnection having relief structure |
US20070105277A1 (en) | 2004-11-10 | 2007-05-10 | Stats Chippac Ltd. | Solder joint flip chip interconnection |
US9029196B2 (en) | 2003-11-10 | 2015-05-12 | Stats Chippac, Ltd. | Semiconductor device and method of self-confinement of conductive bump material during reflow without solder mask |
USRE44500E1 (en) | 2003-11-10 | 2013-09-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming composite bump-on-lead interconnection |
US8841779B2 (en) | 2005-03-25 | 2014-09-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming high routing density BOL BONL and BONP interconnect sites on substrate |
US20060255473A1 (en) | 2005-05-16 | 2006-11-16 | Stats Chippac Ltd. | Flip chip interconnect solder mask |
US9258904B2 (en) * | 2005-05-16 | 2016-02-09 | Stats Chippac, Ltd. | Semiconductor device and method of forming narrow interconnect sites on substrate with elongated mask openings |
US8349721B2 (en) * | 2008-03-19 | 2013-01-08 | Stats Chippac, Ltd. | Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding |
US7759137B2 (en) * | 2008-03-25 | 2010-07-20 | Stats Chippac, Ltd. | Flip chip interconnection structure with bump on partial pad and method thereof |
US9345148B2 (en) | 2008-03-25 | 2016-05-17 | Stats Chippac, Ltd. | Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad |
US7897502B2 (en) | 2008-09-10 | 2011-03-01 | Stats Chippac, Ltd. | Method of forming vertically offset bond on trace interconnects on recessed and raised bond fingers |
US8659172B2 (en) | 2008-12-31 | 2014-02-25 | Stats Chippac, Ltd. | Semiconductor device and method of confining conductive bump material with solder mask patch |
US8198186B2 (en) | 2008-12-31 | 2012-06-12 | Stats Chippac, Ltd. | Semiconductor device and method of confining conductive bump material during reflow with solder mask patch |
US8039384B2 (en) | 2010-03-09 | 2011-10-18 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset bond on trace interconnects on different height traces |
US8409978B2 (en) | 2010-06-24 | 2013-04-02 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset bond on trace interconnect structure on leadframe |
US8492197B2 (en) | 2010-08-17 | 2013-07-23 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertically offset conductive pillars over first substrate aligned to vertically offset BOT interconnect sites formed over second substrate |
US8435834B2 (en) | 2010-09-13 | 2013-05-07 | Stats Chippac, Ltd. | Semiconductor device and method of forming bond-on-lead interconnection for mounting semiconductor die in FO-WLCSP |
KR101144610B1 (ko) * | 2011-08-02 | 2012-05-11 | 한국기계연구원 | 투명 전극의 전도성 메쉬 매설 방법 |
KR20140083580A (ko) * | 2012-12-26 | 2014-07-04 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
CN104576596B (zh) * | 2013-10-25 | 2019-01-01 | 日月光半导体制造股份有限公司 | 半导体基板及其制造方法 |
KR102214512B1 (ko) * | 2014-07-04 | 2021-02-09 | 삼성전자 주식회사 | 인쇄회로기판 및 이를 이용한 반도체 패키지 |
CN114245597A (zh) * | 2020-09-09 | 2022-03-25 | 鹏鼎控股(深圳)股份有限公司 | 内埋导电线路的线路板的制作方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4306925A (en) * | 1977-01-11 | 1981-12-22 | Pactel Corporation | Method of manufacturing high density printed circuit |
US6558780B2 (en) * | 2000-11-09 | 2003-05-06 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method for manufacturing the same |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4392157B2 (ja) * | 2001-10-26 | 2009-12-24 | パナソニック電工株式会社 | 配線板用シート材及びその製造方法、並びに多層板及びその製造方法 |
KR100882607B1 (ko) | 2007-08-10 | 2009-02-12 | 삼성전기주식회사 | 다층 인쇄회로기판 제조방법 |
-
2008
- 2008-12-09 TW TW097147880A patent/TWI384600B/zh active
-
2009
- 2009-11-19 US US12/622,052 patent/US8387239B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4306925A (en) * | 1977-01-11 | 1981-12-22 | Pactel Corporation | Method of manufacturing high density printed circuit |
US6558780B2 (en) * | 2000-11-09 | 2003-05-06 | Matsushita Electric Industrial Co., Ltd. | Circuit board and method for manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
TW201023316A (en) | 2010-06-16 |
US8387239B2 (en) | 2013-03-05 |
US20100139965A1 (en) | 2010-06-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI384600B (zh) | 內埋線路基板及其製造方法 | |
JP4558776B2 (ja) | 回路基板の製造方法 | |
JP2006229115A (ja) | 配線基板製造用金属部材と、それを用いた配線基板の製造方法 | |
TWI544850B (zh) | 內埋散熱塊的線路結構的製作方法 | |
TWI388043B (zh) | 線路板及其製作方法 | |
KR100832650B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
JP2010050351A (ja) | 配線基板の製造方法 | |
JP4825832B2 (ja) | 印刷回路基板の製造方法 | |
JP2010016335A (ja) | 金属積層板及びその製造方法 | |
JP5188947B2 (ja) | 多層配線基板の製造方法 | |
JP2009016806A (ja) | 埋め込みパターン基板及びその製造方法 | |
JP2007208229A (ja) | 多層配線基板の製造方法 | |
TWI708542B (zh) | 背膠銅箔增層製程 | |
TWI501706B (zh) | 線路板及其製作方法 | |
JP5375537B2 (ja) | プリント配線基板及びその製造方法 | |
CN101958306B (zh) | 内埋线路基板的制造方法 | |
TW201635876A (zh) | 線路板及其製作方法 | |
JP4189588B2 (ja) | 多層配線基板の製造方法 | |
KR20070007406A (ko) | 동축 선로가 내장된 인쇄 회로 기판 및 제조 방법 | |
TWI572261B (zh) | 線路結構及線路結構的製作方法 | |
TWI505759B (zh) | 印刷電路板及其製造方法 | |
JP4358059B2 (ja) | 回路基板の製造方法 | |
TWI404481B (zh) | 電路板結構及其製造方法 | |
KR100873673B1 (ko) | 금속 범프를 이용한 다층 인쇄 회로 기판 및 제조 방법 | |
KR101640751B1 (ko) | 인쇄회로기판 및 제조방법 |