KR100882607B1 - 다층 인쇄회로기판 제조방법 - Google Patents

다층 인쇄회로기판 제조방법 Download PDF

Info

Publication number
KR100882607B1
KR100882607B1 KR1020070080945A KR20070080945A KR100882607B1 KR 100882607 B1 KR100882607 B1 KR 100882607B1 KR 1020070080945 A KR1020070080945 A KR 1020070080945A KR 20070080945 A KR20070080945 A KR 20070080945A KR 100882607 B1 KR100882607 B1 KR 100882607B1
Authority
KR
South Korea
Prior art keywords
circuit
circuit board
carrier
printed circuit
forming
Prior art date
Application number
KR1020070080945A
Other languages
English (en)
Inventor
슈히치 오카베
안진용
이석규
정순오
홍종국
서해남
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070080945A priority Critical patent/KR100882607B1/ko
Priority to US12/078,176 priority patent/US20090038837A1/en
Priority to JP2008095425A priority patent/JP2009044124A/ja
Application granted granted Critical
Publication of KR100882607B1 publication Critical patent/KR100882607B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H05K2201/09527—Inverse blind vias, i.e. bottoms outwards in multilayer PCB; Blind vias in centre of PCB having opposed bottoms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

다층 인쇄회로기판 제조방법 제조방법이 개시된다. 캐리어에 금속층 및 하층회로 형성용 패턴을 순차적으로 형성한 후 하층회로 형성용 패턴에 전도성 물질을 충진하여 하층회로를 형성하는 단계, 하층회로 형성용 패턴을 제거하고 절연수지를 적층한 후 하층회로와 연통되는 비어홀을 형성하는 단계, 절연수지 상에 내부회로 및 내부회로와 하층회로를 연결하는 층간접속부를 형성하여 한 쌍의 회로부를 형성하는 단계, 한 쌍의 회로부를 위치 정합하여 상호 접합한 후 캐리어 및 금속층을 제거하는 단계를 포함하는 다층 인쇄회로기판 및 그 제조방법은, 세밀한 회로 형성이 가능할 뿐만 아니라 박형의 기판을 제조할 수 있고 기판의 휨을 방지할 수 있다.
박형, 인쇄회로기판, 캐리어

Description

다층 인쇄회로기판 제조방법{MANUFACTURING METHOD OF MULTILAYERED PRINTED CIRCUIT BOARD}
본 발명은 다층 인쇄회로기판 제조방법에 관한 것이다.
전자기기의 고성능화 및 소형화에 따라서 회로 부품의 기능과 패키지 밀도를 개선할 필요성이 높아지고 있다. 또한, 회로 부품이 결합되는 모듈에 대하여, 패키지 밀도와 기능에 대한 개선이 요구되고 있다. 현재, 패키지 밀도를 개선한 회로 부품을 실장하기 위하여 회로 기판을 다층 구조로 형성하는 경향이 있다. 특히, 내측 비어(inner via)에 의한 접속을 이용하는 다층 인쇄회로기판이 회로의 패키지 밀도를 증가시키는 수단으로 이용되고 있다. 또한, 실장 영역과 LSI 사이 또는 구성 부품들 사이를 가장 짧은 거리로 배선 패턴을 연결하는 것에 의하여 공간을 절약할 수 있는 구성요소 통합형 회로기판이 개발되고 있다.
그리고 인쇄회로기판이 날로 경박 단소화 됨에 따라서 회로 패턴의 폭 및 간격이 미세화되어 가고 있다. 이와 같이 박형이고 미세회로가 구현된 인쇄회로기판에서는 가공 공정이 미세하고 인쇄회로기판 자체가 박형이기 때문에 회로패턴의 박리가 발생하여 수율이 떨어지고 기판 전체의 휨 또는 뒤틀림 등의 문제가 발생한 다.
본 발명은 박형의 다층 인쇄회로기판 제조방법을 제공한다.
본 발명은 기판의 휨 및 뒤틀림을 방지할 수 있는 다층 인쇄회로기판 제조방법을 제공한다.
본 발명은 최외층에 미세회로 형성이 가능한 다층 인쇄회로기판 제조방법을 제공한다.
본 발명의 일 측면에 따른 다층 인쇄회로기판은, 하층회로 및 하층회로 상에 형성되는 내부회로를 구비하고, 하층회로 및 내부회로는 층간 접속부에 의해 전기적으로 연결되는 한 쌍의 회로부를 포함하며, 한 쌍의 회로부는 각각의 회로부에 위치한 하층회로가 외부를 향하도록 배치되어 상호 적층된다.
본 발명에 따른 다층 인쇄회로기판의 실시 예들은 다음과 같은 특징들을 하나 또는 그 이상 구비할 수 있다. 예를 들면, 층간 접속부는 하층회로에서 내부회로 방향으로 직경이 확대되는 절두원추 형상을 갖고, 다층 인쇄회로기판의 중심에서 외측으로 향하는 방향으로 층간 접속부의 직경이 축소될 수 있다. 한 쌍의 회로부에서 내부회로는 동일한 수로 적층될 수 있으며, 다층 인쇄회로기판의 양 외측은 평탄하게 형성될 수 있다.
본 발명의 일 측면에 따른 다층 인쇄회로기판 제조방법은, 캐리어에 금속층 및 하층회로 형성용 패턴을 순차적으로 형성한 후 하층회로 형성용 패턴에 전도성 물질을 충진하여 하층회로를 형성하는 단계, 하층회로 형성용 패턴을 제거하고 절연수지를 적층한 후 하층회로와 연통되는 비어홀을 형성하는 단계, 절연수지 상에 내부회로 및 내부회로와 하층회로를 연결하는 층간접속부를 형성하여 한 쌍의 회로부를 형성하는 단계, 한 쌍의 회로부를 위치 정합하여 상호 접합한 후 캐리어 및 금속층을 제거하는 단계를 포함한다.
본 발명에 따른 다층 인쇄회로기판 제조방법의 실시 예들은 다음과 같은 특징들을 하나 또는 그 이상 구비할 수 있다. 예를 들면, 캐리어는 금속에 의해 형성될 수 있는데, 불변강, 구리 또는 니켈 등과 같은 열팽창 계수가 적은 금속에 의해 형성될 수 있다. 그리고 하층회로 형성용 패턴은 포토 레지스트에 의해 형성될 수 있다.
하층회로는 세미 애디티브(semi-additive) 도금에 의해 형성될 수 있으며, 금속층은 니켈 도금에 의해 형성될 수도 있다. 금속층은 캐리어 상에 동박을 고정함으로써 형성될 수 있다. 구체적으로는 동박을 접착제에 의해서 캐리어에 고정하거나 용착에 의해 캐리어에 고정할 수도 있다.
절연수지는 유리직포(glass cloth)를 포함할 수 있으며, 비어홀은 레이저에 의해 형성할 수 있다. 또한, 내부회로는 절연수지 상에 내부회로 형성용 패턴을 형성한 후 세미 애디티브 도금에 의해 형성될 수 있으며, 한 쌍의 회로부는 동일한 층수를 갖을 수 있다.
회로부 중 어느 하나에는 접속구멍을 포함하는 접속용 패턴을 형성하고, 접속구멍에 내층접속 금속도금을 형성할 수도 있다.
본 발명은 박형의 다층 인쇄회로기판 및 그 제조방법을 제공할 수 있다.
본 발명은 기판의 휨 및 뒤틀림을 방지할 수 있는 다층 인쇄회로기판 및 그 제조방법을 제공할 수 있다.
본 발명은 최외층에 미세회로 형성이 가능한 다층 인쇄회로기판 및 그 제조방법을 제공할 수 있다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 1은 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법을 나타내는 순서도이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법은 캐리어에 금속층을 및 하층회로 형성용 패턴을 순차적으로 형성한 후 하층회로 형성용 패턴에 전도성 물질을 충진하여 하층회로를 형성하는 단계, 하층회로 형성용 패턴을 제거하고 절연수지를 적층한 후 하층회로와 연통되는 비어홀을 형성하는 단계, 절연수지 상에 내부회로 및 내부회로와 하층회로를 연결하는 층간접속부를 형성하여 한 쌍의 회로부를 형성하는 단계, 한 쌍의 회로부를 위치 정합하여 상호 접합한 후 캐리어 및 금속층을 제거하는 단계를 포함한다.
본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법은, 최외층 회로가 되는 하층회로가 절연수지에 매몰되어 있기 때문에 미세회로를 형성할 수 있다. 그리고 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법은 한 쌍의 회로부를 상호 접합하기 때문에 기판 전체의 휨 또는 뒤틀림을 방지할 수 있다.
이하에서는 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법을 도 2 내지 도 13을 참조하면서 더욱 구체적으로 설명하기로 한다.
도 2는 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법에서 캐리어(120) 상에 금속층(140) 및 하층회로 형성용 패턴(160)을 순차적으로 형성한 상태를 도시한 단면도이다.
캐리어(120) 상에는 금속층(140) 및 하층회로 형성용 패턴(160)이 순차적으로 형성된 후 적어도 하나의 층을 갖는 내부회로(도 3의 180 참조)가 형성된다. 캐리어(120)는 금속에 의해 형성될 수 있는데, 특히 추후 회로부의 열압착 과정에서 발생하는 금속의 팽창으로 인한 휨 등을 방지하기 위해서 열팽창 계수(Coefficient of Thermal Expansion, CTE)가 적은 금속에 의해 형성될 수 있다. 열팽창 계수가 적은 금속으로는 불변강(invar), 니켈 또는 구리 등이 있다. 캐리어(120)는 한 쌍의 회로부가 접합된 후 제거된다(도 12 참조).
캐리어(120) 상에 형성되는 금속층(140)은 금속도금을 통해 형성될 수 있다. 금속층(140)이 금속도금에 의해 형성되는 경우 구리 또는 니켈 도금에 의해 형성될 수 있다. 그리고 금속층(140)은 동박과 같은 얇은 금속박을 접착제를 이용하여 캐리어(120)에 고정하거나 금속박을 캐리어(120)에 용착하여 고정할 수도 있다. 금속층(140)은 도금 등에 의해 하층회로 형성용 패턴(160) 사이에 도금물질이 충진되는 경우 캐리어(120)를 보호하는 역할을 한다.
하층회로 형성용 패턴(160)은 금속층(140) 상에 포토 레지스트(photo resist)를 노광 및 현상함으로써 형성될 수 있다. 하층회로 형성용 패턴(160)은 추후 형성하고자 하는 하층회로(도 3의 180 참조) 이외의 부분에 해당하는 것으로, 하층회로 형성용 패턴(160) 사이에는 도금에 의해 구리와 같은 전도성 물질이 충진된다.
도 3은 도 2의 하층회로 형성용 패턴(160) 사이에 금속 도금을 통해서 하층회로(180)를 형성한 상태를 도시하는 단면도이고, 도 4는 도 3에서 하층회로 형성용 패턴(160)을 제거한 상태를 도시하는 단면도이다.
도 3을 참조하면, 하층회로 형성용 패턴(160) 사이에는 세미 애디티브 도금(semi-additive plating)에 의해 하층회로(180)가 형성된다. 하층회로(180)는 추후의 공정에 의해 캐리어(120)가 제거되는 경우 외부로 그 일부가 노출되어 최외층 의 회로가 된다.
그리고 하층회로(180)가 형성된 후 하층회로 형성용 패턴(160)은 제거되어 하층회로(180)만 금속층(140) 상에 형성된다. 하층회로 형성용 패턴(160)을 제거하는 방법은 일반적인 인쇄회로기판 제조방법에 의하므로 구체적인 설명은 생략하기로 한다.
이와 같이 본 실시 예는 하층회로 형성용 패턴(160)을 이용하여 하층회로(180)를 형성하기 때문에 미세한 하층회로(180)를 최외층에 형성할 수 있게 된다.
도 5는 도 4에서 하층회로(180) 상에 절연수지(200)를 적층한 상태를 도시하는 단면도이다.
도 5를 참조하면, 하층회로(180) 상에는 절연수지(200)를 적층 및 열압착 하여 하층회로(180) 사이에 절연수지(200)가 충진되도록 한다. 절연수지(200)는 하층회로(180)와 추후 형성되는 내부회로(도 8의 260 참조) 사이를 층간 절연하는 역할 및 하층회로(180)가 박리되거나 뒤틀림 되는 것을 방지하는 보호 피막으로서의 역할을 한다.
절연수지(200)에는 유리직포(glass cloth)가 포함될 수 있는데, 유리직포가 포함된 절연수지(200)는 기판 전체의 강성을 높이는 역할을 한다.
그리고 절연수지(200)는 열강화성 수지에 의해 형성될 수 있다. 열강화성 수지로는, 예를 들면 페놀(phenol) 수지, 멜라닌 수지, 요소 수지, 에폭시(epoxy) 수지, 페녹시(phenoxy) 수지, 에폭시(epoxy) 변성 폴리이미드 수지, 불포화 폴리에스 테르(polyester) 수지, 폴리이미드 수지, 우레탄(urethane) 수지, 디알릴 프탈레이트(diallyl phthalate) 수지 등이 있다. 이와 같은 열강화성 수지는 단독으로 사용될 수 있지만, 2종류 이상의 혼합 수지가 사용될 수도 있다.
열강화성 수지는 경화제를 이용할 수 있는데, 그 경화제로, 예를 들면, 폴리페놀(polyphenol)계 경화제, 폴리아민(polyamine)계 경화제, 카르본산 히드라지드(hydrazide)류, 지아미노마레오니코릴 류, 디시안 디아미드(dicyan diamide), 이미다졸(imidazole)류 폴리아민(polyamine)의 나일론(nylon) 소금 및 인산염, 루이스산 및 그 아민(amin) 착제 등이 사용 가능하다. 이와 같은 경화제는 단독 또는 2 이상을 혼합해서 사용할 수도 있다.
절연수지(200)는 열가소성 수지에 의해 형성될 수도 있다. 열가소성 수지는, 예를 들어, 폴리 에테르 술폰(poly ether sulfone), 폴리설폰, 폴리 에테르 이미드(poly ether imide), 폴리스티렌(polystyrene), 폴리에틸렌(polyethylene), 폴리아릴레이트(polyallylate), 폴리아미드 이미드(polyamide imide), 폴리페닐렌 술피드(polyphenylene sulfide), 폴리에텔케톤, 폴리옥시 벤조에이트(polyoxy benzoate), 폴리 염화 비닐, 폴리 초산 비닐, 폴리 아세탈(poly acetal), 폴리 카보네이트(polycarbonate) 등이 사용될 수 있다. 이와 같은 열가소성 수지는 단독으로 사용할 수도 있고 2 종류 이상을 병용하여 사용할 수도 있다.
도 6은 도 5에서 절연수지(200)에 비어홀(220)을 형성한 상태를 도시한 단면도이다.
도 6을 참조하면, 비어홀(220)은 절연수지(200)를 관통해서 형성되어 하층회 로(180)와 연통된다. 비어홀(220)을 형성하는 방법은 일반적인 드릴 또는 레이저 등을 이용할 수도 있다. 비어홀(220)에는 추후 공정에 의해 구리 등과 같은 전도성 물질이 충진되며 이로 인해 하층회로(180)와 내부회로(260)를 전기적으로 연결하는 층간 접속부(도 8 280 참조)가 형성된다.
도 6에 도시되어 있는 바와 같이, 비어홀(220)은 하층회로(180) 방향으로 직경이 감소하는 절두원추 형상을 갖는다. 비어홀(220)이 절추원추 형상을 갖는 것은 레이저를 이용하여 비어홀을 형성하는 경우 레이저의 에너지가 절연층(200)의 깊이에 비례하여 감소되기 때문이다.
도 7은 도 6에서 절연수지(200) 상에 내부회로 형성용 패턴(240)을 형성한 상태를 도시한 단면도이다.
도 7을 참조하면, 절연수지(200) 상에는 내부회로 형성용 패턴(240)이 포토 레지스트(photo resist)에 의해 형성된다. 내부회로 형성용 패턴(240)은 내부회로를 형성하기 위한 것으로, 그 형성 방법은 하층회로 형성용 패턴(160)과 동일하다. 내부회로 형성용 패턴(240) 사이에는 비어홀(220)이 외부로 노출되어 있다.
도 8은 도 7에서 비어홀(220)과 내부회로 형성용 패턴(240) 사이를 도금을 이용하여 충진한 상태를 도시하는 단면도이다.
도 8을 참조하면, 세미 애디티브 도금(semi-additive plating)을 이용하여 내부회로 형성용 패턴(240) 및 비어홀(220)에 구리를 충진한다. 이로 인해, 내부회로(260) 및 층간접속부(280)가 형성되고, 내부회로(260) 및 하층회로(180)가 전기적으로 연결된다. 도 8에서와 같이, 하층회로(180)와 내부회로(260)가 전기적으로 연결되어 하나의 회로부(100)가 형성된다. 이와 같은 회로부(100)는 상호 대칭되는 한 쌍으로 구성되어 위치 정합에 의해 상호 접합됨으로써 다층 인쇄회로기판이 완성된다.
이와 같이 세미 애디티브 도금을 이용하여 내부회로(260)를 형성함과 동시에 하층회로(180)를 접속함으로써 신뢰성이 우수한 회로 접합이 가능하게 된다. 본 실시 예에서는 하나의 층을 갖는 회로부(100)를 형성하였지만, 내부회로(260)를 형성하는 상기 공정을 반복함으로써 필요에 따라서 2층 이상으로 형성할 수 있음은 물론이다 그리고 내부회로는 내부회로 형성용 패턴에 도전성 물질을 충진함으로써 형성될 수 있지만, 인쇄회로기판의 일반적인 회로 형성 방법인 동박적층 및 에칭에 의해서도 내부회로를 형성할 수도 있다.
도 9는 회로부(100) 상호 간의 위치 정합을 위한 내층접속 금속도금을 형성하기 위해서 접속용 패턴(300)을 형성한 상태를 도시하는 단면도이고, 도 10은 도 9의 접속구멍(320)에 도금을 실시한 상태를 도시하는 단면도이다.
도 9를 참조하면, 내부회로 형성용 패턴(240) 상에는 접속구멍(320)을 갖는 접속용 패턴(300)이 형성된다. 접속용 패턴(300)도 포토 레지스트(photo resist)를 노광 및 현상함으로써 형성된다. 그리고, 도 10에 도시된 바와 같이, 접속구멍(320)에는 도금에 의해서 제1 접속도금(340) 및 제2 접속도금(360)으로 이루어지는 내층접속 금속도금(350)이 형성된다. 제1 접속도금(340)은 내부회로(260)와 동일한 재질(예를 들면 구리)일 수 있고 제2 접속도금(360)은 제1 접속도금(340)과는 다른 금속일 수 있다.
도 11은 도 10에서 접속용 패턴(300)을 제거한 상태를 나타내는 단면도이다.
도 11을 참고하면, 접속용 패턴(300)을 제거함으로써 제1 접속도금(340) 및 제2 접속도금(360)이 내부회로 형성용 패턴(240)의 상부로 상향 돌출된다. 이와 같이 상향 돌출된, 제1 접속도금(340) 및 제2 접속도금(360)으로 이루어지는 내층접속 금속도금(350)은 회로부(100) 사이의 접속 시 위치를 알려주는 표시 기능을 할 뿐만 아니라, 한 쌍의 다른 회로부의 내부회로와 접속한다.
도 12는 한 쌍의 회로부(100, 100')를 상호 접합하는 상태를 도시하는 단면도이고, 도 13은 한 쌍의 회로부(100, 100')가 상호 접합된 상태를 도시하는 단면도이다.
도 12를 참조하면, 도 2 내지 도 8의 공정을 통해서 형성된 한 쌍의 회로부(100, 100')가 도시되어 있다. 각각의 회로부(100, 100')는 같은 층 수를 갖을 수 있는데, 도 12에서는 한 층의 내부회로(260)를 갖는 회로부(100, 100')가 도시되어 있다. 그리고 내층접속 금속도금(350)을 기준 위치로 하고 LDI(Laser Direct Imaging) 장치를 이용하여 각각의 회로부(100, 100')를 위치 정합한다. 한 쌍의 회로부(100, 100') 사이에는 절연 접착제(380)가 개재되어 있으며, 한 쌍의 회로부(100, 100')의 캐리어(120)를 절연 접착제(380) 방향으로 가압하여 회로부(100, 100')를 상호 접합한다.
본 실시 예에서는 회로부(100, 100')의 상호 접합을 위하여 위치 마크(mark)로서 내층접속 금속도금(350)을 형성하였지만, 회로부(100, 100')의 위치 정합을 위해서 각각의 캐리어(120)에 형성된 구멍을 이용하여 회로부(100, 100')를 위치 정합할 수도 있다.
도 12를 참조하면, 회로부(100, 100')를 상호 접합하는 과정에서 하나의 회로부(100)에 형성되어 있는 내층접속 금속도금(350)은 다른 회로부(100')의 내부회로(260)와 접한다. 그리고 절연 접착제(380)는 한 쌍의 회로부(100, 100')의 각각의 내부회로(260) 사이를 절연하는 역할을 한다. 그리고 상하부의 캐리어(120)를 각각 제거한 후 금속층(140)을 에칭을 통해서 제거하여 다층 인쇄회로기판을 완성한다.
이와 같이 한 쌍의 회로부(100, 100')를 상호 접합함으로써 4층의 다층 인쇄회로기판이 완성된다. 물론, 회로부를 3층으로 형성하는 경우 6층의 다층 인쇄회로기판을 형성할 수 있고 4층의 회로부를 형성하는 경우 8층의 다층 인쇄회로기판을 형성할 수도 있다.
이와 같이 상호 대칭하는 한 쌍의 회로부(100, 100')를 상호 접합함으로써 기판의 휨 및 뒤틀림을 방지할 수 있을 뿐만 아니라 기판의 접속 시간을 단축할 수 있다. 그리고 금속 캐리어(120)에 의해 지지되는 한 쌍의 회로부(100, 100')를 그 중앙부만 금속 접합하기 때문에, 일괄 적층공법에 비해서 금속 접합의 수가 작아지는 것으로 미완전 접합의 위험이 적어지게 되었다. 또한, 초고밀도 회로가 형성된 인쇄회로기판인 경우 각각의 방향에서 품질이 우수한 회로부를 선택할 수 있기 때문에 다층 인쇄회로기판 제조 시간 및 비용을 줄일 수 있다.
도 13은 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법에서 한 쌍의 회로부를 접합한 후 캐리어 및 금속층을 제거한 상태를 도시하는 단면도이다.
도 13을 참조하면, 동일한 구조를 갖는 한 쌍의 회로부(100")가 상호 접합되어 다층 인쇄회로기판을 형성한다. 각각의 회로부(100")는 한 층으로 형성된 하층회로(180) 및 3개의 층으로 형성된 내부회로(260)를 구비한다. 물론, 내부회로(260)의 층은 4개 층 이상이 형성될 수 있다. 그리고 하층회로(180)와 내부회로(260) 사이의 연결 및 내부회로(260)와 내부회로(260) 사이의 연결은 모두 비어홀(도 7의 220 참조)에 형성된 층간 접속부(280)에 의해 이루어진다. 층간 접속부(280)는 절두원추 형상을 갖는데, 이는 위에서 설명한 바와 같이, 레이저를 이용하여 비어홀을 형성하기 때문이다. 따라서 층간 접속부(280)는 하층회로(180)에서 내부회로(260) 방향으로 직경이 확대되는 형상을 갖는다.
회로부(100")는 하층회로(180)가 외부를 향하도록 배치되고 내부회로(260)가 최외층에 있는 하층회로(180)의 내부에 위치하도록 배치된다. 이로 인해 층간 접속부(280)는 다층 인쇄회로기판의 중심에서 외측으로 향하는 방향으로 직경이 축소되도록 배치된다. 따라서 동일한 층수를 갖는 한 쌍의 회로부(100")를 상호 반대 방향으로 적층하기 때문에, 다층 인쇄회로기판은 그 중심을 기준으로 상하로 대칭되는 구조를 갖는다. 그리고 적어도 하나의 회로부(100")에는 회로부(100") 사이의 접속을 위한 내층접속 금속도금(350)이 형성되어 있다.
이와 같이 동일한 구조 및 층수를 갖는 한 쌍의 회로부(100")를 상호 접합하여 적층함으로써 적층 과정에서 기판 전체의 휨 및 뒤틀림 등을 방지할 수 있다.
다층 인쇄회로기판의 양 외층에 해당하는 내부회로(260)에는 추후 반도체 소자가 실장되거나 또는 외부 접속 단자가 형성될 수 있다. 따라서 다층 인쇄회로기 판의 양 외층은 표면 연마 없이 평탄한 구조로 형성될 수 있다.
상기에서는 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법을 나타내는 순서도.
도 2는 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법에서 캐리어 상에 금속층 및 회로형성용 패턴을 형성한 상태를 도시하는 단면도.
도 3은 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법에서 하층회로를 형성한 상태를 도시하는 단면도.
도 4는 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법에서 회로형성용 패턴을 제거한 상태를 도시하는 단면도.
도 5는 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법에서 하층회로 상에 절연수지를 적층한 상태를 도시한 단면도.
도 6은 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법에서 절연수지에 비어홀을 형성한 상태를 도시하는 단면도.
도 7은 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법에서 절연수지 상에 내부회로 형성용 패턴을 형성한 상태를 도시하는 단면도.
도 8은 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법에서 내부회로 형성용 패턴에 도금을 실시하여 내부회로를 형성한 상태를 도시하는 단면도.
도 9는 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법에서 내부회로 상에 접속용 패턴을 형성한 상태를 도시하는 단면도.
도 10은 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법에서 접속 용 패턴에 도금을 실시하여 내층접속 금속도금을 형성한 상태를 도시하는 단면도.
도 11은 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법에서 접속용 패턴을 제거한 상태를 도시하는 단면도.
도 12 및 도 13은 본 발명의 일 실시 예에 따른 다층 인쇄회로기판 제조방법에서 회로부를 접합한 후 캐리어 및 금속층을 제거한 상태를 도시한 단면도.
<도면 부호의 설명>
100, 100': 회로부 120: 캐리어
140: 금속층 160: 하층회로 형성용 패턴
180: 하층회로 200: 절연수지
220: 비어홀 240: 내부회로 형성용 패턴
260: 내부회로 280: 층간접속부
300: 접속용 패턴 320: 접속구멍
340: 제1 접속도금 350: 내층접속 금속도금
360: 제2 접속도금 380: 절연 접착제

Claims (19)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 캐리어에 금속층 및 하층회로 형성용 패턴을 순차적으로 형성한 후 상기 하층회로 형성용 패턴에 전도성 물질을 충진하여 하층회로를 형성하는 단계;
    상기 하층회로 형성용 패턴을 제거하고 절연수지를 적층한 후 상기 하층회로와 연통되는 비어홀을 형성하는 단계;
    상기 절연수지 상에 내부회로 및 상기 내부회로와 상기 하층회로를 연결하는 층간접속부를 형성하여 한 쌍의 회로부를 형성하는 단계;
    상기 한 쌍의 회로부를 위치 정합하여 상호 접합한 후 상기 캐리어 및 상기 금속층을 제거하는 단계를 포함하는 다층 인쇄회로기판 제조방법.
  6. 제5항에 있어서,
    상기 캐리어는 금속에 의해 형성되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  7. 제6항에 있어서,
    상기 캐리어는 열팽창 계수가 적은 금속에 의해 형성되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  8. 제7항에 있어서,
    상기 캐리어는 불변강, 구리 또는 니켈로 구성된 그룹으로부터 선택된 하나에 의해 형성되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  9. 제5항에 있어서,
    상기 하층회로 형성용 패턴은 포토 레지스트에 의해 형성되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  10. 제5항에 있어서,
    상기 하층회로는 세미 애디티브(semi-additive) 도금에 의해 형성되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  11. 제5항에 있어서,
    상기 금속층은 니켈 도금에 의해 형성되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  12. 제5항에 있어서,
    상기 금속층은 상기 캐리어 상에 동박을 고정함으로써 형성되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  13. 제12항에 있어서,
    상기 동박은 접착제에 의해서 상기 캐리어에 고정되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  14. 제12항에 있어서,
    상기 동박은 용착에 의해서 상기 캐리어에 고정되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  15. 제5항에 있어서,
    상기 절연수지는 유리직포(glass cloth)를 포함하는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  16. 제5항에 있어서,
    상기 비어홀은 레이저에 의해 형성되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  17. 제5항에 있어서,
    상기 내부회로는 상기 절연수지 상에 내부회로 형성용 패턴을 형성한 후 세미 애디티브 도금에 의해 형성되는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  18. 제5항에 있어서,
    상기 한 쌍의 회로부는 동일한 층수를 갖는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
  19. 제5항에 있어서,
    상기 회로부 중 어느 하나에는 접속구멍을 포함하는 접속용 패턴을 형성하고, 상기 접속구멍에 내층접속 금속도금을 형성하는 것을 특징으로 하는 다층 인쇄회로기판 제조방법.
KR1020070080945A 2007-08-10 2007-08-10 다층 인쇄회로기판 제조방법 KR100882607B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070080945A KR100882607B1 (ko) 2007-08-10 2007-08-10 다층 인쇄회로기판 제조방법
US12/078,176 US20090038837A1 (en) 2007-08-10 2008-03-27 Multilayered printed circuit board and manufacturing method thereof
JP2008095425A JP2009044124A (ja) 2007-08-10 2008-04-01 多層印刷回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070080945A KR100882607B1 (ko) 2007-08-10 2007-08-10 다층 인쇄회로기판 제조방법

Publications (1)

Publication Number Publication Date
KR100882607B1 true KR100882607B1 (ko) 2009-02-12

Family

ID=40345397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070080945A KR100882607B1 (ko) 2007-08-10 2007-08-10 다층 인쇄회로기판 제조방법

Country Status (3)

Country Link
US (1) US20090038837A1 (ko)
JP (1) JP2009044124A (ko)
KR (1) KR100882607B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100841987B1 (ko) * 2007-07-10 2008-06-27 삼성전기주식회사 다층 인쇄회로기판 제조방법
TWI384600B (zh) * 2008-12-09 2013-02-01 Advanced Semiconductor Eng 內埋線路基板及其製造方法
TWI517775B (zh) * 2014-03-06 2016-01-11 相互股份有限公司 印刷電路板及其製法
KR101605172B1 (ko) 2015-04-07 2016-03-22 삼성전자주식회사 패키지 기판 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990073135A (ko) 1999-05-31 1999-10-05 정해원 다층인쇄회로기판제조방법
JP2004006687A (ja) * 2002-03-27 2004-01-08 Sumitomo Bakelite Co Ltd 多層配線板製造用配線基板およびその製造方法、並びに多層配線板
KR20060062896A (ko) 2004-12-06 2006-06-12 삼성전기주식회사 비아포스트에 의해 층간 전도성이 부여된 병렬적 다층인쇄회로기판 및 그 제조 방법
JP2006196768A (ja) * 2005-01-14 2006-07-27 Shinko Electric Ind Co Ltd 配線基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0716094B2 (ja) * 1986-03-31 1995-02-22 日立化成工業株式会社 配線板の製造法
JPH06318783A (ja) * 1993-05-10 1994-11-15 Meikoo:Kk 多層回路基板の製造方法
JP3989974B2 (ja) * 1995-01-13 2007-10-10 株式会社東芝 多層印刷配線板及びその製造方法
JP2751902B2 (ja) * 1995-12-27 1998-05-18 日本電気株式会社 多層印刷配線板の製造方法
US6344516B1 (en) * 1999-06-29 2002-02-05 National Institute Of Advanced Industrial Science And Technology Resin composition and process for producing the same
JP3892209B2 (ja) * 2000-06-22 2007-03-14 大日本印刷株式会社 プリント配線板およびその製造方法
JP2002344141A (ja) * 2001-05-15 2002-11-29 Matsushita Electric Ind Co Ltd 多層回路基板、および多層回路基板の製造方法
JP2003142827A (ja) * 2001-10-31 2003-05-16 Sony Corp 多層プリント配線基板及びその製造方法
JP2003218528A (ja) * 2002-01-21 2003-07-31 Hitachi Kokusai Electric Inc プリント基板の製造方法
JP2004296481A (ja) * 2003-03-25 2004-10-21 Nitto Denko Corp 多層配線回路基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990073135A (ko) 1999-05-31 1999-10-05 정해원 다층인쇄회로기판제조방법
JP2004006687A (ja) * 2002-03-27 2004-01-08 Sumitomo Bakelite Co Ltd 多層配線板製造用配線基板およびその製造方法、並びに多層配線板
KR20060062896A (ko) 2004-12-06 2006-06-12 삼성전기주식회사 비아포스트에 의해 층간 전도성이 부여된 병렬적 다층인쇄회로기판 및 그 제조 방법
JP2006196768A (ja) * 2005-01-14 2006-07-27 Shinko Electric Ind Co Ltd 配線基板の製造方法

Also Published As

Publication number Publication date
JP2009044124A (ja) 2009-02-26
US20090038837A1 (en) 2009-02-12

Similar Documents

Publication Publication Date Title
CN110324969B (zh) 部件承载件与倾斜的其它部件承载件连接用于短的电连接
KR101143837B1 (ko) 전자 소자를 내장하는 회로기판 및 회로기판의 제조 방법
KR20230092854A (ko) 인쇄회로기판
US20110127076A1 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
KR100841987B1 (ko) 다층 인쇄회로기판 제조방법
KR100882607B1 (ko) 다층 인쇄회로기판 제조방법
US11882648B2 (en) Dielectric layer for component carrier with varying material properties
KR101131289B1 (ko) 전자부품 내장형 리지드-플렉시블 기판 및 그 제조방법
CN113645750A (zh) 部件承载件及其制造方法
KR102281460B1 (ko) 임베디드 기판 및 임베디드 기판의 제조 방법
US20110083891A1 (en) Electronic component-embedded printed circuit board and method of manufacturing the same
CN116709645A (zh) 制造部件承载件的方法及部件承载件
US11470714B2 (en) Component carrier with embedded component and horizontally elongated via
US11810844B2 (en) Component carrier and method of manufacturing the same
US9484276B2 (en) Semiconductor mounting device and method for manufacturing semiconductor mounting device
JP2015103585A (ja) 可撓性を有するインターポーザ、半導体装置
EP4152388A1 (en) Electronic package with components mounted at two sides of a layer stack
US20240021440A1 (en) Component Carrier and Method of Manufacturing the Same
CN211320082U (zh) 部件承载件
CN213991156U (zh) 部件承载件系统
US20220319943A1 (en) Embedding Methods for Fine-Pitch Components and Corresponding Component Carriers
US20230043085A1 (en) Component Carrier With Different Stack Heights and Vertical Opening and Manufacturing Methods
KR101077313B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR101077358B1 (ko) 기판 제조용 캐리어 부재 및 이를 이용한 기판의 제조방법
KR20110131047A (ko) 매립형 인쇄회로기판 제조방법 및 매립형 인쇄회로기판 제조용 구조물

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee