CN101022703A - 介电层中嵌入导电元件的方法和工艺 - Google Patents

Abstract

提供了一种制造多层印刷电路板的方法，包括作为印刷电路板的层的制造的一部分而形成嵌入式导电元件。然后，绝缘层和导电层压制在导电元件上从而导电元件从导电层的表面突出。运用机械手段来去除这些突起以暴露嵌入式导电元件。导电底涂可以应用到导电层的表面以及在导电底涂上形成第二电路图案。

Description

介电层中嵌入导电元件的方法和工艺

技术领域

本发明的各种实施方案涉及印刷电路板的制造工艺。更具体地说，公开了在多层电路板的介电层中嵌入导电元件的制造方法、工艺和技术。

背景技术

早期的印刷电路板包括单面复合电路板，设计成用于安装电子部件并通过布设在电路板一个表面上的布线电路将这些部件连接起来。随着电子电路变得复杂，因此需要在电路板上进行更多的电子连接。结果引发了制造能够在电路板的两个表面上都具有电路和电子连接的双面印刷电路板。

最近许多电子系统都具有非常复杂的电路，密集了多个部件和多道布线轨迹，这由于只有两个表面来形成全部的电连接而受到严重地限制。为了在较小的电路板区域上形成更多的电路连接，开发出了多层印刷电路板。

制造多层印刷电路板的常规方法包括利用金属化通孔或导通孔来形成电路板连接。电路网络或轨迹形成在公共点处彼此连接的不同的层中，在公共点处设置了连接焊盘(connecting pad)。孔被钻孔穿过连接焊盘且将导电层添加到孔壁上(如利用电镀法或其他方法)以使不同的层上的两个或更多电路以电连接方式连接起来。除了在层之间形成必要的连接之外，孔可以起到连接到各部件的额外的作用。也就是说，孔可以起到，如容纳电部件的端子或引线的作用。

随着表面安装技术的引入采用，部件孔弥补了高度复杂的电路板上所有钻孔的较差的质量。大多数金属化通孔，也称为导通孔主要用于电路层之间的电连接。

穿过一堆多层印刷电路板钻机械导通孔浪费了有利用价值的板空间，这是因为可以有成本效率地钻孔的导通孔的尺寸，用于高产量制造所需的大的捕获焊盘和不需要在所有钻点处互连的层上损失的空间。因此，层对层基础上的垂直互连受到了多层印刷电路板设计者和制造者的青睐。

形成比传统导通孔具有更小开口的微导通孔可以利用诸如激光、平版印刷和等离子体蚀刻的技术，且是已知的和/或已被设计者、生产者和/或制造者所使用。然而，存在许多涉及可靠和稳定地制造微导通孔的技术诀窍。举一个例子，在较厚层电解铜电镀到微导通孔壁之前，用于在微导通孔壁上加种晶(seeding)的化学镀铜沉积过程是一个普遍的过程。形成有穿透的微导通孔的电路板或衬底通常用溶胀剂、高锰酸氧化剂、还原剂处理以减少高锰酸的残余量，调节剂调节，微蚀刻以去除调节剂、用钯-锡(Pd-Sn)催化，用盐酸处理以暴露Pd以及最后电镀。电镀液通常含还原剂(如甲醛或次磷酸盐)、铜盐和螯合剂(如EDTA、链烷醇胺(alkanolamine)或酒石酸盐(tartarates))以使铜盐保留在溶液内。这些化学方法在各步骤之间通常采用两到三次清洗。为了达到可靠性和一致性，对每次的化学过程和其各自的清洗来说，有必要在细小的导通孔内准确实现它们相关的功能，虽然不是大部分时间，但是每次在每一浴中。因此，用设计优良的设备进行严格的过程控制是必须的以稳定地形成可靠的微导通孔。

除了电镀微导通孔的可靠性困难，还存在其他缺陷。例如，微导通孔内存在的化学物质可以导致组装过程中的除气作用以及可能存在的其他可靠性问题。

随着电子行业越来越要求便携性、小型化因素、更多内置的功能以及更复杂的电子系统，在更小的印刷电路板上设计更多的电连接的要求一直在持续。

Chantraine等人的美国专利US5231757公开了使用用于形成在均匀金属层上的多层结构的导通孔接钮，该金属层随后被蚀刻以形成用于多层结构的导体。介电层然后覆盖整个表面，包括接钮。接钮的末端随后通过等离子体或机械手段暴露穿过介电层。应该注意即使没有具体说明，所采用的电介质也意味着非增强材料。该专利中所阐述的实施方案基于作为液体涂层的聚酰胺酸(polyamic acid)，该聚酰胺酸随后被聚合成聚酰亚胺。

Schmidt的美国专利US5457881公开了具有末端的突起，其末端穿透介电层。即使没有具体说明，该专利意味着介电层由非增强材料形成，从概念上说，这允许突起穿透介电层。对许多通常使用玻璃纤维增强的介电层的现代电路来说，使用非增强介电层是不期望的。

美国专利US5231757和US5457881所公开的方法的缺陷在于必须使用合适的电介质。通常已知为半固化片的用于印刷电路板的常规电介质材料通常包括具有玻璃布增强的树脂。导电的接钮、突起或凸块易于穿透纯树脂介电层。但是对这些导电的接钮、突起或凸块来说，穿透半固化片中嵌入的玻璃布相对困难。

Yamamoto等人的美国专利US5736681公开了一种穿过常规增强的半固化片层形成互连的方法。导电的凸块通常通过印刷膏剂或其他任何手段以形成基本上锥形的凸块来形成。在两阶段压制中形成互连。在第一压制阶段，金属压制板被用于将凸块压制到半固化片上以使它们穿透树脂薄片层，包括增强层。第二压制阶段用于以电连接方式将前面压制透过树脂薄片的导电凸块的末端连接到设计用于电接触凸块的金属层。为了确保凸块末端的塑性变形，在两个面上的压制板由稍微可压缩或不能压缩的材料形成，如金属、耐热的硬树脂或陶瓷。凸块的塑性变形的表面形成了用于结合的活度高的内金属表面(inner，fresh active metal surface)。

Motomura等人的美国专利US6705003公开了对Yamamoto的方法的附加步骤，在第一压制之后和第二压制之前等离子体清洗凸块末端。公开了均匀高度的圆锥形凸块，这些凸块的末端在第二压制过程中变形。因为凸块的高度必须“基本上一致”，所以这种状况对在通过凸块电镀法形成凸块的过程中产生了额外的困难或额外的步骤。实际上，大多数凸块通过形成完整的导电层，接着蚀刻掉不期望的金属以获得高度均匀的凸块来形成。这浪费了用于导电层的材料。

这样，在多层电路板上形成导通孔的常规方法通常需要高的准确性和大量的专业技能来获得可靠性和一致性。然而，微导通孔内在的问题包括处理的困难、处理设备的昂贵、使用特种材料，如可激光钻孔的半固化片或树脂涂敷铜箔的额外花费以及完成的导通孔内的化学物质。此外，微导通孔的尺寸耗费了高密度、多层电路板上大量所需的表面空间。

已经尝试了诸多努力来处理微导通孔。这些方法不能被广泛使用，因为(a)大多数这些可替换的方法使用非增强的介电层，(b)通常包括镀金属法以在介电层上形成导电层，和/或(c)衬底的压制往往过于复杂且要求导电元件是固定的尺寸和/或基本上一致的形状。

发明内容

本发明的各方面因无需使导电元件(如凸块)具有基本上一致的高度，而能够改善电路板互连元件(如接钮(stud)、导通孔等)的制造。另外，本发明用嵌入式玻璃布增强的介电层(如半固化片(prepreg))实施，该玻璃布在单独的层压步骤中与导电层层压在一起。

本发明在多层芯表面上的导电图案上形成导电元件。这可以通过例如在内层电路图案上电镀一层化学镀铜，接着掩蔽，然后电镀导电元件来实现。

进行层压步骤以在承载导电元件的图案层的表面上层压介电层和导电层，从而导电元件伸出增加的导电层的表面。利用在导电元件上的可压缩部件的压制的层压法可以用于将具有铜箔的半固化片层层压到内芯上。

机械方法用于去除部分导电层、介电层和部分导电元件以暴露导电元件。其后，在介电层的表面形成导电底涂(undercoat)。接着在导电底涂上形成电路图案。

本发明相比在多层电路板上形成嵌入式导电元件的现有技术可以提供若干优势。例如，可以实施用于形成嵌入式导电元件的方法而无需使用新设备或新材料。本发明新颖性的方法还提供了容易和可靠的方法以产生焊盘下互连的元件，该元件嵌在多层电路衬底中。

本发明的另一个方面提供了形成具有各种形状、尺寸和长度的嵌入式元件的方法，该方法允许更有效地利用衬底空间。例如，具有各种形状(如长方形、圆形、椭圆形、线性等)的互连元件可以连接多层衬底的不同层中的两个电路。同样的技术可以用来形成各种形状和尺寸的电荷保持元件和/或电磁屏蔽元件。

提供了一种在多层印刷电路板上制造导电元件的方法，包括：(a)提供具有第一表面的第一衬底，(b)在第一衬底的第一表面上形成第一导电的电路图案，(c)在第一表面上形成第一导电元件，(d)在第一衬底的第一表面、第一导电的电路图案和第一导电元件上形成第一绝缘层和第一导电层，第一绝缘层靠近第一表面设置，(e)去除一部分第一绝缘层和一部分第一导电层以暴露第一导电元件的至少一个面，第一导电层和暴露的第一导电元件界定了第二表面，以及(f)在第二表面上形成第一导电底涂层。电连续可以形成在第一导电层和第一导电元件之间。在一些实施方式中，该方法可以进一步包括：(a)钻孔穿过第一导电元件，(b)在第一导电底涂上形成第二导电的电路图案，以及(c)以电连接方式将第一导电元件连接到第一导电的电路图案或第二导电的电路图案中的至少一个。其他步骤可以包括：(a)在第一表面上应用光致抗蚀剂层，光致抗蚀剂界定了形成第一导电元件位置处的开口，以及(b)在形成第一导电元件之后，去除光致抗蚀剂。第一绝缘层和第一导电层可以通过将第一绝缘层和第一导电层压制到第一衬底的第一表面上来形成，从而近似相同的压力施加到第一导电元件以及第一表面上，其中第一导电元件在第一绝缘层和第一导电层上形成突起。第一绝缘层和第一导电层可以形成在第一衬底的第一表面上，这是通过(a)将第一绝缘层压制在第一衬底的第一表面上，从而近似相同的压力施加到第一导电元件以及第一表面，第一绝缘层具有第一暴露表面，以及(b)用导电材料在第一暴露表面加种晶以形成第一导电层。

在本发明的另一个特征中，第一衬底具有与第一表面相对的第三表面，以及进一步包括：(a)在第三表面上形成第二导电的电路图案，(b)在第二表面上形成第二导电元件，第二导电元件的高度大于第三表面上的第二导电的电路图案的高度，(c)在第一衬底的第三表面、第二导电的电路图案和第二导电元件上形成第二绝缘层和第二导电层，第二绝缘层靠近第三表面设置。(d)去除一部分第二绝缘层和一部分第二导电层以暴露第二导电元件的至少一个面，第二导电层和暴露的第二导电元件界定了第四表面，以及(e)在第四表面上形成第二导电底涂层。第一导电元件和第二导电元件可以同时形成在相对向的第一表面和第三表面上。本方法可以进一步包括以电连接方式将第一导电元件连接到第一导电元件下方、上方或任意一端的一个或更多个电路。第一导电元件可以被设置成作为电磁屏蔽或能量存储设备来工作。第一导电元件可以包括导电金属、导电性粘合剂或导电膏剂中的至少之一。在各种实施方式中，导电金属包括选自：铁、镍、锡、铝、铟、铅、金、银、铋、铜和钯中的至少一种材料。本方法可以进一步包括在第一表面上同时形成多个导电元件，多个导电元件中的至少两个具有不同的形状。第一导电元件可以形成为具有椭圆形、长方形、正方形、L形、T形或十字形中的一种形状。第一衬底可以是挠性的且包括一层或更多层介电材料。第一导电的电路图案可以是挠性电路、印刷电路、金属基印刷电路或是其组合中的一种。另外，第一导电元件可以通过金属的电沉积、导电粘合剂的沉积、及电沉积之后蚀刻导电材料中的一种方式来形成。第一导电元件的高度可以大于第一绝缘层和第一导电层的总厚度。

本发明的另一个方面提供了一种多层印刷电路板，包括：(a)具有第一表面的第一衬底，(b)形成在第一衬底的第一表面上的第一导电的电路图案，(c)形成在第一衬底的第一表面上的第一导电元件，(d)形成在第一衬底的第一表面上的第一绝缘层，它覆盖第一导电的电路图案并围绕第一导电元件，(e)第一导电元件的至少一个面暴露穿过第一绝缘层，和/或(f)形成在第一绝缘层上的第二导电的电路图案，其中第一导电元件互连第一导电的电路图案和第二导电的电路图案。

附图说明

图1阐释了根据本发明一个实施方案的具有多层芯的第一衬底的截面图。

图2阐释了应用到介电层和导电的电路图案上的导电底涂的截面图。

图3阐释了具有应用到导电底涂上的光致抗蚀剂的第一衬底的截面图，在应该设置导电元件的位置处形成开口。

图4阐释了第一衬底的截面图，其具有沉积到由光致抗蚀剂形成的开口内以形成导电元件的导电材料。

图5阐释了光致抗蚀剂如何从导电底涂的表面去除。

图6阐释了去除暴露的导电底涂后所得到的导电元件。

图7阐释了第一衬底和第二衬底的截面图，包括绝缘层和导电层，在多层层压压制之前设置到第一衬底之上。

图8阐释了压制第一衬底和第二衬底之后所得到的具有嵌入式导电元件上的突起或凸块的电路板层的截面图。

图9阐释了已经对第二衬底的顶面施用了机械手段，如磨砂或刷光以弄平该表面之后所得到的电路板层的截面图。

图10阐释了具有应用到第二表面上的导电底涂的所得到的电路板的截面图。

图11阐释了形成在导电底涂上的电路图案的截面图。

图12阐释了可以形成在多层电路板的不同层之间的各种形状和类型的导电元件。

图13描述了形成嵌入式导电元件的方法，该方法是形成或构建多层电路板的方法的一部分。

具体实施方式

在以下描述中，阐述了许多细节以便提供对本发明的彻底了解。然而，本领域技术人员将认识到本发明无需这些细节也可以实施。在其他情况下，众所周知的方法、过程和/或部件未详细描述，以突出本发明的一些方面，而不会因此模糊对本发明的理解。

在以下描述中，给出了细节以提供对实施方案的彻底了解。然而，本领域普通技术人员应该理解无需这些细节也可以实施实施方案。例如，电路或步骤可以以简图显示，以便突出实施方案，而不会因不必要的细节方面模糊对本发明的理解。在其他的情况下，众所周知的电路、结构、步骤和技术可能未详细描述，以便突出实施方案，而不会因不必要的细节方面模糊对实施方案的理解。

本发明的一个方面是提供一种在介电层中构建导电元件的方法，该介电层是多层印刷电路板的一部分。现有技术中，或者钻一个导通孔，然后电镀它，或者使用穿过树脂介电层的接钮来生成层之间的电互连(例如，导电元件)，而与现有技术相比，本发明在电互连周围构建层。这种方法提供了高密度的互连板，该板有成本效率地形成互连而无需使用尖端的、如激光打孔和等离子腐蚀的机械装置，或如可光成像(photoimagable)介质的特种材料，或使用困难的步骤，如在形成层对层的互连过程中控制微孔加工的深度。此方法带来的简单性和在确保互连的可靠性方面的提高可以改进高互连密度的多层电路板的制造方法。

本发明的另一个方面提供一种用于设计具有各种形状、长度和尺寸的导电元件的介电层，这些导电元件用作相互连接、电荷储存和/或电磁屏蔽。

另外，提供了一种在多层电路板的安装焊盘下面形成互连元件的方法。此构想利用多层电路板的表面空间以及表面上的部件焊盘下的区域用于单独的电连接。也就是说，导电元件形成在内层之内，而不延伸到外层。这样，电路板可以显著减少到正好能足以安装期望的所有部件的尺寸。

本发明的一个特征是可以在采用标准玻璃布增强的半固化片介电层而不是采用纯树脂介电层的方法中实施。另外，本发明无需在介电表面上形成导电层的单独步骤，因为这可在单一的压制步骤中完成。

另一个新颖性的特征是嵌入式导电元件无需在施行此方法时具有基本上一致的高度。另外，本方法不要求导电元件具有圆锥形。实际上，导电元件可以具有各种形状、尺寸和形式。

图1-11是示例图，阐述了多层电路板的截面图，嵌入介电层内的导电元件(如接钮、导通孔等)形成在该板上。代替钻孔并电镀来形成导通孔或利用预先成形的接钮以互连两个层上的电路，本发明作为形成多层电路板的一部分来形成电互连(如导电元件)。特别地，电互连被构建进多层电路板内。这种嵌入式导电元件的一个用途是用于连接多层印刷电路板的两个或更多不同的层上布设的两个或更多个电路。

正如整个文献中使用的，术语″多层芯″和/或″衬底″通常指介电层、绝缘层、或其他可以具有导电图案或径迹的等同材料的衬底，其可以形成具有设置在介电层之间的单层或多层导电径迹、焊盘或其他导电路径的电路或电网。所采用的介电材料可以是刚性的，或者是挠性的，且由一层或更多层形成。一些典型的多层芯包括挠性电路、一层或更多层印刷电路板、两层或更多层具有连接孔的电路层、一层或更多层具有嵌入式无源部件的印刷电路，和/或一层或多层印刷电路或具有嵌入式集成电路的导电层。

图1阐释了根据本发明一个实施方案的具有多层芯的第一衬底102的截面图。第一衬底102包括最外面的介电层104，在其一面具有导电的电路图案106以及在其另一面具有多层印刷线路电路108的一个或更多个芯。在一些实施方案中，多层芯102可以是具有由常规铜箔形成的导电的电路图案106的四层电路板芯。这些导电的图案106的厚度可以是，如约17微米。

图2阐释了应用到介电层104和导电的电路图案106上的导电底涂202的截面图。导电底涂202提供了电流流到形成于介电层104上的开口(如接钮或导通孔)的装置，其接纳导电元件。在一些实施方式中，导电底涂202是约1.5微米厚的化学镀铜。

替代使用化学镀铜的方法，可以使用其他镀金属工艺的方法来形成导电底涂202。例如，利用电解电镀过程的直接镀金属方法可以用于形成导电底涂(如使用Enthone-OMI的Cuprostar LP-1法)。还可以使用其他的直接镀金属法，如MacDermid的Black Hole直接电镀法。

图3阐释了具有应用到导电底涂202上的光致抗蚀剂302的第一衬底102的截面图，在应该设置导电元件的位置形成了一个或更多个开口304。这些开口304的形成可以通过首先沉积一层感光材料，如光致抗蚀剂302并利用曝光或屏蔽来在导电元件期望的位置处形成开口304。光致抗蚀剂302可以是例如杜邦(Dupont)的干燥膜(Dry Film)9000系列。应该注意并不是所有的开口304都需要落在导电的电路图案106上。例如，两个开口304落在导电的电路图案106之外，替代地位于由介电层104占据的区域。

图4阐释了第一衬底102的截面图，其具有沉积到由光致抗蚀剂302形成的开口304内的导电材料以形成导电元件402。可以采用电镀法以在开口304内沉积导电材料，因为开口304的基部是经由导电底涂202电连接的。在某些实施方式中，例如采用电镀法来利用Rohm和Hans的电镀添加剂Copper Gleam125-T镀铜。导电元件402可以具有不同的高度(如60到200微米)，这主要由于电镀过程中的电场分布。与现有技术不同，本发明起相同的作用，无需任何额外的必要步骤，不管导电元件402是否具有基本上一致的高度。在一些实施方案中，导电元件可以通过金属的电沉积、导电粘合剂的沉积，和/或电沉积之后蚀刻导电材料来形成。

在一些实施方式中，导电元件可以包括导电金属、导电性粘合剂，和/或导电膏剂。导电金属可以包括铁、镍、锡、铝、铟、铅、金、银、铋、铜和/或钯。

图5阐释了光致抗蚀剂302怎样从导电底涂202的表面去除。干燥膜剥离器，例如Atotech的Resiststrip(如RR10)可以用来去除光致抗蚀剂302。这些干燥膜剥离法可以使用稀释的氢氧化钠溶液来完成。

图6阐释了在去除暴露的导电底涂202后所得到的导电元件402。注意到导电元件402的下面剩余了部分导电底涂202。当化学镀铜用作导电底涂202时，它可以通过微刻蚀溶液(如100克/升过硫酸钠和50克/升硫酸)被去除。

所采用的去除导电底涂202的方法取决于底涂202的性质或组成。例如，如果在底涂202中采用导电聚合物的话，那么在使用微刻蚀溶液去除电镀铜之后，可以使用强氧化剂，如高锰酸钾。在另一个实施例中，如果在底涂202中采用碳黑印画法(carbon process)的话，那么在使用微刻蚀溶液去除电镀铜之后，可以喷涂浮石粉以除掉碳颗粒。

形成导电元件402的另一种方法可以包括将导电膏剂印制在导电底涂202上后固化。为了获得用于导电元件402期望的高度，可以需要若干导电膏剂的印制。这是不期望的，因为它消耗时间和生产资源，且如果不能合适地控制，印制过程就会碰到诸如拖尾效应(smearing)的问题。

导电元件402还可以电镀到厚的铜层上，然后其被蚀刻以形成导电元件402。实际上，大量的铜需要被电镀且其中的很大一部分随后需要通过蚀刻被去除。这造成了大量的材料浪费。

图7阐释了第一衬底102和第二衬底706的截面图，包括绝缘层702和导电层704，在多层层压压制之前设置到第一衬底之上。在某些实施方式中，导电层704可以是树脂涂覆铜箔以及绝缘层702可以是半固化片(例如具有标准玻璃布增强的纯树脂，Nelco的结合了Mitsui的半盎斯铜箔的1080半固化片等)。在第二衬底706上面的压制板必须能够均匀地分布压制压力。目的是确保两个衬底102和706压制在一起之后，导电元件402在第二衬底706上形成突起。然而，第一衬底102上的多层芯材料可以在压制过程中可被软化，因为压制层压温度大于绝缘材料702的玻璃转变温度(Tg)。导电元件402比周围没有嵌入式导电元件的表面位置高。例如，导电元件的高度可以比绝缘层702和/或导电层704的总的厚度大。如果在常规条件下施加压力，则导电元件可以″沉入″软化的第一衬底102的多层芯内。

为了解决这种情况，第二衬底706上的压制板708被设计成在导电元件之上的区域比没有设置导电元件的其他区域压缩得更多。在某些实施方式中，第二衬底706之上的压制板708可以包括对应于导电元件402位置处的孔或压缩垫710。孔或压缩垫可以是与导电元件402一样的尺寸或比导电元件402的尺寸大。压缩垫710可以单独受到控制以压缩得或更多或更少，从而施加到导电元件402的压力可以近似等于施加到未设置导电元件的剩余区域的压力。压制板708可以被设置成在没有导电元件的区域压缩得更少。通过使跨越导电元件402和第一衬底102之上的剩余区域的压力基本上保持一致，导电元件402被压制进第二衬底706并形成突起(如图8所示)。

注意到，本发明在同一个步骤内在介电层702表面上形成导电层704。可以采用将电介质和铜箔压制在一起的常规压制技术。如果未使用导电层704(如导电箔)，那么在边上较容易暴露导电元件402，但是这种边际增益不足以抵消不使用导电层704的压制中以及在用于导电底涂层1002的介电表面加种晶的额外过程(图10)。

图8阐释了第一衬底102和第二衬底706压制之后所得到的在嵌入式导电元件402之上具有突起或凸块802的电路板层的截面图。事实上，这些突起的截面图显示了压制层压之后嵌在绝缘层内的导电元件。导电元件402的上部远高于绝缘层702和导电层704。导电元件402并不必须穿透绝缘层702上的玻璃布增强层804。绝缘层702中的玻璃布增强804在导电元件402之上。来自绝缘层702的树脂向下流到导电元件402的基部。通过此方法，本发明并不要求利用诸如现有技术中的圆锥形凸块，因为互连的导电元件402不需要穿透绝缘层702中的增强材料804。

图9阐释了已经对第二衬底706的顶面806施用了机械手段，如磨砂或刷光以弄平该表面后所得到的电路板层的截面图。这去除了一部分导电层704、一部分绝缘层702和一部分导电元件。这导致了具有第二导电层704和一些部分的第二绝缘层702的第二表面806。与现有技术不同，所得到的电路板被弄平了，本发明起相同的作用，不管导电元件402是否具有基本上一致的高度。也就是说，当形成后，不管导电元件402是否具有相同的高度都没什么差别，因为第二表面806被弄平了或基本上变平了以使导电元件402的高度均匀。

在可替换的实施方式中，在以机械方式刷光或磨砂剩余的表面以弄平它之前，第二导电层704可以被蚀刻。这可以使用在多层板制造方法可以直接在裸露的电介质或绝缘层702表面添加导电底涂的情况下。可替换地，在蚀刻第二导电层704之前可以进行机械刷光。然而，该方法的一个不利之处在于刷光第二导电层704更困难，以及在刷光之后执行侵蚀会同时侵蚀第二导电层704和导电元件402的暴露部分。

在又一个可替换的实施方案中，当第二衬底706压到第一导电层时，第二衬底706不包括第二导电层704。然后，通过刷光或磨砂将第二衬底(绝缘层702)的顶面弄平。在导电底涂层可以直接添加到第二绝缘层702变平的表面上的情况下，这可以是合适的方法。此方法具有避免使用第二导电层704的优势。然而，脱膜(release film)可能是必须的，其将需要在随后的步骤中从绝缘层702去除。

图10阐释了所得到的具有应用到第二表面806的导电底涂的电路板的截面图。导电底涂1002可以是化学镀铜。还可以采用其他已知的直接镀金属法，如导电聚合物后的电镀铜法。在某些实施方式中，第二表面806上的导电底涂1002可以是金属层的沉积、导电聚合物层的沉积、碳或碳等同物层及其结合。

图11阐释了形成在导电底涂1002上的电路图案1104的截面图。电路图案1104可以以多种方式形成。例如，可光成像抗蚀剂(photoimagable resist)(如杜邦(Du Pont)9000系列)可以用来层压导电底涂1002。电路图案的图像转移到导电底涂1002的表面上。随后，在去除可光成像抗蚀剂和蚀刻掉不期望的铜之前，它被电镀铜和锡以形成期望的电路图案1104。

在某些实施方案中，在用导电底涂1002覆盖表面之前，在衬底表面806被弄平(如磨砂或刷光)之后，导电元件402可以以机械方式钻孔。然后，被钻的孔可以被电镀作为通孔或导通孔。

在各种实施方案中，导电的电路图案106和/或1104可以通过如下方式形成(a)金属层的电镀(如通过在电路图案上使用抗蚀剂层掩蔽以及紧接着蚀刻未掩蔽的金属层)，(b)通过在非电路图案上使用抗蚀剂层掩蔽，接着电镀金属层以及蚀刻抗蚀剂金属层，又接着不掩蔽和去除第二导电层和导电底涂，(c)形成金属层的电镀，通过在非电路图案上使用抗蚀剂层掩蔽，进一步电镀金属层和蚀刻抗蚀剂金属层，又接着不掩蔽和去除导电底涂和第二导电层，或(d)在导电表面上形成电路图案的其他已知的方法。

虽然图1-11所示的实例描述了在第一衬底102的一面上形成导电元件的方法，但是相同的方法可以应用于第一衬底102的两面上以在第一衬底的两面上都形成嵌入式导电元件。第一衬底102两个面上的这些导电元件可以一起形成或同时形成。

图11阐释的本发明另一个特征提供了堆叠多个所得到的多层衬底。也就是说，一旦在导电元件402上形成电路图案1104(如图11所示)，所得到的衬底可以被用作图1阐释的多层芯或衬底108，以及整个方法可以被重复以增加更多的衬底层、电路和导电元件。

本发明的另一个特征提供了不同形状和长度的导电元件(如元件402)。虽然各种阐述都显示了导电元件402为柱形导体，但是导电元件402可以形成不同的形状、尺寸和/或长度。

美国专利US6713685描述了利用激光消蚀或等离子体消蚀，和/或微孔加工来在衬底上形成非圆形的导通孔。然而，本发明避免这些昂贵的和/或耗时的形成导通孔的方法。相反，本发明通过图像转印(imagetransfer)形成导电元件402。例如，如图3所示，导电元件的开口304可以通过将图像转印到光致抗蚀剂上，然后去除开口304上的光致抗蚀剂来形成。接着，导电元件402可以电镀或沉积进开口304。这意味着在单一的图象转印步骤中，圆形、T形或其他任何形状的元件402可以一起转印或同时转印而无需额外的工作。这样，各种形状的导电元件如，诸如圆形、椭圆形、I字形、T形、L形、^*形或其他任何形状的导电元件可以通过此方法形成。注意到导电元件402的额外的形状还可以通过光致抗蚀剂层302上的多阶段图象转印步骤形成。也就是说，各种维数、形状和/或尺寸的开口可以通过在光致抗蚀剂302上的多阶段步骤来形成。这允许了在不同高度形成具有不同维数的导电元件402。

图12阐释了可以形成于多层电路板的不同层之间的各种形状和类型的导电元件。考虑到了第一层1204上的第一电路1002被连接到第二层1208上的第二电路1206的情况。传统方法将电路1202和1204布线到各层1204和1208上对应的位置，在这些位置可以形成用于各电路1202和1204的互连焊盘1210和1212，在这些位置，导通孔或接钮互连元件1214可以连接焊盘1210和1212。这种布线到焊盘位置1210和1212通常是必须的，因为焊盘的直径趋向于比第一和第二电路1202和1206上的径迹大。另外，第一电路1202和第二电路1206之间的互连元件1214可能必须连接到具有足够尺寸的互连焊盘1210和1212以提供合适的电连接。这样，当使用圆形接钮或导通孔导电元件1214时，在电路1210和1212上的典型的细径迹可不提供合适的连接点。

假设第一电路1202和第二电路1206在第一层1204和第二层1208的相应位置彼此相交，那么本发明可以使用细长的长方形导电元件1220以将电路1202和1206互连。也就是说，细长的长方形导电元件1220可以与电路1202和1206上的电路径迹具有近似相同的宽度，这提供了合适的连接点1216和1218。

本发明的另一个方面提供了用于储存电荷的嵌入式元件。这种情况中的电气元件1222可以只接触1224一层电路层1208。电气元件1222可以利用先前描述的形成导电元件的相同的方法来形成。

本发明的其他实施方式可提供多层电路之间的电磁屏蔽。嵌入式屏蔽元件1226或1228可以根据前述形成导电元件的方法来形成。嵌入式屏蔽元件1226或1228可以起到屏蔽第一层1204上的径迹和/或电部件的作用以免受到由第一层1204或其他层1208产生的电干扰和/或磁场的影响。在某些实施方式中，屏蔽元件1226或1228可以连接到接地点或它可以不连接到任意电路、电连接或地面。注意到屏蔽元件1226和1228可以水平的/平行于和/或竖直的/垂直于层1204和1208的面而形成以提供期望的屏蔽。屏蔽元件1226和1228的其他放置方位在本发明内也是可以的。

图13描述了形成嵌入式导电元件的方法。该方法是形成或构建多层电路板的方法的一部分。第一导电的电路图案形成在第一衬底的第一表面上1302。第一导电元件形成在第一表面上1304，第一绝缘层和/或第一导电层形成在第一衬底的第一表面、第一导电的电路图案和第一导电元件上1306。去除一部分第一绝缘层和/或一部分第一导电层以暴露第一导电元件的至少一个面1308。第一导电底涂层形成在第一绝缘层和/或第一导电层上1310。

第一导电元件可以以电连接方式连接到形成在第一导电层或第一绝缘层上的第一导电的电路图案和/或第二导电的电路图案1312。如果期望导通孔的话，孔可以被钻透第一导电元件。注意到这些步骤可以按照不同的次序或顺序进行而不背离本发明。

在形成第一导电元件时，可以将光致抗蚀剂层应用到第一表面上，光致抗蚀剂界定了形成第一导电元件的位置处的开口。第一导电元件已经形成之后，去除光致抗蚀剂。

第一绝缘层和/或第一导电层可以通过将第一绝缘层和/或第一导电层压制到第一衬底的第一表面上来形成在第一衬底的第一表面上从而近似相同的压力施加到第一导电元件以及第一表面。第一导电元件可以在第一绝缘层和/或第一导电层上形成突起。可替换地，第一导电层可以通过使用导电材料在第一绝缘层的第一暴露表面加种晶来形成。

在某些实施方式中，一个或更多个导电元件可以形成在与第一衬底的第一表面相对的第二表面上。也就是说，相同的步骤可以在第一衬底的第二表面上按顺序或同时进行以形成一个或更多个导电元件。

另外，多个导电元件可以同时形成在第一表面上，其中多个导电元件中的至少两个具有不同的形状如椭圆形、长方形、正方形、L形、T形或十字形。

虽然已经描述和在附图中显示了某些示例性的实施方案，但是应该理解这样的实施方案只是示例性的，并不是限制范围宽泛的本发明，且本发明并不限制于所显示和阐述的具体结构和设置方式，因为其他各种变化都是可能的。本领域的技术人员应认识到可以对前述优选的实施方案进行各种改变和变化，并不背离本发明的范围和主旨。因此，应理解，在所附权利要求的范围内，本发明可以按照不同于此处描述的具体方式来实施。

Claims (24)

1.一种在多层印刷电路板上制造导电元件的方法，包括：

提供具有第一表面的第一衬底；

在所述第一衬底的所述第一表面上形成第一导电电路图案；

在所述第一表面上形成第一导电元件；

在所述第一衬底的所述第一表面、所述第一导电电路图案和所述第一导电元件上形成第一绝缘层和第一导电层，所述第一绝缘层靠近所述第一表面设置；

去除一部分所述第一绝缘层和一部分所述第一导电层以暴露所述第一导电元件的至少一个面，所述第一导电层和暴露的第一导电元件界定了第二表面；以及

在所述第二表面上形成第一导电底涂层。

2.如权利要求1所述的方法，其中在所述第一导电层和所述第一导电元件之间形成电连续性。

3.如权利要求1所述的方法，进一步包括钻孔穿过所述第一导电元件。

4.如权利要求1所述的方法，进一步包括：

在所述第一导电底涂层上形成第二导电电路图案；以及

以电连接方式将所述第一导电元件连接到所述第一导电电路图案或所述第二导电电路图案中的至少一个。

5.如权利要求1所述的方法，进一步包括：

在所述第一表面上应用光致抗蚀剂层，所述光致抗蚀剂界定了形成所述第一导电元件的位置处的开口；以及

在形成所述第一导电元件之后，去除所述光致抗蚀剂。

6.如权利要求1所述的方法，其中通过如下方式在所述第一衬底的所述第一表面上形成所述第一绝缘层和所述第一导电层：

在所述第一衬底的所述第一表面上压制所述第一绝缘层和所述第一导电层，以使近似相同的压力施加到所述第一导电元件以及所述第一表面上，其中所述第一导电元件在所述第一绝缘层和所述第一导电层上形成突起。

7.如权利要求1所述的方法，其中通过如下方式在所述第一衬底的所述第一表面上形成所述第一绝缘层和所述第一导电层，

在所述第一衬底的所述第一表面上压制所述第一绝缘层，以使近似相同的压力施加到所述第一导电元件以及所述第一表面，所述第一绝缘层具有第一暴露表面；以及

用导电材料在所述第一暴露表面加种晶以形成所述第一导电层。

8.如权利要求1所述的方法，其中所述第一衬底具有与所述第一表面相对的第三表面，且进一步包括：

在所述第三表面上形成第二导电电路图案；

在所述第二表面上形成所述第二导电元件，所述第二导电元件的高度大于所述第三表面上的所述第二导电电路图案的高度；

在所述第一衬底的所述第三表面、所述第二导电电路图案和所述第二导电元件上形成第二绝缘层和第二导电层，所述第二绝缘层靠近所述第三表面设置；

去除一部分所述第二绝缘层和一部分所述第二导电层以暴露所述第二导电元件的至少一个面，所述第二导电层和暴露的所述第二导电元件界定了第四表面；以及

在所述第四表面上形成第二导电底涂层。

9.如权利要求8所述的方法，其中所述第一导电元件和所述第二导电元件同时形成在相对的所述第一表面和所述第三表面上。

10.如权利要求1所述的方法，进一步包括：

以电连接方式将所述第一导电元件连接到所述第一导电元件下方、上方或任意一端的一个或更多个电路。

11.如权利要求1所述的方法，其中所述第一导电元件设置成作为电磁屏蔽或能量存储设备之一来工作。

12.如权利要求1所述的方法，其中所述第一导电元件包括导电金属、导电性粘合剂和导电膏剂中的至少一个。

13.如权利要求1所述的方法，进一步包括：

在所述第一表面上同时形成多个导电元件，所述多个导电元件中的至少两个具有不同的形状。

14.如权利要求13所述的方法，其中所述第一导电元件形成为具有椭圆形、长方形、正方形、L形、T形和十字形中的一种形状。

15.如权利要求1所述的方法，其中所述第一导电电路图案是挠性电路、印刷电路、金属基印刷电路及其组合中的一种。

16.如权利要求1所述的方法，其中所述第一导电元件通过金属的电沉积、导电粘合剂的沉积、及电沉积之后蚀刻导电材料中的一种方式来形成。

17.如权利要求1所述的方法，其中所述第一导电元件的高度大于所述第一绝缘层和所述第一导电层组合厚度。

18.一种制造嵌入在多层印刷电路板的层之间的导电元件的方法，包括：

提供具有第一表面的第一衬底；

在所述第一表面上沉积感光材料的第一层；

通过使一部分所述感光材料曝露于光照而在所述第一层中形成一个或更多个开口；

在所述第一层的所述开口中形成导电元件；

去除剩余的第一层以暴露所述导电元件中的至少一个；以及

在所述导电元件上和其周围形成介电层。

19.如权利要求18所述的方法，进一步包括：

弄平所述导电元件的顶面以暴露一个或更多个所述导电元件的表面。

20.如权利要求18所述的方法，进一步包括：

将导电层添加到所述介电层的顶面；以及

将所述导电元件的顶面弄平到所述导电层的顶面以暴露一个或更多个所述导电元件的表面。

21.如权利要求18所述的方法，其中在弄平之后，至少一个导电元件保持在所述介电层下不暴露。

22.如权利要求18所述的方法，其中利用电镀法形成所述导电元件。

23.一种多层印刷电路板，包括：

第一衬底，其具有第一表面；

第一导电电路图案，其形成在所述第一衬底的所述第一表面上；

第一导电元件，其形成在所述第一衬底的所述第一表面上；

第一绝缘层，其形成在所述第一衬底的所述第一表面上，覆盖所述第一导电电路图案，并围绕所述第一导电元件；以及

所述第一导电元件的至少一个面暴露穿过第一绝缘层。

24.如权利要求23所述的多层印刷电路板，进一步包括：

第二导电电路图案，其形成在所述第一绝缘层上，其中所述第一导电元件互连所述第一导电电路图案和所述第二导电电路图案。

Images