CN103906356A - 用于印刷电路板结构中嵌入器件的系统和方法 - Google Patents

用于印刷电路板结构中嵌入器件的系统和方法 Download PDF

Info

Publication number
CN103906356A
CN103906356A CN201310757182.2A CN201310757182A CN103906356A CN 103906356 A CN103906356 A CN 103906356A CN 201310757182 A CN201310757182 A CN 201310757182A CN 103906356 A CN103906356 A CN 103906356A
Authority
CN
China
Prior art keywords
insert
layer
pcb
semiconductor element
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310757182.2A
Other languages
English (en)
Other versions
CN103906356B (zh
Inventor
A·罗伯茨
M·施坦丁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN103906356A publication Critical patent/CN103906356A/zh
Application granted granted Critical
Publication of CN103906356B publication Critical patent/CN103906356B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

用于印刷电路板结构中嵌入器件的系统和方法。实施例涉及嵌入到印刷电路板(PCB)中的有源器件。在实施例中，有源器件可以包括至少一个管芯，例如半导体管芯，和用于机械和电学地耦合有源器件与该器件所嵌入的PCB的一个或多个层的耦合元件。实施例因而提供将有源器件容易地嵌入PCB中以及与现有的PCB技术和工艺的廉价集成。

Description

用于印刷电路板结构中嵌入器件的系统和方法
技术领域
本发明一般地涉及印刷电路板(PCB)以及更特别地涉及PCB中的嵌入器件。
背景技术
制作和组装印刷电路板(PCB)器件的传统方法是不完善的。这些方法可能是昂贵、低效的并导致具有减小的部件密度、寄生、可靠性和鲁棒性的产品。
已经尝试几种方法来改善PCB器件，但是仍然遭受缺点。例如，在PCB板中嵌入芯片的传统方法需要昂贵的激光钻孔来到达隔离芯片，这可能需要厚金属层以阻止激光器钻孔超过期望点。其他的缺点涉及到一些方法，这些方法包括敏感和复杂的工艺步骤和技术，其目前使得这些方法不实际且成本高。
发明内容
实施例涉及印刷电路板(PCB)，例如多层PCB，包括嵌入有源器件。
在一个实施例中，被配置成嵌入到包括第一层、包含孔的第二层和设置在第二层上的至少一个第三层的多层印刷电路板(PCB)中的插入件包括设置在插入件的表面处的半导体管芯，其中半导体管芯包括至少一个焊垫，该焊垫配置成被电耦合以从外部到半导体管芯产生到半导体管芯的至少一个电路的电连接；以及至少一个延长部，其沿着插入件的表面从焊垫到耦合元件延伸一段距离，该耦合元件具有远比半导体管芯的至少一个焊垫的表面区域大的表面区域，并且其中耦合元件配置成通过第一层和第三层中的一个或多个中的开口从外部电耦合到第二层。
在一个实施例中，印刷电路板(PCB)包括第一层；第二层，其包括孔，其中孔被定尺寸、定形并被布置来容纳插入件，该插入件被配置为设置在第二层中的孔内，其中插入件包括半导体管芯，其布置在插入件的表面处，其中半导体管芯包括至少一个焊垫，该焊垫配置成被电耦合以从外部到半导体管芯产生到半导体管芯的至少一个电路的电连接；以及至少一个延长部，其沿着插入件的表面从焊垫到耦合元件延伸一段距离，耦合元件具有远比半导体管芯的至少一个焊垫的表面区域大的表面区域；以及其中PCB进一步包括布置在第二层上以基本上将半导体管芯包围在孔内的至少一个第三层；以及其中耦合元件配置成通过第一层和第三层中的一个或多个中的开口从外部电耦合到第二层。
在一个实施例中，印刷电路板(PCB)包括被耦合以形成堆叠的多个层，其中该多个层中的至少一层包括孔；插入件，其包括管芯和与管芯间隔开的至少一个耦合元件，插入件被配置成设置在孔中；以及至少一个通路，其被形成为穿过该多个层和该至少一个耦合元件以将插入件与除了包括孔的该至少一层之外的该多个层中的至少一个电耦合。
在一个实施例中，形成印刷电路板(PCB)堆叠的方法包括形成插入件，其包括布置在插入件的表面处的半导体管芯，其中半导体管芯包括至少一个焊垫，该焊垫配置成被电耦合以从外部到半导体管芯产生到半导体管芯的至少一个电路的电连接，以及至少一个延长部，其沿着插入件的表面从焊垫到耦合元件延伸一段距离，该耦合元件具有远比半导体管芯的至少一个焊垫的表面区域大的表面区域；形成包括孔的第一层；将插入件布置在孔中；布置至少一个额外层与第一层以形成堆叠；并且通过在所述至少一个额外层中的一个或多个中的开口从外部到该堆叠的第一层与插入件的耦合元件电耦合。
附图说明
考虑下面结合附图的本发明的各种实施例的详细描述可以更完全地理解本发明，其中：
图1是根据一个实施例的印刷电路板(PCB)层堆叠的透视图。
图2A是根据一个实施例的第一PCB层的顶视图。
图2B是根据一个实施例的第二PCB层的顶视图。
图2C是根据一个实施例的第三PCB层的顶视图。
图2D是根据一个实施例的第四PCB层的顶视图。
图2E是根据一个实施例的第五PCB层的顶视图。
图2F是根据一个实施例的第六PCB层的顶视图。
图2G是根据一个实施例的第七PCB层的顶视图。
图2H是根据一个实施例的第八PCB层的顶视图。
图3是根据一个实施例的PCB层堆叠的透视图。
图4A是根据一个实施例的包括孔的PCB层的透视图。
图4B是根据一个实施例的包括孔和插入件的PCB层的概念图。
图4C是图4B的插入件的概念图。
图5A是根据一个实施例的有源插入件的侧面剖面图。
图5B是根据一个实施例的图5A的插入件的装配型式的侧面剖面图。
图5C是根据一个实施例的嵌入到PCB堆叠中的图5B的插入件的侧面剖面图。
图5D是根据一个实施例的图5C的细节图。
图6A是根据一个实施例的包括嵌入有源插入件的PCB层堆叠的透视图。
图6B是根据一个实施例的用于嵌入到PCB层堆叠内的有源插入件的顶透视图。
图6C是图6B的有源插入件的底透视图。
图6D是图6B的有源插入件的放大的局部顶视图。
图7A是根据一个实施例的包括多层嵌入插入件的PCB层堆叠的侧面剖视图。
图7B是根据一个实施例的包括单层嵌入插入件的PCB层堆叠的侧面剖视图。
图7C是根据一个实施例的包括多层嵌入插入件的PCB层堆叠的侧面剖视图。
图8是根据一个实施例的工艺的流程图。
虽然本发明可经受各种修改和替换形式，其详细说明已经在图中作为示例示出并且将被详细描述。但是，应当理解，并不预期将本发明局限于所述的特定实施例。相反，本发明覆盖所有修改、等效或替换，其落入如由所附权利要求限定的本发明的精神和范围内。
具体实施方式
实施例涉及嵌入到印刷电路板(PCB)中的有源器件。在实施例中，有源器件可包括至少一个管芯，例如半导体管芯，和用于机械和电学地耦合有源器件与该器件所嵌入的PCB的一个或多个层的耦合元件。实施例因而提供将有源器件容易地嵌入PCB中以及与现有的PCB技术和工艺的廉价集成。
在实施例中，有源插入件的管芯可以包括一个或多个电路、电路元件、集成电路或半导体器件，例如功率半导体器件、表面安装器件、晶体管包括绝缘栅双极晶体管(IGBT)、场效应晶体管(FET)、金属-氧化物-半导体FET(MOSFET)、二极管或其他器件。耦合元件配置成通过耦合到管芯但与管芯间隔开来提供与PCB的一个或多个层的便利耦合，减少了在PCB中形成通路时对精确度的需求。
在实施例中PCB可以是多层结构，其中嵌入有源插入件被配置成设置在于所述层的至少一个中形成的孔中的各层内或各层之间。这样设置，嵌入有源插入件可以与PCB的至少一个其他层或部件电耦合。嵌入插入件也可以是单层或多层并且可以与PCB或插入件所嵌入的PCB的部分具有相同或不同的层数。这些和其他的特征提供将有源插入件容易地嵌入PCB中，而不需要定制传统的PCB工艺流程。
PCB典型地是单层或多层结构，其被配置成结构上支撑并电耦合各种电子部件。通过一个或多个衬底层提供结构支撑，衬底层通常是不导电的。在实施例中，多层PCB可以被形成为具有包括介电或其他材料的中央芯。例如，在实施例中，中央芯可以包括FR-4，其是玻璃织物和环氧结构，或某种其他合适的结构或材料。该芯可以在两侧层压有铜，包括敷铜层压芯或其他结构。耦合或层压到该芯的层可以包括单面铜层压预浸渍(或“预浸处理”)结构，例如利用树脂结合剂预浸渍的纤维织物结构。如本领域技术人员认识到的，其他芯和层材料和结构可以在其他实施例中使用，这里描述和讨论的实施例仅仅作为示例使用。
层间和层之间的电耦合以及组装PCB的表面的部件和器件通过形成在衬底层上的导电迹线或路径来提供，例如由图案化或刻蚀层叠在层上的铜箔或薄片或利用其它减成法工艺或加成法工艺。也可以提供另外的介电、绝缘和其他层。可以在PCB内或上形成直通孔、通路、结合线、接触和其他电耦合结构以将电子部件耦合到PCB和／或另一部件、将所述部件或PCB本身耦合到外部器件或结构、以及在PCB层和其他部件间和之间形成电连接。例如，通路指的是垂直互连通道，并且可以形成在PCB的一层或多层内以便于层、部件或元件之间的电耦合。例如，直通通路可以连接PCB上的表面安装部件和形成在PCB内的层上的接触区域，或者直通通路可以将接地或其他信号从PCB的第一层带到一个或多个其他层。结合线可以将PCB的表面上的电路和元件与其他电路或元件(包括PCB迹线)耦合。本领域技术人员将认识到适合供PCB使用的其他耦合结构、部件和配置。
在图1中描绘了示例分解的PCB层堆叠100。在该实施例中，堆叠100是八层堆叠，包括层L1、L2、L3、L4、L5、L6、L7和L8，其中层L4和L5形成在中央双面敷铜芯102上。在图2A-2H中描绘了层L1-L8的每个的示例实施例。每个随后层形成在单面铜层压的预浸渍体上，其被层压到芯102的每一个侧面(即L3到L4、L2到L3、L1到L2以及L6到L5、L7到L6和L8到L7)，因而每次新的一层加到堆叠100上时有效地形成了另一双面板。在实施例中，每层L1-L8的铜可以被预先刻蚀或其他预处理，或者在层加到堆叠上之后被刻蚀。此外，在实施例中不同的工艺和步骤可以用于不同的层。除了刻蚀以外的工艺，例如加成工艺，也可以用于实施例中。
也可以利用其他堆叠结构。例如，预浸渍体层可以放置在中心处，其中多层芯或其他预浸渍体层围绕其构建以形成堆叠。在图3中，堆叠110被描绘，其中层L1和L2包括双面层压结构112，以及层L3和L4包括另一双面层压结构114。然后利用例如预浸渍体层116、或某种其他结构或工艺，这两个结构112和114被层压在一起。在该实施例中，每个双面层压结构112和114的铜面已经被预处理，但是在其他实施例中这可以改变。在实施例中，另外的层可以被加到堆叠110上，并且这些层可以被预处理或不被预处理，可以是双面的或不是双面的。
在实施例中，PCB堆叠的一个或多个层，例如堆叠100的层L1-L8的任一个或堆叠110的层L1-L4的任一个，可以包括被配置用来容纳嵌入到堆叠100中的有源插入件的孔、穴或其他开口。参照图4A，层L包括孔120。在实施例中，层L可以包括预浸渍体、双面芯或某种其他层结构。例如，在一个实施例中，层L包括多个层，而在另外一个实施例中层L包括单层。孔120的尺寸、配置和位置在不同的实施例中可以变化。一般，可以根据将被布置到孔120中的有源插入件，在对作为PCB堆叠的一部分的层L进行设计和布局期间对孔120定尺寸和进行配置。这样，该设计和布局可以考虑到插入件及其在实施例中相对于整个PCB堆叠的功能，以选择孔120的地点和与插入件的互连以及插入件相对于堆叠的其他元件的布置。在设计和布局期间考虑这个能够使布置到孔120中的有源插入件通过通路、迹线、电路、部件或其他电元件124容易地机械和电耦合到堆叠的一个或多个层、或层上的元件，这将在本文在下面更详细地讨论。
孔120的位置典型地取决于包括层L将被并入其中的PCB堆叠的整体设计、布局和功能。例如，孔120可以被布置在层L上的中心、边缘处或附近，或布置在层L上的某一其他地点处，使得可以便于将被嵌入其中的有源插入件与一个或多个相邻层之间的互连。在另一个实施例中，孔120可以布置为使得将被嵌入其中的有源插入件将从PCB的表面至少部分地可接入。在又一个实施例中，孔120可以布置为使得其中的有源插入件可以利用PCB堆叠的其他部分作为热沉或用作某些其他目的。本领域技术人员将认识到在实施例中在层L中和相对于任何另外的层的孔120的特定配置可以根据这些和其他因素变化。
图4B是描绘被配置成布置在PCB层L中的孔133中的插入件134的实施例的概念图。如图4C所示，插入件134包括布置在插入件134的表面处的半导体管芯135。半导体管芯135可以包括一个或多个执行各种功能的电路。例如，半导体管芯135可以包括一个或多个硬件电路(例如专用集成电路或ASIC)、可编程电路(例如场可编程门阵列)或处理器电路，其被配置以执行指令来执行功能。如在图4B中还描绘的，半导体管芯135可以包括一个或多个耦合元件147，其也可以被称为半导体管芯135的焊垫147。
将半导体管芯135耦合到在半导体管芯135外部的一个或多个其他电路或器件可以是有益的。例如，当插入件134如上面所述的布置在PCB层L中的孔133内时，可以有利的是将布置在PCB堆叠的另一层中、布置在PCB的外部表面上或布置在PCB外部的电路或器件电耦合到管芯135的电路。
根据示例，耦合到嵌入到PCB的一层内的管芯可能是困难的、耗时的或昂贵的。例如，因为这类管芯的焊垫或其他耦合区域可能具有与其连接的小的表面区域，所以可能难以从PCB的外部和／或管芯所嵌入的层的外部定位和／或连接到焊垫或其他耦合区域。例如，在PCB的层内钻孔以到达这种嵌入的管芯可能需要相对昂贵的、复杂的和／或困难的技术，例如激光钻孔技术。利用更简单的技术例如机械钻孔工艺可能是不实际的。
根据实施例，插入件134包括一个或多个延长部149a和一个或多个耦合到焊垫147的耦合元件149b。每个延长部149a电耦合到管芯135的相应焊垫147并且沿着插入件134的表面延伸一段距离到耦合元件149b。延长部149a和耦合元件149b具有远比焊垫147的表面区域大的表面区域，这能够实现利用更简单的技术、通过提供比焊垫147可单独提供的更大的可接触区域来到达用于电耦合的焊垫147，例如机械钻孔技术。例如，耦合元件149b的表面区域可以比焊垫147的表面区域大十倍。作为一个示例，在实施例中，焊垫147可以具有在约50微米至约200微米的范围内的表面区域，而耦合元件149b可以具有在约500微米到约2000微米之间的表面区域。
在实施例中延长部149a和耦合元件149b可以具有多种形状和配置。在图4B和4C中，延长部149a一般沿着相对于其上布置有图的页面的宽度的x方向延伸，而耦合元件149b一般沿着相对于该页面的长度的y方向延伸。在其他实施例中，延长部149a和耦合元件149b可以包括在一个方向上延伸的单个部分，例如远离焊垫147延伸的单个矩形结构，或者它们可以包括围绕接触元件147或自接触元件147延伸的单个更大区域(例如，具有布置在角上、沿着边缘布置或以其他方式布置的接触元件147的大正方形)、是圆形的，或实际上具有任何尺寸、形状和配置，其能够实现使用更简单的技术来到达耦合元件147。仍然在其他实施例中，不同的延长部149a和耦合元件149b的布置不一样，如它们在图4B和图4C中被描绘；例如，这里在下面参考图6D。
此外，可以选择延长部149(例如通过如图4C中所描绘的第一部149a)从耦合元件147延伸的距离以改善与在管芯135内部的电路耦合的能力。例如，延长部149a可以具有这样选择的距离使得当利用更简单的耦合技术，例如机械钻孔来到达管芯135时，管芯135不会被破坏。例如，延长部149a可以具有远大于可用于钻穿包括插入件134的PCB的层的机械钻头的直径的距离，使得对插入件134的钻孔不会破坏管芯135。
也如根据图4B和图4C的实施例所示的，插入件134包括一个或多个对准部151，其能够使插入件135与孔133的一个或多个对应的对准部153自对准。例如，图4B和4C描绘了一个示例，其中插入件134包括被配置成与孔133的对应的母对准部153自对准的公对准部151。在其他实施例中，对准部151和153的配置、放置、尺寸和其他特征可以改变。例如，公／母关系可以颠倒，多个对准部可以包括在任何一个插入件／孔布置上，或对准部可以以能够实现孔133中的插入件134的自对准的某一其他合适的方式被配置。
参照图5A，有源插入件122的实施例被描绘。插入件122可以包括管芯，例如半导体管芯，具有一个或多个有源电路或电路元件，例如一个或多个晶体管、二极管、集成电路、电路元件、功率半导体器件或其他功能电路。插入件122的结构和配置根据任何特定的插入件122的元件、电路和其他部件的功能和目的来改变，因此这里讨论和描绘的示例并不被认为是限制性的。在图5A中，例如，插入件包括管芯123和芯124，例如FR4，在其周围形成了铜迹线或包括源极125、栅极126和漏极127的层。例如，在该实施例中，在源极125和栅极126之间以及管芯123和芯124之间布置介电层128。
配置插入件122使得形成用于电耦合插入件122与插入件122嵌入到其中的PCB堆叠的一个或多个其他部分的大耦合元件129A和129B。耦合元件129A、129B可以包括导电耦合结构以及通常从包括管芯123(特别是如参照图4B和图4C讨论的管芯123的一个或多个焊垫)的插入件122的部分向外延伸，使得它们由此与铜层(这里是栅极126和源极125的铜层)间隔开以将耦合元件129A、129B与管芯123耦合。以这种方式布置，管芯123的区域可以被避免并且当例如通过在堆叠中并穿过耦合元件129A、129B机械钻孔电镀直通孔通路耦合插入件122与PCB堆叠时保持不受影响，使得插入件122更鲁棒且便于处理，同时也将由于与管芯123的焊垫相比耦合元件129A、129B的相对大的尺寸而导致的耦合未对准的可能性最小化。在实施例中，耦合元件129A、129B可以被布置定尺寸使得未对准、钻孔漂移或耦合错误减少或消失，根据典型的工艺能够对一个或多个PCB堆叠进行钻孔以形成与插入件122耦合的通路。因而，在实施例中，耦合元件129A、129B通常是大的，并且在实施例中可以比典型的焊垫或其他接触更大，例如上面参照图4B和图4C所讨论的。因此在实施例中通常避免了在管芯123本身附近进行钻孔以防止对其的破坏或干扰。插入件122嵌入在PCB堆叠内以及插入件122与PCB堆叠的耦合将在下面更详细地讨论。
也参照图5B，根据插入件122的元件或电路的部件和功能，插入件122的厚度可以在实施例中明显改变。因此，插入件122的厚度可以很薄，例如在图5A的实施例中为约100um到约200um，使得它比PCB堆叠中的其将被嵌入其中的层更薄。在实施例中，插入件122可以通过添加额外层或材料、例如预浸渍体来被装配或加厚，直到插入件122的厚度与它要嵌入其中的芯、预浸渍体或其他层匹配为止。然后，在图5B中，通过添加预浸渍体到其任一侧来加厚插入件122，这在图5B中在被加厚之前被描绘。在实施例中，加厚可以省略，或者还根据适合于在PCB堆叠的一层或多层中嵌入的厚度，在插入件122的一侧或两侧的加厚可以变化。在这些和其他实施例中，可以添加预浸渍体、介电和其他层，用于加厚和／或提供隔离以防止在插入件122和PCB堆叠的其他元件之间的短路或其他不期望有的相互作用。插入件134的预封装生质提供了在嵌入到堆叠130内之前对插入件134的设计、布局、形成和测试。
参照图5C，描绘了嵌入到四层PCB堆叠中的图5B的加厚的插入件122。插入件122在堆叠130中的宽度以W示出，管芯123的区域以D示出。在实施例中，以D示出的管芯123的区域保持没有部件、通路、钻孔和其他活动，以便避免对嵌入到堆叠130中的插入件122的任何破坏或干扰。但是，耦合元件129A和129B为通路132形成了容易的目标以机械和电学地耦合插入件122与PCB堆叠130的一层或多层。在图5C的实施例中，通路132包括电镀直通孔通路，但是在其他实施例中可以使用其他通路和耦合结构。通路132物理和电学地耦合耦合元件129A、129B和堆叠130的一层或多层，使得来自插入件122的有源器件的一个或多个节点或部分的信号被带到堆叠130的表面。在其他实施例中，供给、接地或其他信号可以从堆叠130的另一层被带到插入件122的一个或多个有源器件的一个或多个节点或部分。在图5C的实施例中，来自源极125和栅极126的信号被带到堆叠130的顶层L1和底层L4，如在图5D中可以更详细看到的。在实施例中，可以在一层或多层处，例如在层L4处，使用隔离焊垫，如果那里不需要信号的话。类似的耦合布置可以用于漏极127和其他电路部分和元件，包括供给和接地信号，然而这些耦合布置在图5的剖面图中不可见。例如，另外的耦合元件129可以从插入件122相对于图5中所示的那些垂直地或以其他方式延伸以便提供另外的耦合。
如本领域技术人员认识到的，在其他实施例中可以使用其他配置。例如，在实施例中通路132可以将插入件122耦合到除了插入件122所嵌入的层之外的至少一层，其中插入件122也可以电耦合到其所嵌入或者不嵌入的层，这取决于插入件122和整个PCB堆叠的设计、布局和功能。
参照图6A，用分解的层L1-L8来描绘PCB层堆叠131。在层L3／L4中的孔133包括有源插入件134，这样插入件134嵌入到堆叠130中。层L3和L4包括双面芯层压结构，类似于图3中的层L1和L2、以及层L3和L4。在一个实施例中，层L5和L6也包括双面芯层压结构，并且预浸渍体136被层压在层L4和L5之间。在实施例中，层L1、L2、L7和L8包括单面铜层，与层L3、L4、L5和L6层压在一起形成堆叠131。堆叠130及其层L1-L8的特定配置仅仅是示例性的一个实施例，并且不被认为相对于其他实施例是限制性的。孔133可被布置在堆叠131中使得插入件134可被耦合到布置在堆叠131之中和／或之上的通路和其他部件，如这里所讨论的。
也参考图6B、6C和6D，插入件134包括采用六相布局的同步降压型变换器。尽管如所示的插入件134在所示的实施例中省略了控制集成电路(IC)，该IC和其他电路和部件在其他实施例中可以被包括在插入件134中。
在嵌入到堆叠131中之前，同步降压型变换器和插入件134的其他元件，如针对前面讨论的插入件122那样，可以被测试并且经测试的插入件134作为可以被处理并被当作另一PCB堆叠部件的部件被提供给PCB制造商，其中不同的是例如插入件134是用于嵌入到堆叠131中的堆叠部件，与表面安装部件相反。除了将插入件134嵌入在层L3/L4中的孔132中的合适的工艺点处之外，PCB堆叠形成工艺将不再另外需要定制或专门化，在工业中提供了重要的优点。特别地，在插入件134的整体设计方面考虑了插入件134的堆叠的设计和布局的情况下，以及在有利于与堆叠131容易耦合的插入件134本身的设计的情况下，不需要使用激光、机械钻孔或其他传统方法来到达和耦合PCB堆叠的嵌入部分。
图6B描绘了插入件134的顶视图，图6C为底视图以及图6D是局部细节图。插入件134的每个相包括Vm140、Vout142、接地144和IC146耦合元件，用于耦合到堆叠131中的通路和其他电路部件，与参考图5所讨论的耦合元件129类似。在实施例中，Vin140、Vout142、接地144和IC146耦合元件中的一个或多个直接与部件(例如电镀直通通路)电耦合，以便将插入件134与堆叠131的另一层物理和电耦合。在一个实施例中，插入件134的一个或多个部分直接与通路或其他耦合元件电耦合，以便被耦合到堆叠131的一个或多个其他层。例如在实施例中可以利用电镀直通孔通路来耦合插入件134与堆叠131的一层或多层，以便从插入件134引出电信号或向插入件134传送电信号。因而，在实施例中，堆叠131的层，包括与层L3和L4直接相邻的那些层，可以包括通路、焊垫、迹线或其他互连结构，以允许通过电镀直通孔通路或其他合适的电耦合结构来与嵌入的插入件134容易地耦合。在另一个实施例中，替代电镀直通孔通路或除了电镀直通孔通路以外，可以使用被导电材料填充的孔。例如，在一个实施例中孔被银环氧材料或其他导电材料填充并替代通路而被使用。
在插入件134和堆叠131的层中的每个上的特定的通路、焊垫和其他互连结构可以根据堆叠131的整体设计和布局、堆叠131和插入件134的功能和用途和本领域技术人员所认识到的其他因素而改变。例如，在实施例中可以选择适合于高电流的通路或其他互连。但是，一般地，形成在插入件134上与插入件134的管芯、特别是管芯的焊垫间隔开的大耦合元件和其他的便利的耦合和互连结构可以被用于实施例中以便于插入件134的容易的集成和耦合，并减少在对准插入件134和堆叠的其他层之间的耦合元件时对高精确度的需要。此外，这里描绘和描述的插入件只是适合嵌入到PCB堆叠中的插入件的示例，正如这里的堆叠的特定示例布置是示例性的。
在实施例中，插入件134可以被设计成嵌入到堆叠131中以使具有更多铜质量的堆叠131的层(例如接地平面)的冷却潜力最大化。但是在其他实施例中，插入件134可以设计成使得其在顶层或底层被暴露、定位于或接近堆叠131的边缘、或具有某种其他设计。此外，插入件134可以与其所嵌入的一层或多层具有相同或不同的层数。例如，在实施例中插入件134可以包括多个层并被嵌入到堆叠150的单层L2中，如图7A的剖面图所示，或者在图7B的剖面图中所示的另一个实施例中插入件134可以包括嵌入到单层中的单层，或者在其他实施例中插入件134可以包括某种其他布置。在图7C中，插入件134嵌入到堆叠150中在形成在层L2中的穴152中。在另一个实施例中，对应的穴可以形成在层L1中，使得插入件134部分地被嵌入到每个中。许多其他嵌入方法和设计可以用于其他实施例中。换句话说，通过在堆叠130的整体设计和布局中的插入件134可以提供很大的灵活性。
通过如这里讨论的在PCB堆叠中的嵌入插入件的实施例提供了很多优点。首先，面积需求可以被减少。在上面讨论的关于采用六相布局的同步降压型变换器的示例中，传统的表面安装部件需要的面积约为750mm2，而类似于图6中所示的插入件的插入件仅占据约240mm2。第二，由于通过PCB堆叠中的嵌入有源插入件提供的改进的布局选择，在实施例中可以常常显著地减少寄生损失。也能减少高损耗器件或部件界面。此外，通过堆叠中插入件自身的嵌入和直接在嵌入的有源部件上焊接或以其他方式安装无源部件以及利用这些和其他堆叠部件作为热沉或其他冷却部件的能力，PCB部件密度可以增加并且热特性被改善。而其他好处可以是由于更稳定的互连和耦合而导致的减少的封装成本和改进的可靠性。
嵌入的有源插入件也提供了在嵌入之前对插入件的电路进行测试的机会，在传统的PCB结构中通常不可获得的机会，其中在整个PCB被组装之前测试可能是不可行的。此外，嵌入插入件的使用可以集成到传统PCB制造方法中，不论PCB制造本身或所采用的工艺技术的复杂度水平。也能避免管芯插入和处理挑战。
然后参照图8，基本工艺流程包括在步骤202形成插入件，并在步骤204形成具有被配置来容纳插入件的孔或穴的至少一个PCB层。在步骤206，将插入件设置在孔中，并且在步骤208形成剩下的PCB堆叠。作为208的一部分或在步骤210，形成通路或其他电耦合结构，以便耦合插入件的一个或多个元件或节点与PCB堆叠的一个或多个层或部件。在一个实施例中，在堆叠中形成电镀直通孔通路，以机械和电学地耦合插入件的耦合元件与PCB的一层或多层。用于在步骤208形成堆叠和在步骤210形成电耦合的特定的步骤、工艺和技术以及插入件的结构和／或插入件被布置在其中的层可以变化，如这里所讨论的。也可以并入额外的步骤，例如在206或208之前对插入件本身的可选测试，在208或210之后测试PCB堆叠本身，以及如由本领域技术人员认识到的其他工艺和步骤。而且，虽然这里描绘的实施例通常在任何一个PCB堆叠中包括单个插入件，但是其他实施例可以包括多个插入件，所述多个插入件被布置在相同层或不同层中。
给定由PCB结构中的嵌入有源插入件的实施例所提供的灵活生和优势，存在许多应用。这些应用可以包括但不限于计算应用，例如同步降压型变换器；太阳能逆变器应用；汽车应用，包括功率变换器；和许多其他应用，例如通常包括功率IC、控制IC、存储器IC、逆变器IC等等的一个或多个集成电路或电路元件。例如，另一个计算应用可以是个人计算机(PC)主板，其中存储器、电源和处理器被布置在插入件的不同层上，或这些部件的一个或多个以其他方式被布置在PCB上，其中一些嵌入到PCB中。本质上，实际上任何PCB应用者阿以适合于这里的嵌入有源插入件的一个或多个实施例。
这里已经描述了系统、器件和方法的各种实施例。这些实施例仅仅作为示例被给出并且不旨在限制本发明的范围。另外，应当认识到已经描述的实施例的各种特征可以以各种方式组合来得到许多另外的实施例。此外，虽然已经描述了各种材料、尺寸、形状、配置和位置等供公开的实施例使用，但是可以使用除了那些公开的以外的其他材料、尺寸、形状、配置和位置等，而不会超出本发明的范围。
相关领域的技术人员将认识到本发明可以包括比在上述任何单个实施例中说明的特征更少的特征。这里所述的实施例并不意味着是本发明的各种特征可以被组合所采用的方式的穷举表示。因此，实施例不是特征的互相排斥的组合；更确切地说，本发明可以包括选自不同单个实施例的不同单个特征的组合，如本领域技术人员所理解的。此外，关于一个实施例中所述的元件可以在其他实施例中实施，即使没有在这些实施例中被描述，除非另有说明。尽管从属权利要求可以在权利要求书中引用与一个或多个其它权利要求的特定组合，其它实施例也可以包括从属权利要求与每个其它从属权利要求的主题的组合或者一个或多个特征与其它从属或独立权利要求的组合。本文提出这样的组合，除非声明特定的组合不是预期的。此外，也旨在包括在任何其它独立权利要求中的权利要求的特征，即使这个权利要求不是直接地从属于该独立权利要求。
通过引用上面文献的任何并入是被限制的，使得没有与本文明确的公开相反的主题被并入。通过引用上面文献的任何并入被进一步限制，使得本文通过引用没有并入在文献中包括的权利要求。通过引用上面文献的任何并入被更进一步限制，使得本文通过引用没有并入在文献中提供的任何定义，除非本文明确地包括。
为了解释本发明的权利要求的目的，明确地旨在不援引35U.S.C的112节，第六段的规定，除非在权利要求中阐述了特定术语“用于……的装置”或“用于……的步骤”。

Claims (27)

1.一种插入件，其被配置成嵌入到多层印刷电路板(PCB)中，该印刷电路板包括第一层、包含孔的第二层、和布置在第二层上的至少一个第三层，该插入件包括：
半导体管芯，其布置在插入件的表面处，其中半导体管芯包括至少一个焊垫，该至少一个焊垫配置成被电耦合以从外部到半导体管芯产生到半导体管芯的至少一个电路的电连接；以及
至少一个延长部，其沿着插入件的表面从焊垫到耦合元件延伸一段距离，所述耦合元件具有远比半导体管芯的至少一个焊垫的表面区域大的表面区域，并且其中所述耦合元件配置成通过第一层和第三层中的一个或多个中的开口从外部电耦合到第二层。
2.如权利要求1的插入件，其中插入件的耦合元件的表面区域比半导体管芯的焊垫的表面区域大至少十倍。
3.如权利要求1的插入件，其中形成在第一层和第三层中的一个或多个中的开口是采用机械钻孔形成的。
4.如权利要求3的插入件，其中选择延长部从半导体管芯到耦合元件所延伸的所述距离，使得该管芯不会因为利用机械钻孔形成开口而被破坏。
5.如权利要求1的插入件，其中插入件包括至少一个对准部，其与第二层中的孔的对应的对准部对接以对准孔中的插入件。
6.一种印刷电路板(PCB)，包括：
第一层；
第二层，其包括孔，其中该孔被定尺寸、定形并被布置来容纳插入件，该插入件被配置为设置在第二层中的孔内，其中插入件包括：
半导体管芯，其布置在插入件的表面处，其中半导体管芯包括至少一个焊垫，该至少一个焊垫配置成被电耦合以从外部到半导体管芯产生到半导体管芯的至少一个电路的电连接；以及
至少一个延长部，其沿着插入件的表面从焊垫到耦合元件延伸一段距离，所述耦合元件具有远比半导体管芯的至少一个焊垫的表面区域大的表面区域；以及
其中PCB进一步包括布置在第二层上以基本上将半导体管芯包围在孔内的至少一个第三层；以及
其中耦合元件配置成通过第一层和第三层中的一个或多个中的开口从外部电耦合到第二层。
7.如权利要求6的PCB，其中插入件的耦合元件的表面区域比半导体管芯的焊垫的表面区域大至少十倍。
8.如权利要求6的插入件，其中形成在第一层和第三层中的一个或多个中的开口是采用机械钻孔形成的。
9.如权利要求8的插入件，其中选择延长部从半导体管芯到耦合元件所延伸的所述距离，使得该管芯不会因为利用机械钻孔形成开口而被破坏。
10.如权利要求6的插入件，其中插入件包括至少一个对准部，其与第二层中的孔的对应的对准部对接以对准孔中的插入件。
11.一种印刷电路板(PCB)，包括：
多个层，其被耦合以形成堆叠，其中该多个层中的至少一层包括孔；
插入件，其包括管芯和与管芯间隔开的至少一个耦合元件，插入件被配置成设置在孔中；以及
至少一个通路，其被形成为穿过该多个层和该至少一个耦合元件以将插入件与除了包括该孔的该至少一层之外的该多个层中的至少一个电耦合。
12.如权利要求11的PCB，其中管芯包括有源元件。
13.如权利要求12的PCB，其中有源元件包括集成电路(IC)器件。
14.如权利要求13的PCB，其中IC器件包括功率IC、控制IC、存储器IC或逆变器IC中的至少一个。
15.如权利要求11的PCB，其中该多个层中的至少一个包括预浸渍体。
16.如权利要求11的PCB，其中该多个层中的至少一个包括双面芯。
17.如权利要求1的PCB，其中插入件包括多个层。
18.如权利要求17的PCB，其中插入件包括与包括孔的该多个层的所述至少一层不同的层数。
19.如权利要求11的PCB，该至少一个通路包括电镀直通孔通路。
20.如权利要求11的PCB，其中该至少一个通路被形成为穿过该多个层和该至少一个耦合元件以将插入件与除了包括该孔的该至少一层之外的该多个层中的至少一个以及与包括该孔的该层电耦合。
21.一种形成印刷电路板(PCB)堆叠的方法，包括：
形成插入件，该插入件包括
半导体管芯，其布置在插入件的表面处，其中半导体管芯包括至少一个焊垫，该至少一个焊垫配置成被电耦合以从外部到半导体管芯产生到半导体管芯的至少一个电路的电连接，以及
至少一个延长部，其沿着插入件的表面从焊垫到耦合元件延伸一段距离，所述耦合元件具有远比半导体管芯的至少一个焊垫的表面区域大的表面区域；以及
形成包括孔的第一层；
将插入件设置在孔中；
布置至少一个额外层与第一层以形成堆叠；以及
通过在所述至少一个额外层的一个或多个中的开口从外部到该堆叠的第一层与插入件的耦合元件电耦合。
22.如权利要求21的方法，其中第一层包括多个层。
23.如权利要求22的方法，其中管芯包括集成电路(IC)。
24.如权利要求22的方法，其中布置至少一个额外层与第一层相邻包括将该至少一个额外层层压到第一层。
25.如权利要求21的方法，进一步包括通过机械钻孔形成开口。
26.如权利要求25的方法，其中选择延长部从半导体管芯到耦合元件所延伸的所述距离，使得该管芯不会因为利用机械钻孔形成开口而被破坏。
27.如权利要求21的方法，其中形成插入件进一步包括在插入件上形成至少一个对准部，其与该孔的对应的对准部对接以对准孔中的插入件。
CN201310757182.2A 2012-11-30 2013-11-29 用于印刷电路板结构中嵌入器件的系统和方法 Active CN103906356B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/690,396 2012-11-30
US13/690396 2012-11-30
US13/690,396 US9653370B2 (en) 2012-11-30 2012-11-30 Systems and methods for embedding devices in printed circuit board structures

Publications (2)

Publication Number Publication Date
CN103906356A true CN103906356A (zh) 2014-07-02
CN103906356B CN103906356B (zh) 2018-01-09

Family

ID=50726266

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310757182.2A Active CN103906356B (zh) 2012-11-30 2013-11-29 用于印刷电路板结构中嵌入器件的系统和方法

Country Status (3)

Country Link
US (1) US9653370B2 (zh)
CN (1) CN103906356B (zh)
DE (1) DE102013224643A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110709725A (zh) * 2017-06-05 2020-01-17 伟摩有限责任公司 通过非均匀抓握焊盘堆叠进行的pcb光学隔离
CN113745120A (zh) * 2020-05-29 2021-12-03 弗劳恩霍夫应用研究促进协会 微电子装置及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101022703A (zh) * 2006-02-13 2007-08-22 新美亚通讯设备有限公司 介电层中嵌入导电元件的方法和工艺
US20090041994A1 (en) * 2005-07-04 2009-02-12 Ulrich Ockenfuss Multilayer Printed Circuit Board Structure Comprising an Integrated Electrical Component, and Production Method Therefor
US20090188703A1 (en) * 2008-01-25 2009-07-30 Ibiden Co., Ltd. Multilayer wiring board and method of manufacturing the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6239976B1 (en) * 1998-11-24 2001-05-29 Comsense Technologies, Ltd. Reinforced micromodule
WO2003007379A1 (fr) * 2001-07-12 2003-01-23 Hitachi, Ltd. Composant de circuit electronique
DE10223035A1 (de) * 2002-05-22 2003-12-04 Infineon Technologies Ag Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul
US7262444B2 (en) * 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
US7576429B2 (en) * 2005-12-30 2009-08-18 Fairchild Semiconductor Corporation Packaged semiconductor device with dual exposed surfaces and method of manufacturing
US7476978B2 (en) * 2006-05-17 2009-01-13 Infineon Technologies, Ag Electronic component having a semiconductor power device
US8680666B2 (en) * 2006-05-24 2014-03-25 International Rectifier Corporation Bond wireless power module with double-sided single device cooling and immersion bath cooling
US7629676B2 (en) * 2006-09-07 2009-12-08 Infineon Technologies Ag Semiconductor component having a semiconductor die and a leadframe
JP4976840B2 (ja) * 2006-12-22 2012-07-18 株式会社東芝 プリント配線板、プリント配線板の製造方法および電子機器
WO2008120755A1 (ja) * 2007-03-30 2008-10-09 Nec Corporation 機能素子内蔵回路基板及びその製造方法、並びに電子機器
US7936567B2 (en) * 2007-05-07 2011-05-03 Ngk Spark Plug Co., Ltd. Wiring board with built-in component and method for manufacturing the same
US7781263B2 (en) * 2008-06-06 2010-08-24 Coolsilicon Llc Systems, devices, and methods for semiconductor device temperature management
US8138587B2 (en) * 2008-09-30 2012-03-20 Infineon Technologies Ag Device including two mounting surfaces
JP5921055B2 (ja) * 2010-03-08 2016-05-24 ルネサスエレクトロニクス株式会社 半導体装置
TWI446497B (zh) * 2010-08-13 2014-07-21 Unimicron Technology Corp 嵌埋被動元件之封裝基板及其製法
US9070642B2 (en) * 2011-09-14 2015-06-30 Infineon Technologies Ag Electronic module
US8975711B2 (en) * 2011-12-08 2015-03-10 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
US8815647B2 (en) * 2012-09-04 2014-08-26 Infineon Technologies Ag Chip package and a method for manufacturing a chip package
US9084382B2 (en) * 2012-10-18 2015-07-14 Infineon Technologies Austria Ag Method of embedding an electronic component into an aperture of a substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090041994A1 (en) * 2005-07-04 2009-02-12 Ulrich Ockenfuss Multilayer Printed Circuit Board Structure Comprising an Integrated Electrical Component, and Production Method Therefor
CN101022703A (zh) * 2006-02-13 2007-08-22 新美亚通讯设备有限公司 介电层中嵌入导电元件的方法和工艺
US20090188703A1 (en) * 2008-01-25 2009-07-30 Ibiden Co., Ltd. Multilayer wiring board and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110709725A (zh) * 2017-06-05 2020-01-17 伟摩有限责任公司 通过非均匀抓握焊盘堆叠进行的pcb光学隔离
CN110709725B (zh) * 2017-06-05 2023-10-03 伟摩有限责任公司 通过非均匀抓握焊盘堆叠进行的pcb光学隔离
CN113745120A (zh) * 2020-05-29 2021-12-03 弗劳恩霍夫应用研究促进协会 微电子装置及其制造方法

Also Published As

Publication number Publication date
US9653370B2 (en) 2017-05-16
US20140153206A1 (en) 2014-06-05
DE102013224643A1 (de) 2014-06-05
CN103906356B (zh) 2018-01-09

Similar Documents

Publication Publication Date Title
CN105376936B (zh) 具有集成的功率电子电路系统和逻辑电路系统的模块
US9491862B2 (en) Method for producing a printed circuit board consisting of at least two printed circuit board regions, and printed circuit board
CN102548221B (zh) 电路板的制作方法
CN104900634A (zh) 封装结构及其所适用的堆栈式封装模块
CN100581314C (zh) 线路板的立体图案化结构及其工艺
KR100820633B1 (ko) 전자소자 내장 인쇄회로기판 및 그 제조방법
US20150055309A1 (en) Electronic component embedded substrate and method of manufacturing electronic component embedded substrate
CN104219878A (zh) 布线基板
US10772220B2 (en) Dummy core restrict resin process and structure
CN103906356A (zh) 用于印刷电路板结构中嵌入器件的系统和方法
US11122693B2 (en) Method for forming laminated circuit board
TW200536455A (en) Structure for connecting circuits and manufacturing process thereof
CN101241901A (zh) 内埋式芯片封装结构及其制作方法
CN104302099A (zh) 电路板及其制造方法
CN109874225B (zh) 集成电路板
CN105704918A (zh) 一种高密度印制电路板
CN112616245B (zh) 加速处理器加速卡及其制作方法
US10231335B2 (en) Electronic module with embedded jumper conductor
US7180752B2 (en) Method and structures for implementing enhanced reliability for printed circuit board high power dissipation applications
CN113745187B (zh) 具有增加芯层走线面积的载板结构及其制作方法
TWI286914B (en) Printed circuit board having improved power regions
TW496107B (en) Apparatus to electrically couple a conductive layer to a conductive element and method therefor, and apparatus to electrically couple conductive layers of a circuit board and method therefor
CN108633176B (zh) 具扩充功能的薄膜线路结构
CN117177430A (zh) 电路板、集成电路模组以及电子设备
KR101228320B1 (ko) 임베디드 회로 기판의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant